KR20090044483A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090044483A
KR20090044483A KR1020070110604A KR20070110604A KR20090044483A KR 20090044483 A KR20090044483 A KR 20090044483A KR 1020070110604 A KR1020070110604 A KR 1020070110604A KR 20070110604 A KR20070110604 A KR 20070110604A KR 20090044483 A KR20090044483 A KR 20090044483A
Authority
KR
South Korea
Prior art keywords
substrate
communication unit
semiconductor chip
light
power
Prior art date
Application number
KR1020070110604A
Other languages
English (en)
Inventor
이승엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110604A priority Critical patent/KR20090044483A/ko
Publication of KR20090044483A publication Critical patent/KR20090044483A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명에 따른 반도체 패키지는, 하면에 다수의 볼랜드가 구비되고, 상면에 다수의 접속 패드와 상기 볼랜드로부터 들어오는 외부전원과 연결되는 다수의 제1전원 단자가 구비되며, 상기 제1전원단자와 연결되는 제1배선을 포함하는 기판; 상기 기판 상에 부착되고, 상기 접속 패드와 연결되는 제1광원부 및 상기 제1배선과 연결되는 제1전원인가회로를 포함하는 제1통신부; 상기 제1통신부와 대응하는 위치에 관통홀이 구비되고, 상기 제1통신부가 상기 관통홀의 내부에 삽입되도록 상기 기판 상에 배치되는 차광층; 상기 기판의 제1전원 단자 및 접속 패드와 대응하도록 상면에 접속 단자가 형성된 제2전원 단자 및 본딩 패드가 구비되고, 상기 제2전원 단자로부터 들어오는 외부전원과 연결되는 제2배선이 형성되며, 상기 접속 단자를 매개로 상기 기판 상에 플립 칩 본딩된 반도체 칩; 및 상기 반도체 칩 상에 배치되고, 상기 본딩 패드와 연결되는 제2광원부 및 상기 제2배선과 연결되는 제2전원인가회로를 포함하며, 상기 차광층의 관통홀 내에 삽입되는 제2통신부를 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 광 인터페이스 방식을 적용하여 반도체 칩과 기판 간의 신호 전달 속도 및 조인트 부분의 신뢰성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
전형적인 반도체 패키지는 물론 일부 패키지는 인쇄회로기판(Printed Circuit Board : PCB) 및 리드 프레임(Lead frame)에 반도체 칩을 실장하는 방법으로 금속 와이어를 이용한 전기적인 연결 방법을 이용하고 있다.
그러나, 상기 금속 와이어를 이용한 전기적인 연결 방법은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 반도체 칩과 인쇄회로 기판 사이의 전기적 신호 전달이 금속 와이어에 의하여 이루어지기 때문에 신호 전달 길이가 길어져 전기적 특성 측면에서는 불리함이 있다.
이러한 문제를 해결하기 위해, 반도체 칩의 본딩 패드 상에 금(Au), 구리(Cu)와 같은 금속 물질로 전기적 연결을 위한 범프(bump)를 형성시키고, 상기 범프를 매개로 상기 반도체 칩을 기판 상에 물리적으로 부착하여 연결하는 구조를 갖는 플립 칩 패키지(Flip Chip Package)가 제안되었다.
일반적으로, 상기 반도체 칩의 본딩 패드 상에 형성되는 범프는 솔더 범프(Solder Bump), 스터드 범프(Stud Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등이 사용된다.
도 1은 종래 스터드 범프 타입 플립 칩 패키지를 도시한 단면도이다.
도시된 바와 같이, 상면 및 하면에 각각 다수의 접속 패드(102) 및 볼랜드(104)가 구비된 기판(100) 상에 상면에 다수의 본딩 패드(112)가 구비되고, 상기 본딩 패드(112) 상에 스터드 범프(116)가 구비된 반도체 칩(110)이 플립 칩 본딩된다. 상기 반도체 칩(110)과 기판(100) 사이에는 접합부의 피로 수명을 향상시키고 범프(116)가 받는 응력의 일부를 흡수하는 충진재(120)가 형성된다. 상기 기판(100)의 상면에는 상기 반도체 칩(120)을 덮도록 봉지부(130)가 형성되며, 상기 기판(100) 하면의 각 볼랜드(104)에는 외부접속단자(140)가 부착된다.
그러나, 상술한 종래 플립 칩 패키지는 반도체 소자의 성능이 급격히 상승하면서 속도가 증가되고 주파수 또한 상승됨에 따라 기생소자의 증가하게 되고, 반도에 칩의 패드 수가 증가함에 따라 저항이 증가되어 속도 측면에서 취약하다.
또한, 금속 물질로 이루어진 범프를 매개로 연결된 반도체 칩과 기판의 조인트 부분에서 상기 범프와 상기 반도체 칩 및 기판의 물질 간의 열팽창 계수 차이에 의한 크랙(Crack)등의 불량이 발생하여 조인트 부분에서의 신뢰성 문제가 야기되고 있다.
본 발명은 광 인터페이스 방식을 적용하여 반도체 칩과 기판 간의 신호 전달 속도 및 조인트 부분의 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 하면에 다수의 볼랜드가 구비되고, 상면에 다수의 접속 패드와 상기 볼랜드로부터 들어오는 외부전원과 연결되는 다수의 제1전원 단자가 구비되며, 상기 제1전원단자와 연결되는 제1배선을 포함하는 기판; 상기 기판 상에 부착되고, 상기 접속 패드와 연결되는 제1광원부 및 상기 제1배선과 연결되는 제1전원인가회로를 포함하는 제1통신부; 상기 제1통신부와 대응하는 위치에 관통홀이 구비되고, 상기 제1통신부가 상기 관통홀의 내부에 삽입되도록 상기 기판 상에 배치되는 차광층; 상기 기판의 제1전원 단자 및 접속 패드와 대응하도록 상면에 접속 단자가 형성된 제2전원 단자 및 본딩 패드가 구비되고, 상기 제2전원 단자로부터 들어오는 외부전원과 연결되는 제2배선이 형성되며, 상기 접속 단자를 매개로 상기 기판 상에 플립 칩 본딩된 반도체 칩; 및 상기 반도체 칩 상에 배치되고, 상기 본딩 패드와 연결되는 제2광원부 및 상기 제2배선과 연결되는 제2전원인가회로를 포함하며, 상기 차광층의 관통홀 내에 삽입되는 제2통신부를 포함한다.
상기 본딩 패드는 재배선된다.
상기 제1 및 제2배선은 각각 기판 및 반도체 칩의 상면에 형성된다.
상기 제1 및 제2배선의 상면에 각각 형성된 캡핑막을 더 포함한다.
상기 제1통신부 및 제2통신부는 50 ∼ 100㎛의 간격을 갖는다.
상기 기판과 반도체 칩이 사이에 상기 반도체 칩과 기판 간의 간격을 유지시키기 위하여 형성된 지지층을 더 포함한다.
상기 차광층은 에폭시 또는 접착테이프로 이루어진다.
상기 기판의 각 볼랜드에 부착된 외부접속단자를 더 포함한다.
상기 반도체 칩을 포함하여 상기 기판의 상면을 덮도록 형성된 봉지부를 더 포함한다.
상기 봉지부는 상기 반도체 칩과 봉지부 사이에 공간이 형성되도록 덮개의 형태로 형성된다.
상기 제1 및 제2통신부의 제1 및 제2광원부는 발광부 및 수광부로 이루어진다.
본 발명은 반도체 칩과 기판에 각각 광에 의한 신호의 전달이 가능한 통신부를 형성하여, 이를 이용하여 비접촉식으로 반도체 칩과 기판 간에 신호 전달을 수행함으로써 신호 전달 속도를 증가시킬 수 있고, 신호 전달 과정에서 유발되는 기생소자의 발생을 방지할 수 있다.
또한, 광에 의한 비접촉식으로 신호의 전달이 이루어지기 때문에 종래 반도체 칩과 기판의 조인트 부분에서 조인트 부분을 구성하는 물질들의 열팽창 계수 차이에 의한 크랙등과 같은 조인트 부분에서의 불량을 방지할 수 있다.
본 발명은 반도체 칩과 기판에 각각 광에 의한 신호의 전달이 가능한 통신부 를 형성하여, 종래 범프와 같은 물리적인 연결 매체를 사용하여 접촉식으로 반도체 칩과 기판 간의 신호 전달을 수행하는 대신해 상기 통신부를 이용하여 반도체 칩과 기판 간에 비접촉식으로 신호 전달을 수행한다.
자세하게, 본 발명은 반도체 칩과 기판의 본딩 패드 및 접속 패드 상에 수광부 및 발광부를 갖는 광원부와 외부전원과 직접적으로 연결되는 제1전원인가회로를 구비한 통신부를 각각 형성한다.
상기 반도체 칩과 기판에 각각 형성된 상기 통신부는 반도체 칩 또는 기판 중 어느 하나에 일정한 전압이 인가될 때, 예를 들어, 반도체 칩에 일정한 전압이 인가될 때, 반도체 칩에 구비된 통신부의 발광부는 광을 발하고, 기판에 구비된 통신부의 수광부는 상기 광을 인식하여 신호를 전송이 이루어진다.
따라서, 본 발명은 광에 의하여 반도체 칩과 기판 간에 신호 전달이 수행됨으로써 신호 전달 속도를 증가시킬 수 있고, 신호 전달 과정에서 유발되는 기생소자의 발생을 방지할 수 있다.
또한, 광에 의한 비접촉식으로 신호의 전달이 이루어지기 때문에 종래 반도체 칩과 기판의 조인트 부분에서 조인트 부분을 구성하는 물질들의 열팽창 계수 차이에 의한 크랙등과 같은 조인트 부분에서의 불량을 방지할 수 있다.
이하에서는, 본 발명의 실시예에 따른 반도체 소자 및 그의 제조 방법을 상세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 도면이고, 도 3은 본 발명의 실시예에 사용되는 차광층을 도시한 도면이다.
도 2를 참조하면, 본 발명에 따른 반도체 패키지는 제1통신부(250)를 갖는 기판(200)과 제2통신부(280)를 포함하고 상기 기판(200) 상에 플립 칩 본딩되는 반도체 칩(210) 및 상기 기판(200) 및 반도체 칩(210) 간에 구비된 차광층(260)을 포함하여 구성된다.
상기 기판(200)은 하면에 다수의 볼랜드(204)가 구비되고, 상면에 접속 패드(202)와 상기 볼랜드(204)로부터 들어오는 외부전원과 연결되는 다수의 제1전원 단자(206)가 구비되며, 상기 기판(200)에는 상기 제1전원 단자(206)와 연결되는 제1배선(207)이 형성된다. 상기 제1배선(207)은, 바람직하게, 상기 기판(200)의 상면에 상기 접속 패드(202) 상면 및 접속 패드(202) 상면의 외측으로 분리되어 형성되며, 상기 접속 패드(202) 상면에 형성된 부분과 분리되어 형성되는 부분의 제1배선(207)은 상기 제1전원 단자(206)와 연결된다.
상기 제1전원 단자(206)의 상면에는 플립 칩 본딩을 위한 솔더(209)가 형성되며, 상기 기판(200)의 상면에는 상기 제1전원 단자(206)와 접속 패드(202) 및 상기 접속 패드(202)의 측면으로 전기적인 연결을 위한 일부분을 제외하고 제1캡핑막(208)이 형성된다.
상기 기판(200) 상에는 상기 접속 패드(202)와 연결되고 수광부 및 발광부를 갖는 제1광원부(252)와 상기 접속 패드(202)의 측면으로 제1캡핑막(208)에 의해 가려지지 않고 노출된 제1배선(207)부분과 연결되는 제1전원인가회로(254)를 포함하는 제1통신부(250)가 구비된다.
상기 제1통신부(250)는 상기 접속 패드(202)로부터 전기적인 신호가 인가되 면 상기 제1전원인가회로(254)로부터 전압을 공급받아 상기 제1광원부(252)로부터 주파수를 갖는 광을 발광하여 신호를 전송한다. 상기 제1통신부(250)는 주파수를 갖는 광을 수광하여 신호를 전송받는 경우에는 상기 제1통신부(250)에는 광에 의한 신호를 상기 제1전원인가회로(254)로부터 전압을 공급받아 전기적인 신호로 바꾸어 데이터를 전송한다.
상기 기판(200) 상에는, 도 3에 도시된 바와 같이, 상기 제1통신부(250)와 대응하는 위치에 관통홀(H)이 구비되고, 상기 제1통신부(250)가 상기 관통홀(H)의 내부에 삽입되도록 배치되는 차광층(260)이 형성된다. 상기 차광층(260)은, 외부로부터의 광을 용이하게 차광하기 위하여 차광에 용이한 색을 갖는 에폭시 또는 접착테이프로 이루어진다.
상기 기판(200) 상에는 상기 차광층(260)의 외측으로 상기 기판(200)과 기판(200) 상에 플립 칩 본딩되는 반도체 칩(210) 간의 간격을 용이하게 유지하기 위하여 고분자 물질로 이루어지는 지지층(270)이 형성된다.
상기 반도체 칩(210)은 상기 기판(200)의 제1전원 단자(206) 및 접속 패드(202)와 대응하도록 상면에 제2전원 단자(216) 및 본딩 패드(212)가 형성되며, 상기 접속 패드(202) 상면 및 접속 패드(202) 상면에 형성된 부분과 분리되어 형성된 제2배선(217)이 구비된다.
상기 제2전원 단자(216) 상에는 플립 칩 본딩을 위하여 범프와 같은 접속 단자(214)가 형성되며, 상기 제2전원 단자(216)는 상기 접속 단자(214)를 통하여 들어오는 외부전원과 연결되며, 상기 제2전원 단자(216)는 상기 본딩 패드(212) 상면 및 상기 본딩 패드(212)의 외측으로 분리되어 형성된 제2배선(217)과 연결된다. 상기 반도체 칩(210)의 상면에는 상기 제2전원 단자(216)와 접속 패드(202) 및 상기 본딩 패드(212)의 측면으로 전기적인 연결을 위한 일부분을 제외하고 제2캡핑막(218)이 형성된다. 상기 반도체 칩(210)의 상면에 형성된 본딩 패드(212)는 용이한 전기적인 연결을 위하여 재배선되어 형성될 수 있다.
상기 반도체 칩(210) 상에는 상기 본딩 패드(212)와 연결되고 수광부 및 발광부를 갖는 제2광원부(282)와 상기 본딩 패드(212)의 측면으로 제2캡핑막(218)에 의해 가려지지 않고 노출된 제2배선(217)부분과 연결되는 제2전원인가회로(284)를 포함하는 제2통신부(280)가 구비된다. 상기 제2통신부(280)는 상기 기판(200)에 구비된 제1통신부(250)와 동일한 방법으로 구동한다.
상기 제2통신부(280)는 플립 칩 본딩에 의해 상기 차광층(260)에 구비된 관통홀(H)의 내부에 삽입된다. 따라서, 상기 제1통신부(250) 및 제2통신부(280)는 상기 차광층(260)의 관통홀(H) 내에 상호 대향하도록 배치되고, 이때, 제1통신부(250) 및 제2통신부(280)는 50 ∼ 100㎛의 간격을 가지며, 상기 간격은 상기 접속 단자(214)와 상기 차광층(260) 및 지지층(270)의 높이에 의해 조절된다.
상기 기판(200)의 하면에 구비된 각 볼랜드(204)에는 전원 및 신호의 이동을 위한 외부접속단자(240)가 구비되며, 상기 반도체 칩(210)을 포함하여 상기 기판(200)의 상면에는 덮도록 봉지부(230)가 형성된다. 상기 봉지부(230)는 상기 반도체 칩(210)의 상면 및 측면으로 상기 봉지부(230)와의 사이에 공간이 형성되도록 덮개의 형태로 형성될 수 있다.
상기 제1 및 제2통신부(250, 280)를 구비한 반도체 칩(210) 및 기판(200) 간의 신호 전달 방법은 상기 반도체 칩(210)과 기판(200)에 각각 형성된 상기 통신부 중 어느 하나의 통신부에 일정한 전압이 인가될 때, 예를 들어, 반도체 칩(210)에 일정한 전압이 인가될 때, 반도체 칩(210)에 구비된 제2통신부(280)의 발광부는 광을 발하고, 기판(200)에 구비된 통신부의 수광부는 상기 광을 인식하여 신호의 전송이 이루어진다.
상기 제1 및 제2통신부(250, 280)는 투과형 센서를 채택하고 있으며, 상기 제1 및 제2통신부(280)는 외부로부터 인가되는 전원이 상기 제1 및 제2통신부(280)에 각각 구비된 전원인가회로(252, 282)에 플러스 전압과 마이너스 전압이 인가된 상태이다. 이때, 상기 기판(200)의 접속 패드(202)를 통하여 상기 제1통신부(250)에 일정한 신호가 인가되거나 또는 반도체 칩(210)의 본딩 패드(212)를 통하여 일정한 신호가 인가되면 기판(200) 또는 반도체 칩(210)의 발광부에서 일정한 주파수를 갖는 광을 발하게 된다.
그리고, 상기 기판(200)의 제1통신부(250) 또는 반도체 칩(210)이 제2통신부(280)의 발광부에서 발한 광은 상기 제1 또는 제2통신부(250, 280)의 수광부에서 감지하게 되며, 상기 제1 및 제2통신부(250, 280)에 구비된 전원인가회로(252, 282)로 인가된 외부전원으로 상기 광을 전기적인 신호롤 바꾸고 전기적인 트레이스를 따라 신호를 전달한다.
한편, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a 내지 도 4f에 도시된 바와 같다.
도 4a를 참조하면, 하면에 다수의 볼랜드(204)가 구비되고, 상면에 다수의 접속 패드(202)와 상기 볼랜드(204)로부터 들어오는 외부전원과 연결되는 다수의 제1전원 단자(206)가 구비된 기판(200)의 상면에 제1금속막을 형성한다.
그런 다음, 상기 제1금속막을 패터닝하여 상기 접속 패드(202) 상면 및 접속 패드(202)의 외측으로 분리되어 형성되는 제1배선(207)을 형성한다.
도 4b를 참조하면, 상기 제1배선(207)이 형성된 기판(200)의 상면에 상기 제1전원 단자(206) 부분과 상기 접속 패드(202) 및 상기 접속 패드(202)의 측면으로 전기적인 연결을 위한 일부분을 제외하고 제1캡핑막(208)이 형성한다.
그런 다음, 상기 기판(200) 상에 상기 접속 패드(202)와 연결되는 수광부 및 발광부를 갖는 제1광원부(252)와 상기 접속 패드(202)의 측면으로 제1캡핑막(208)에 의해 가려지지 않고 노출된 제1배선(207)부분과 연결되는 제1전원인가회로(254)를 포함하는 제1통신부(250)를 부착한다.
도 4c를 참조하면, 상기 제1통신부(250)가 부착된 상기 기판(200) 상에 상기 제1통신부(250)와 대응하는 위치에 관통홀(H)이 구비되고, 상기 제1통신부(250)가 상기 관통홀(H)의 내부에 삽입되도록 차광에 용이한 색을 갖는 에폭시 또는 접착테이프로 이루어진 차광층(260)을 형성한다.
그런 다음, 상기 기판(200) 상에 상기 차광층(260)의 외측으로 상기 기판(200)과 기판(200) 상에 플립 칩 본딩되는 반도체 칩(210) 간의 간격을 용이하게 유지하기 위하여 고분자 물질로 이루어지는 지지층(270)을 형성한다.
상기 차광층(260) 및 지지층(270)은 후속 공정으로 상기 기판(200) 상에 반 도체 칩(210)이 플립 칩 본딩될 때, 상기 기판(200)의 제1통신부(250)와 상기 반도체 칩(210)에 형성되는 통신부 사이가 50 ∼ 100㎛의 간격을 갖도록 하는 높이로 형성한다.
이어서, 상기 기판(200)의 제1전원 단자(206) 상에 용이한 플립 칩 본딩 공정을 수행하기 위하여 솔더(209)를 형성한다.
도 4d를 참조하면, 상기 기판(200)의 제1전원 단자(206) 및 접속 패드(202)와 대응하는 위치의 상면에 제2전원 단자(216) 및 본딩 패드(212)가 형성된 반도체 칩(210)의 상면에 제2금속막을 형성한다.
그런 다음, 상기 제2속막을 패터닝하여 상기 본딩 패드(212) 상면 및 상기 본딩 패드(212)의 외측으로 분리되어 형성되는 제2배선(217)을 형성한다.
도 4e를 참조하면, 상기 제2배선(217)을 형성된 반도체 칩(210)의 상면에 상기 제2전원 단자(216) 부분과 상기 본딩 패드(212) 및 상기 본딩 패드(212)의 측면으로 전기적인 연결을 위한 일부분을 제외하고 제2캡핑막(218)이 형성한다.
그런 다음, 상기 반도체 칩(210) 상에 상기 본딩 패드(212)와 연결되는 수광부 및 발광부를 갖는 제2광원부(282)와 상기 본딩 패드(212)의 측면으로 제2캡핑막(218)에 의해 가려지지 않고 노출된 제2배선(217)부분과 연결되는 제2전원인가회로(284)를 포함하는 제2통신부(280)를 부착한다.
이어서, 상기 반도체 칩(210)의 상기 제2전원 단자(216) 상에 상기 기판(200)과 플립 칩 본딩을 형성하기 위하여 범프와 같은 접속 단자(214)를 형성한다.
도 4f를 참조하면, 상기 제2통신부(280)가 형성된 반도체 칩(210)을 상기 제1통신부(250)가 형성된 기판(200) 상에 상기 제2통신부(280)가 상기 기판(200)의 차광층(260)의 관통홀(H) 내에 삽입되도록 상기 반도체 칩(210)의 접속 단자(214)를 매개로 플립 칩 본딩시켜 본 발명에 따른 반도체 패키지의 제조를 완료한다.
도 4g 및 4h를 참조하면, 상기 기판(200)의 하면에 구비된 각 볼랜드(204)에 전원 및 신호의 이동을 위한 외부접속단자(240)를 형성한다.
이어서, 상기 기판(200)의 상면으로 상기 반도체 칩(210)을 덮도록 봉지부(230)가 형성하거나 또는 상기 반도체 칩(210)의 상면 및 측면으로 공간이 형성되도록 덮개의 형태로 봉지부(230)를 형성한다.
이상에서와 같이, 본 발명은 반도체 칩과 기판에 각각 광에 의한 신호의 전달이 가능한 통신부를 형성하여, 종래 범프와 같은 물리적인 연결 매체를 사용하여 접촉식으로 반도체 칩과 기판 간의 신호 전달을 수행하는 대신해 상기 통신부를 이용하여 반도체 칩과 기판 간에 비접촉식으로 신호 전달을 수행한다.
따라서, 본 발명은 광에 의하여 반도체 칩과 기판 간에 신호 전달이 수행됨으로써 신호 전달 속도를 증가시킬 수 있고, 신호 전달 과정에서 유발되는 기생소자의 발생을 방지할 수 있다.
또한, 광에 의한 비접촉식으로 신호의 전달이 이루어지기 때문에 종래 반도체 칩과 기판의 조인트 부분에서 조인트 부분을 구성하는 물질들의 열팽창 계수 차이에 의한 크랙등과 같은 조인트 부분에서의 불량을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래 스터드 범프 타입 플립 칩 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 도면.
도 3은 본 발명의 실시예에 사용되는 차광층을 도시한 도면.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도.

Claims (11)

  1. 하면에 다수의 볼랜드가 구비되고, 상면에 다수의 접속 패드와 상기 볼랜드로부터 들어오는 외부전원과 연결되는 다수의 제1전원 단자가 구비되며, 상기 제1전원단자와 연결되는 제1배선을 포함하는 기판;
    상기 기판 상에 부착되고, 상기 접속 패드와 연결되는 제1광원부 및 상기 제1배선과 연결되는 제1전원인가회로를 포함하는 제1통신부;
    상기 제1통신부와 대응하는 위치에 관통홀이 구비되고, 상기 제1통신부가 상기 관통홀의 내부에 삽입되도록 상기 기판 상에 배치되는 차광층;
    상기 기판의 제1전원 단자 및 접속 패드와 대응하도록 상면에 접속 단자가 형성된 제2전원 단자 및 본딩 패드가 구비되고, 상기 제2전원 단자로부터 들어오는 외부전원과 연결되는 제2배선이 형성되며, 상기 접속 단자를 매개로 상기 기판 상에 플립 칩 본딩된 반도체 칩; 및
    상기 반도체 칩 상에 배치되고, 상기 본딩 패드와 연결되는 제2광원부 및 상기 제2배선과 연결되는 제2전원인가회로를 포함하며, 상기 차광층의 관통홀 내에 삽입되는 제2통신부;를
    포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 본딩 패드는 재배선된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제1 및 제2배선은 각각 기판 및 반도체 칩의 상면에 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 제1 및 제2배선의 상면에 각각 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 제1통신부 및 제2통신부는 50 ∼ 100㎛의 간격을 갖는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 기판과 반도체 칩이 사이에 상기 반도체 칩과 기판 간의 간격을 유지시키기 위하여 형성된 지지층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 차광층은 에폭시 또는 접착테이프로 이루어진 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 기판의 각 볼랜드에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 반도체 칩을 포함하여 상기 기판의 상면을 덮도록 형성된 봉지부를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 봉지부는 상기 반도체 칩과 봉지부 사이에 공간이 형성되도록 덮개의 형태로 형성된 것을 특징으로 하는 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 제1 및 제2통신부의 제1 및 제2광원부는 발광부 및 수광부로 이루어진 것을 특징으로 하는 반도체 패키지.
KR1020070110604A 2007-10-31 2007-10-31 반도체 패키지 KR20090044483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110604A KR20090044483A (ko) 2007-10-31 2007-10-31 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110604A KR20090044483A (ko) 2007-10-31 2007-10-31 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20090044483A true KR20090044483A (ko) 2009-05-07

Family

ID=40855038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110604A KR20090044483A (ko) 2007-10-31 2007-10-31 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20090044483A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407481B1 (ko) * 2010-06-10 2014-06-17 에스티에스반도체통신 주식회사 광 신호 전달, 무선 전원 구동, 및 방열 기능들을 가지는 반도체 패키지
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
KR101510361B1 (ko) * 2010-06-10 2015-04-06 에스티에스반도체통신 주식회사 반도체 패키지
US9431337B2 (en) * 2015-01-13 2016-08-30 Noda Screen Co., Ltd. Semiconductor device having an inner power supply plate structure
CN114420681A (zh) * 2022-01-26 2022-04-29 西安电子科技大学 一种晶圆级可重构Chiplet集成结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407481B1 (ko) * 2010-06-10 2014-06-17 에스티에스반도체통신 주식회사 광 신호 전달, 무선 전원 구동, 및 방열 기능들을 가지는 반도체 패키지
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
KR101510361B1 (ko) * 2010-06-10 2015-04-06 에스티에스반도체통신 주식회사 반도체 패키지
US9431337B2 (en) * 2015-01-13 2016-08-30 Noda Screen Co., Ltd. Semiconductor device having an inner power supply plate structure
CN114420681A (zh) * 2022-01-26 2022-04-29 西安电子科技大学 一种晶圆级可重构Chiplet集成结构
CN114420681B (zh) * 2022-01-26 2024-05-07 西安电子科技大学 一种晶圆级可重构Chiplet集成结构

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
US7423335B2 (en) Sensor module package structure and method of the same
KR100734816B1 (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
US7157789B2 (en) Semiconductor device and method for manufacturing the same
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US20090310322A1 (en) Semiconductor Package
US6759753B2 (en) Multi-chip package
KR20090044483A (ko) 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100632469B1 (ko) 반도체 칩 패키지
US8344500B2 (en) Integrated circuit package module and method of the same
JP2949969B2 (ja) フィルムキャリア半導体装置
KR100370116B1 (ko) 반도체 패키지 및 그 제조방법
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
CN110993631A (zh) 一种基于背照式图像传感器芯片的封装方法
KR20010055256A (ko) 반도체패키지 및 그 제조방법
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
KR20080062565A (ko) 플립 칩 패키지
TWI393197B (zh) 晶片封裝
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
JP4801339B2 (ja) 光通信モジュール
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination