JPS63237486A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63237486A
JPS63237486A JP62072003A JP7200387A JPS63237486A JP S63237486 A JPS63237486 A JP S63237486A JP 62072003 A JP62072003 A JP 62072003A JP 7200387 A JP7200387 A JP 7200387A JP S63237486 A JPS63237486 A JP S63237486A
Authority
JP
Japan
Prior art keywords
optical
input
signal
demodulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62072003A
Other languages
English (en)
Other versions
JPH0734483B2 (ja
Inventor
Katsuhiko Suzuki
勝彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7200387A priority Critical patent/JPH0734483B2/ja
Publication of JPS63237486A publication Critical patent/JPS63237486A/ja
Publication of JPH0734483B2 publication Critical patent/JPH0734483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は改良された高周波半導体装置用パッケージの構
造に関する。
〔従来の技術〕
従来、高周波半導体装置用パッケージ（以後パッケージ
と呼ぶ）の構造は、第１層セラミック基板の中央部にメ
タライズダイアタッチ部を設け、その上部に第２層セラ
ミック基板を積層し該基板上に複数本の放射状メタライ
ズパターンを形成し、更に該パターン上に第３層セラミ
ック基板を積層して該パターンを絶縁すると共にキャッ
プ搭載部を形成している。更に各積層された該基板の側
面に第２層セラミック基板上の放射状メタライズパター
ンから第１層セラミック基板底面まで印刷された複゛数
本のロウ材用メタライズパターンに金属リードをロウ付
したものであった。この様な構造のパッケージのダイア
タッチ部にチップを固着してチップとパッケージの放射
状メタライズパターンとの間をアルミ細線で接続したあ
とキャップ封止したものであった。次に従来の高周波半
導体装置用パッケージの構造について図面を参照して説
明する。
第６９図は従来のパッケージの平面図、第７図はその断
面図である。第１Ｍセラミック基板１の中央部にタング
ステンペーストを印刷してダイアタッチ部２とする。こ
の第１Ｍセラミック基板上の上部にダイアタッチ部２が
露出するように第２層セラミック枠基板３を積層し、該
セラミック枠基板３の上面にタングステンペーストを導
体とする放射状メタライズパターン４を印刷し、次にダ
イアタッチ部２の周辺の該メタライズパターン４の先端
が１　ｍｍ程度露出する様に第３層セラミック枠基板５
を積層し、該メタライズパターン４を絶縁保護すると共
にキャップ搭載部となるシールフレーム１９を取付ける
。次に積層した基板側面に側面メタライズパターン６を
施す。この様な状態で１５００〜１６００℃の酸化雰囲
気で焼成するとタングステンペーストがセラミックと反
応しメタライズ化される。このメタライズ化したパター
ンにＮｉメッキとＡｕメッキを施して高周波半導体装置
用パッケージができあがる。このパッケージのダイアタ
ッチ部２にチップ７をＡｕ−３ｉロウ材を用いて固着す
る。次にチップのパッドと放射状メタライズパターン４
の間をアルミワイヤー８で接続する。その次にキャップ
封止すると従来構造の半導体装置が完成する。
〔発明が解決しようとする問題点〕
上述した従来構造のパッケージは、材料の誘電率が大き
く、隣接メタライズパターンのキャップが狭いのでリー
ド間の静電容量が大きくなりリード間のアイソレーショ
ンや利得が悪く、共振周波数が低いという欠点がある。
本発明の半導体装置は、上述した従来のパッケージの入
出力信号用メタライズパターンとチップパッドとの間を
アルミ細線で接続する方法に対し、本発明は、入出力信
号用のメタライズパターンとチップパッドとの間を光フ
ァイバーを用いて電気信号から光信号に、光信号から電
気信号に変換して入力・出力の信号のやりとりを行わせ
るという独創的な内容を有する。
〔問題点を解決するための手段〕
本発明の高周波パッケージの構造は、信号の入出力に用
いられている金属導体の代りに光ファイバーを用いてチ
ップパッド部からプリント板の配線部へ直接接続する構
造を有している。
〔実施例〕
次に本発明について図面を用いて説明する。
第１図は本発明の第１実施例のキャップ封止前の平面図
、第２図、第３図はそれぞれキャップ封止した状態のＡ
−Ａ’断面図、Ｂ−Ｂ’断面図である。半導体パッケー
ジの構造は、アルミナセラミックスはコバー等の金属基
板９にチップ７を搭載するダイアタッチ部２を形成し、
その上部に外部端子１０を電源用端子と接地用端子とし
、信号用入出力光ファイバ一端子１１を取り出す目的と
キャップシールの目的の為にアルミナセラミック枠部１
９を積層した構造である。外部端子１０はコバー金属か
ら成りセラミック枠部１９の績層部のタングステンメタ
ライズされたその上にＡｇ−Ｃｕロウ付けされている。
この外部端子１０は、半導体パッケージのダイアタッチ
部２の対辺に１本以上設けられていて、チップの駆動に
必要な電力を供給する電源端子と接地端子として用いら
れる。光ファイバー端子１１は、端部に光変調器と光復
調器を備えていて信号入力用と信号出力用に分けて用い
られる。光ファイバー端子１１の信号入力側は、外部か
ら電気信号が光ファイバー端子１１の入口に取り付けら
れている光変調器１２に入りレーザーダイオード又は発
光ダイオードから構成されている光変調器１２又は光復
調器１４は、１記ダイオードのバイアス電流に重畳する
ことによって容易に強度変調できる。変換された光信号
は、光ファイバー端子１１内を通って該端子の端部に接
続されている光復調器１４で受光し電気信号に変換され
た後に入力パッド１３に接続された金属細線１５を通っ
てチップ内部の回路に電気信号が入力される。パッド１
３から入力された電気信号は、チップ７の電子回路によ
り処理された後に出力すべき電気信号を出力パッド１６
に導びき光変調器１２を通りここで光信号に変換された
後に光ファイバー端子１１を通ってパッケージ外部の該
端子の端部の光復調器１４で光信号が電気信号に変換さ
れプリント板の導体へ電気信号が送り込まれる。入力パ
ッド１３と出力パッド１６は、光変調器１２と光復調器
１４を駆動する電源パッド２個１組が配置されそのうち
の片方のパッドに信号をバイアスして強度変調させる。
次に金属キャップ１７をシールフレーム１８上に載置し
て抵抗溶接法に依り気密封止して本発明の半導体装置が
完成する。
第４図は本発明の第２の実施例のキャップ封止前の平面
図、第５図はキャップ封止後のｃ−ｃ’断面図である。
半導体パッケージの構造は、アルミナセラミックスはコ
バー等の金属基板９にチ・ンプ７を搭載するダイアタッ
チ部２を形成し、その上部に外部端子１０を電源用端子
と接地用端子とし、信号用入出力光ファイバ一端子１１
を取り出す目的とキャップシールの目的の為にアルミナ
セラミック枠部１９を積層した構造である。外部端子１
０はコバー金属から成りセラミック枠部１９の積層部の
タングステンメタライズされたその上にＡｇ−Ｃｕロウ
付けされている。この外部端子１０は、半導体パッケー
ジのダイアタッチ部２の対辺に１本以上設けられていて
、チップの駆動に必要な電源端子と接地端子として用い
られる。光ファイバー端子１１は、信号入力用と信号出
力用に分けて用いられる。信号入出力部は、それぞれ発
光ダイオードと受光ダイオードを用いてそれぞれ光変調
器と光復調器とに使用される。この光復調器および光変
調器の変換素子であるレーザーダイオード又は発光ダイ
オードが論理回路部を作る工程と同時に作り込まれてい
る。この様なチップ７をダイアタッチ部２にＡｕ−５ｉ
ロウ材で接着した後に光ファイバー端子１１の光軸を該
入出力パッドのダイオードの発光部又は受光部の光軸に
合せて接着剤等で固定する。次に金属キャップ１７をシ
ールフレーム１８上に載置して抵抗溶接法に依り気密封
止して本発明の第２の実施例の半導体装置が完成する。
〔発明の効果〕
以上説明したように本発明は、チップのパッドから引き
出される入出力信号に用いられる金属細線の代りに光フ
ァイバーを用いてプリント板の配線に直接接続する方法
である。その結果パッケージ材料や寸法に起因する静電
容量、メタライズパターンの導通抵抗ならびにインダク
タンスの影響によるスピード不良、アイソレーション、
利得。
共振周波数の低下などが全くなくなる。その結果、上述
したパッケージ構成材料と寸法の制約がなくなり、パッ
ケージおよびプリント板回路の設計の自由度を増すとい
う効果がある。
【図面の簡単な説明】
第１図、第２図、第３図は本発明の第１の実施例のそれ
ぞれ平面図、Ａ−Ａ’断面図、Ｂ−Ｂ’断面図、第４図
、第５図は本発明の第２の実施例のそれぞれ平面図とｃ
−ｃ’断面図、第６図、第７図は従来構造のパッケージ
の平面図と断面図である。 １・・・第１層セラミック基板、２・・・ダイアタッチ
部、３・・・第２層セラミック基板、４・・・放射状メ
タライズパターン、５・・・第３層セラミック基板、６
・・・側面メタライズパターン、７・・・チップ、８・
・・アルミナワイヤー、９・・・セラミック又は金属基
板、１０・・・外部端子、１１・・・光ファイバー端子
、１２・・・光変調器、１３・・・入力パッド、１４・
・・光復調器、１５・・・金属細線、１６・・・出力パ
ッド、１７・・・金属キャップ、１８・・・シールフレ
ーム、１９・・・アルミナセラミック枠。

Claims (1)

  1. 【特許請求の範囲】 １、複数のセラミック基板をメタライズ化し積層させて
    得られる半導体装置において、ダイアタッチ部に固着さ
    れたチップの電源パッドと接地パッドは、ステッチ部に
    対して金属細線で接続され、信号用入出力部は、光ファ
    イバーが接続された光変調器又は光復調器が接続され、
    入出力信号を前記光ファイバーによって入出力を行う事
    を特徴とする半導体装置。 ２、前記信号用入出力部は、入出力パッドと光変復調器
    駆動用電源パッドとを備え、光ファイバー端部に設けら
    れた光変調器又は光復調器の端子と前記パッドとが接続
    され、入出力信号を光ファイバーによって入出力を行う
    特許請求の範囲第１項記載の半導体装置。 ３、信号用入出力部は、拡散工程でつくられた発光ダイ
    オード又は受光ダイオードによる光変調器と光復調器を
    備え、前記光変調器と光復調器に光ファバー端子を接続
    して入出力信号を光ファイバー端子によって入出力する
    特許請求の範囲第１項記載の半導体装置。
JP7200387A 1987-03-25 1987-03-25 半導体装置 Expired - Lifetime JPH0734483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7200387A JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200387A JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS63237486A true JPS63237486A (ja) 1988-10-03
JPH0734483B2 JPH0734483B2 (ja) 1995-04-12

Family

ID=13476808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7200387A Expired - Lifetime JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH0734483B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424573A (en) * 1992-03-04 1995-06-13 Hitachi, Ltd. Semiconductor package having optical interconnection access
US6713755B1 (en) 1999-09-06 2004-03-30 Seiko Epson Corporation Semiconductor device including a light-receiving element and an optical transfer device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350464A (en) * 1976-10-18 1978-05-08 Ibm Multilayer ceramic module structure and method of producing same
JPS56147490A (en) * 1980-04-17 1981-11-16 Mitsubishi Electric Corp Signal sending and receiving system of semiconductor integrated circuit
JPS6252961A (ja) * 1985-09-02 1987-03-07 Hitachi Ltd 半導体装置
JPS6381985A (ja) * 1986-09-26 1988-04-12 Hitachi Vlsi Eng Corp 光通信可能な半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350464A (en) * 1976-10-18 1978-05-08 Ibm Multilayer ceramic module structure and method of producing same
JPS56147490A (en) * 1980-04-17 1981-11-16 Mitsubishi Electric Corp Signal sending and receiving system of semiconductor integrated circuit
JPS6252961A (ja) * 1985-09-02 1987-03-07 Hitachi Ltd 半導体装置
JPS6381985A (ja) * 1986-09-26 1988-04-12 Hitachi Vlsi Eng Corp 光通信可能な半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424573A (en) * 1992-03-04 1995-06-13 Hitachi, Ltd. Semiconductor package having optical interconnection access
US6713755B1 (en) 1999-09-06 2004-03-30 Seiko Epson Corporation Semiconductor device including a light-receiving element and an optical transfer device

Also Published As

Publication number Publication date
JPH0734483B2 (ja) 1995-04-12

Similar Documents

Publication Publication Date Title
EP0148083B1 (en) Ultra-high speed semiconductor integrated circuit device having a multi-layered wiring board
JP2692461B2 (ja) 半導体装置
JPS63128736A (ja) 半導体素子
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
JPH07135290A (ja) マルチチップモジュール
JPH06302653A (ja) 半導体装置
JP4159778B2 (ja) Ｉｃパッケージ、光送信器及び光受信器
GB1451156A (en) Packaging for integrated circuits
JPH08340081A (ja) 半導体装置とその製造方法
JPH09307122A (ja) 光素子モジュール
JPH0730059A (ja) マルチチップモジュール
JP3269025B2 (ja) 半導体装置とその製造方法
JPS63237486A (ja) 半導体装置
JPS62257759A (ja) ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法
JP2925722B2 (ja) ハーメチックシール型電気回路装置
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2552582Y2 (ja) ハイブリッドｉｃ用集合基板
JPH11265964A (ja) 半導体装置とその製造方法
JPS58159361A (ja) 多層混成集積回路装置
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100489115B1 (ko) 반도체패키지 및 그 제조 방법
JPH04139737A (ja) 半導体チップの実装方法
JP2718299B2 (ja) 大規模集積回路
KR100264644B1 (ko) 모듈 패키지
JPH06338539A (ja) 半導体素子の接続方法