JPH07335899A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH07335899A
JPH07335899A JP6148560A JP14856094A JPH07335899A JP H07335899 A JPH07335899 A JP H07335899A JP 6148560 A JP6148560 A JP 6148560A JP 14856094 A JP14856094 A JP 14856094A JP H07335899 A JPH07335899 A JP H07335899A
Authority
JP
Japan
Prior art keywords
silicon film
layer
nickel
crystalline silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6148560A
Other languages
English (en)
Other versions
JP3540012B2 (ja
Inventor
Masahiko Hayakawa
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP14856094A priority Critical patent/JP3540012B2/ja
Publication of JPH07335899A publication Critical patent/JPH07335899A/ja
Priority to US08/922,381 priority patent/US5773847A/en
Priority to US09/037,987 priority patent/US6048780A/en
Priority to JP2000182996A priority patent/JP3540251B2/ja
Application granted granted Critical
Publication of JP3540012B2 publication Critical patent/JP3540012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 結晶性珪素膜を２層に分けて形成することに
より、低温プロセスの熱結晶化で、かつニッケル元素を
含有しない結晶性珪素膜を得る。 【構成】 下地珪素膜１０２上に形成された非晶質珪素
膜１０３上に、ニッケル含有層１０４を形成し、５５０
℃、４時間の加熱処理をおこない結晶性珪素膜１０５を
得る。その後、得られた結晶性珪素膜１０５上に非晶質
珪素膜を形成する。そして、再び、５５０℃、４時間の
加熱処理をおこない結晶性珪素膜１０６を得ることがで
きる。そしてこの結晶性珪素膜用いることで、高い特性
を有する半導体装置を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は結晶性を有する半導体を
用いた半導体装置およびその作製方法に関する。
【０００２】
【従来の技術】薄膜半導体を用いたものとして薄膜トラ
ンジスタ（ＴＦＴ）が知られている。このＴＦＴは、基
板上に薄膜半導体を形成し、この薄膜半導体を用いて構
成されるものである。このＴＦＴは、各種集積回路、特
にアクティブマトリックス型の液晶表示装置等に用いら
れている。ＴＦＴに利用される薄膜半導体としては、非
晶質珪素膜を用いることが簡便であるが、その電気的特
性が低いという問題がある。そのため、ＴＦＴの特性向
上をはかるためには、結晶性珪素膜を利用すればよい。
この結晶性珪素膜を得るためには、まず、非晶質珪素膜
を形成し、その後加熱処理を施し結晶化をおこなえばよ
い。しかしながら、加熱による結晶化は、加熱温度が６
００℃以上の高温プロセスが必要であり、しかも、１０
時間以上の時間を掛ける必要があった。そのため、基板
として、安価な歪点の低いガラス基板を使用することが
困難であるという問題があった。
【０００３】
【発明が解決しようとする課題】本発明者らの研究によ
れば、非晶質珪素膜にニッケルやパラジウム、鉛等の元
素を微量添加することによって、５５０℃以下の低温プ
ロセスで、４時間程度の加熱処理で結晶化をおこなえる
ことが判明している。また、レーザーによる結晶化をお
こなう場合にも、同様の効果が得られることが判明して
いる。しかしながら、半導体中にニッケル等の不純物が
多量存在していることは、これらの半導体を用いた装置
のデバイス特性や信頼性を阻害するものであり、好まし
いことではない。つまり、非晶質珪素を結晶化させる際
にニッケル等の元素は必要であるが、得られた結晶性珪
素中にニッケル等の元素は極力含まれないことを求めら
れる。また、レーザーによる結晶化を施した場合におい
ては、結晶表面で突起上に結晶成長するリッジが発生す
る。このリッジは、膜表面の平滑さに影響を及ぼすた
め、極力存在しないことが望ましい。故に、本発明は、
低温プロセスの熱結晶化を用いて、ニッケル等の元素の
含有量が極めて少ない薄膜半導体層を形成することを目
的とする。
【０００４】
【課題を解決するための手段】本発明は、非晶質珪素膜
を２層に分けて、熱結晶化工程を二度おこなうことによ
り、低温プロセスで容易に、ニッケル等の元素の含有量
が極めて少ない結晶性珪素膜を得ることを特徴とする。
ここで、本発明において、ニッケル元素を用いた場合に
もっとも顕著な効果を得ることができたため、以下の記
載をニッケル元素とする。しかし、その他利用できる元
素として、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ
ｄ、Ｐ、Ａｓ、Ｓｂがある。また、VIII族元素、IIIb、
IVb 、Vb元素から選ばれた一種または複数種類の元素を
利用することもできる。
【０００５】まず、１層目の非晶質珪素膜に、該非晶質
珪素膜の結晶化を促進するニッケル元素を導入し、加熱
処理を施し、該非晶質珪素膜を結晶化させる。その後、
２層目の非晶質珪素膜を形成して、加熱処理を施し、該
非晶質珪素膜を結晶化させる。こうして薄膜半導体層に
良好な結晶性珪素膜を得る。結晶化を促進させるニッケ
ル元素の導入方法としては、非晶質珪素膜に接してニッ
ケルもしくはニッケル化合物を含んだ層（ニッケル含有
層）を形成すればよい。ここで、ニッケル含有層を形成
するには、ニッケルを含有した溶液を塗布したのち、乾
燥させる方法（例えば、スピンコーティング法やディッ
ピング法）や、ニッケルもしくはニッケル化合物をスパ
ッタリング法によって成膜する方法、あるいは、ガス状
の有機ニッケルを熱・光やプラズマによって分解・堆積
させる方法（気相成長法）を用いればよい。いずれの方
法も、層の厚さは必要とするニッケルの量によって決定
すればよい。一般に、ニッケル含有層の厚さは、極めて
薄いものとなる。したがって、実際には膜状とはならな
い場合もある。
【０００６】ニッケル含有層をスパッタリング法によっ
て堆積する場合には、スパッタリングターゲットの素材
としては、ニッケル単体以外に、珪化ニッケルを用いて
もよい。ニッケル含有層を形成する方法のうち、溶液の
塗布・乾燥による方法に関しては、溶液として水溶液、
有機溶媒溶液等を用いればよい。ここで含有とは、化合
物として含ませるという意味と、単に分散させることに
より含ませるという意味との両方を含む。
【０００７】溶媒としては、極性溶媒である水、アルコ
ール、酸、アンモニアから選ばれたものを用いる場合、
溶質となるニッケル化合物としては、代表的には臭化ニ
ッケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、
沃化ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッ
ケル、ニッケルアセチルアセトネート、４─シクロヘキ
シル酪酸ニッケル、酸化ニッケル、水酸化ニッケル、か
ら選ばれたものが用いられる。また、無極性溶媒である
ベンゼン、トルエン、キシレン、四塩化炭素、クロロホ
ルム、エーテルから選ばれたものが用いる場合は、ニッ
ケル化合物としては代表的には、ニッケルアセチルアセ
トネート、２─エチルヘキサン酸ニッケルから選ばれた
ものをものを用いることができる。もちろん、その他の
溶媒・溶質を用いてもよい。
【０００８】また触媒元素を含有させた溶液に界面活性
剤を添加することも有用である。これは、被塗布面に対
する密着性を高め吸着性を制御するためである。この界
面活性剤は予め被塗布面上に塗布するのでもよい。な
お、触媒元素としてニッケル単体を用いる場合には、酸
に溶かして溶液とする必要がある。以上述べたのは、触
媒元素であるニッケルが完全に溶解した溶液を用いる例
であるが、ニッケルが完全に溶解していなくとも、ニッ
ケル単体あるいはニッケルの化合物からなる粉末が分散
媒中に均一に分散したエマルジョンの如き材料を用いて
もよい。または酸化膜形成用の溶液を用いるのでもよ
い。このような溶液としては、東京応化工業株式会社の
ＯＣＤ（Ohka Diffusion Source ）がある。このＯＣＤ
溶液を用いれば、被形成面上に塗布し、２００℃程度で
ベークすることで、簡単に酸化珪素膜を形成できる。こ
の酸化珪素膜中にニッケルを含有させることにより、ア
モルファスシリコン膜にニッケルを拡散させることがで
きる。
【０００９】なお、溶液溶媒として水の如き極性溶媒を
用いた場合において、アモルファスシリコン膜にこれら
溶液を直接塗布すると、溶液が弾かれてしまうことがあ
る。この場合は、１００Å以下の薄い酸化膜をまず形成
し、その上に触媒元素を含有させた溶液を塗布すること
で、均一に溶液を塗布することができる。また、界面活
性剤の如き材料を溶液中に添加する方法により濡れを改
善する方法も有効である。また、溶液として２─エチル
ヘキサン酸ニッケルのトルエン溶液の如き無極性溶媒を
用いることで、アモルファスシリコン膜に直接塗布する
ことができる。この場合にはレジスト塗布の際に使用さ
れている密着剤の如き材料を予め塗布すると効果的でよ
い。しかし塗布量が多すぎる場合には逆にアモルファス
シリコン中への触媒元素の添加を妨害してしまうために
注意が必要である。
【００１０】溶液に含ませるニッケルの量は、その溶液
の種類にも依存するが、概略の傾向としてはニッケル量
として溶液に対して２００ｐｐｍ〜１ｐｐｍ、好ましく
は１００ｐｐｍ〜１ｐｐｍ（重量換算）とすることが望
ましい。これは、結晶化終了後における膜中のニッケル
濃度や耐フッ酸性に鑑みて決められる値である。１層目
の非晶質珪素膜に接してニッケル含有層を形成後、４５
０〜５５０℃、４〜８時間の熱処理を施し、熱結晶化を
おこなう。ここで得られる結晶性珪素膜は、微量のニッ
ケル元素を不純物として含んでいる。その後、２層目の
非晶質珪素膜を前記結晶性珪素膜上に形成する。そし
て、１層目と同様の熱処理を施し、結晶性珪素膜を得
る。ここで、２層目の非晶質珪素膜の結晶成長は、１層
目の結晶性珪素膜表面の結晶構造を結晶成長の核とし
て、１層目の結晶性珪素膜表面に接した部分から次々と
結晶化していく。また、この２層目の非晶質珪素膜に
は、ニッケル元素を導入していないので実質的に不純物
が含まれず、半導体層として良好な結晶性珪素膜が得ら
れる。
【００１１】
【作用】本発明のように、結晶性珪素膜を２層に分けて
形成することによって、低温プロセスで実質的に不純物
を含まない結晶性珪素膜を得ることができる。このよう
にして得られた２層の結晶性珪素膜を、ＴＦＴの薄膜半
導体層として使用した場合、実質的にチャネルを形成す
るのは２００〜３００Å程度の深さであるため、２層目
に形成された結晶性珪素膜が、実質的な活性層となる。
つまり、実質的にニッケル元素が含まれていない２層目
の結晶性珪素膜を、ＴＦＴの半導体層として用いられる
ため、良好なデバイス特性や信頼性が得られる。
【００１２】
【実施例】
〔実施例１〕本実施例を図１に示す。本実施例は、結晶
化を促進させるニッケル元素を非晶質珪素膜に導入し
て、その後、熱結晶化により結晶化させる。さらに、こ
の結晶性珪素膜上に非晶質珪素膜を形成し、熱結晶化に
よって結晶化する例である。まず、基板１０１（コーニ
ング７０５９、１００ｍｍ×１００ｍｍ）上に下地酸化
膜として、酸化珪素膜１０２をスパッタ法により１００
０〜５０００Å、例えば、４０００Åに形成した。この
酸化珪素膜１０２は、ガラス基板からの不純物の拡散を
防ぐために設けられる。そして、非晶質珪素膜１０３を
プラズマＣＶＤ法やＬＰＣＶＤ法により３００〜１５０
０Åに形成した。ここでは、プラズマＣＶＤ法によって
非晶質珪素膜１０３を５００Åの厚さに成膜した。（図
１（Ａ））
【００１３】その後、非晶質珪素膜１０３上に数〜数十
Åのニッケルもしくはニッケル化合物を含む層１０４
（ニッケル含有層）を形成する。ニッケル含有層を作製
するには、ニッケルを含有した溶液を塗布したのち、乾
燥させる方法（例えば、スピンコーティング法や、ディ
ッピング法）や、ニッケルもしくはニッケル化合物をス
パッタリング法によって成膜する方法、あるいは、ガス
状の有機ニッケルを熱・光やプラズマによって分解・堆
積させる方法（気相成長法）によって形成すればよい。
ここでは、スピンコーティング法によって成膜した。
（図１（Ｂ）） まず、非晶質珪素膜１０３上に、酸素雰囲気中でのＵＶ
光の照射、熱酸化法、過酸化水素による処理等によっ
て、酸化膜を１０〜５０Åに成膜する。ここでは、酸素
雰囲気中でのＵＶ光の照射により酸化膜を２０Åに成膜
した。この酸化膜は、後のニッケルを含んだ酢酸塩溶液
を塗布する工程で、非晶質珪素膜の表面全体に酢酸塩溶
液を行き渡らせるため、即ち濡れ性の改善のためのもの
である。
【００１４】つぎに、酢酸塩溶液中にニッケルを添加し
た酢酸塩溶液を作製した。ニッケルの濃度は２５ｐｐｍ
とした。そして、回転させた基板上にこの酢酸塩溶液を
基板表面に２ｍｌ滴下し、この状態を５分間保持してこ
の酢酸ニッケル溶液を均一に基板上に行き渡らせた。そ
の後、基板の回転数を上げてスピンドライ（２０００ｒ
ｐｍ、６０秒）をおこなった。酢酸溶液中におけるニッ
ケルの濃度は、１ｐｐｍ以上であれば実用になる。この
ニッケル溶液の塗布工程を、１回〜複数回行なうことに
より、スピンドライ後の非晶質珪素膜の表面に２０Åの
平均の膜厚を有する酢酸ニッケル層１０４を形成するこ
とができた。なお、この層というのは、完全な膜になっ
ているとは限らない。他のニッケル化合物を用いても同
様にできる。
【００１５】本実施例においては、非晶質珪素膜上にニ
ッケルもしくはニッケル化合物を導入する方法を示した
が、非晶質珪素膜下にニッケルもしくはニッケル化合物
を導入する方法を採用してもよい。この場合は、非晶質
珪素膜の成膜前にニッケルもしくはニッケル化合物を導
入すればよい。それから、加熱炉において、窒素雰囲気
中において５５０℃、４時間の加熱処理をおこなった。
この結果、基板上に１層目の結晶性珪素膜１０５を得る
ことができた。（図１（Ｃ））
【００１６】そして、この結晶性珪素膜１０５上に非晶
質珪素膜をプラズマＣＶＤ法によって、２００〜８００
Å、例えば、５００Åに成膜した。その後、再び加熱炉
において、窒素雰囲気中で５５０℃、４時間の加熱処理
をおこなった。この結果、１層目の結晶性珪素膜１０５
上に２層目の結晶性珪素膜１０６を得ることができた。
（図１（Ｄ）） ここで、１層目の結晶性珪素膜１０５には、結晶化をお
こなう際に添加したニッケルが不純物として存在してい
るが、２層目の結晶性珪素膜１０６には不純物が含まれ
ておらず、デバイス特性のよい半導体層が得られる。ま
た、２層目の結晶性珪素膜１０６の結晶成長は、下地層
である１層目の結晶性珪素膜１０５の結晶構造に反映し
た結晶成長が見られる。故に、ここでは、１層目の結晶
性珪素膜１０５が縦成長であるため、２層目の結晶性珪
素膜１０６もそれに準じた成長が見られた。
【００１７】〔実施例２〕本実施例は、非晶質珪素膜上
に、１２００Åの酸化珪素膜を選択的に設け、この酸化
珪素膜をマスクとして選択的にニッケルを導入し結晶化
させる。その後、酸化珪素膜をエッチングし、実施例１
と同様に、２層目の結晶性珪素膜を得る例である。図２
に本実施例における作製工程の概略を示す。まず、基板
２０１上に下地酸化膜として、酸化珪素膜２０２をＴＥ
ＯＳをプラズマＣＶＤ法によって、堆積・分解して５０
００Åに形成した。そして、非晶質珪素膜２０３をプラ
ズマＣＶＤ法によって５００Åの膜厚に成膜した。
【００１８】そして、非晶質珪素膜２０３上にマスクと
なる酸化珪素膜２０４を１０００Å以上、ここでは１２
００Åの厚さに成膜した。そして、通常のフォトリソパ
ターニング工程によって、必要とするパターンに酸化珪
素膜２０４をパーニングした。（図２（Ａ）） その後、非晶質珪素膜２０３上に数〜数十Åのニッケル
含有層２０５を形成した。ここでは、スパッタリング法
によって２０Åの平均の膜厚を有するニッケル層２０５
を形成した。なお、この層というのは、完全な膜になっ
ているとは限らない。（図２（Ｂ））
【００１９】そして、熱結晶化を施した。ここでは、５
５０℃（窒素雰囲気）、８時間の加熱処理を施すことに
より、非晶質珪素膜２０３の結晶化をおこなった。この
際、酸化珪素膜２０４のパターニングによって形成され
た開孔部分からニッケルが導入され、このニッケルが導
入された領域からニッケルが導入されなった領域へと横
方向に結晶成長がおこなわれた。その後、結晶性珪素膜
２０６上に残存するニッケル含有層２０５を塩素系のエ
ッチャントで除去した。そして、マスクとして用いた酸
化珪素膜２０４はバッファフッ酸で除去した。（図２
（Ｃ））
【００２０】そして、前記工程で得られた結晶性珪素膜
２０６上に、非晶質珪素膜をプラズマＣＶＤ法によって
２００〜８００Å、例えば、３００Åに成膜した。その
後、再び加熱炉において、窒素雰囲気中において５５０
℃、８時間の熱結晶化をおこなった。この結果、１層目
の結晶性珪素膜２０６上に２層目の結晶性珪素膜２０７
を得ることができた。この時、実施例１と同様に、１層
目の結晶性珪素膜２０６には不純物として微量のニッケ
ルが含まれていたが、２層目の結晶性珪素膜２０７には
不純物は含まれていなかった。また、１層目の結晶性珪
素膜２０６が横成長であるため、２層目の結晶性珪素膜
２０７も下層の結晶構造に反映した結晶成長が見られ
た。
【００２１】〔実施例３〕本実施例は、本発明の方法を
利用して作製した結晶性珪素膜を用いて、ＴＦＴを得る
例である。図３に本実施例の作製工程の概要を示す。ま
ず基板３０１上に下地の酸化珪素膜３０２を２０００Å
の厚さに成膜した。そして、非晶質珪素膜をプラズマＣ
ＶＤ法によって５００Åの厚さに成膜した。そして、自
然酸化膜を取り除くためのフッ酸処理の後、薄い酸化膜
を２０Å程度の厚さに酸素雰囲気でのＵＶ光の照射によ
って成膜した。
【００２２】そして１０ｐｐｍのニッケルを含有した酢
酸塩溶液を塗布し、５分間保持し、スピナーを用いてス
ピンドライをおこなった。その後、窒素雰囲気中で５５
０℃、４時間の加熱によって、珪素膜を結晶化させた。
（図３（Ａ）） その後、塩酸系のエッチャントを用いて、結晶性珪素膜
３０３上に残存するニッケル含有層をエッチングし除去
した。この時、得られた結晶性珪素膜３０３を２００Å
程度残して、エッチングをおこなってもよい。
【００２３】そして、この結晶性珪素膜３０３上に非晶
質珪素膜をプラズマＣＶＤ法によって、４００Åに成膜
した。その後、再び加熱炉において、窒素雰囲気中で５
５０℃、４時間の加熱処理をおこなった。この結果、１
層目の結晶性珪素膜３０３上に２層目の結晶性珪素膜３
０４を得ることができた。（図３（Ｂ）） 次に、これら２層の結晶性珪素膜をパターニングして、
島状領域３０５を形成した。この島状領域３０５はＴＦ
Ｔの活性層を構成する。そして、ゲイト絶縁膜３０６と
して、厚さ２００〜１５００Å、ここでは１０００Åの
酸化珪素をプラズマＣＶＤ法によって形成した。
【００２４】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
リング法によって形成して、これをパターニングし、ゲ
イト電極３０７を形成した。次に基板をｐＨ≒７、１〜
３％の酒石酸のエチレングリコール溶液に浸し、白金を
陰極、このアルミニウムのゲイト電極３０７を陽極とし
て、陽極酸化をおこなった。陽極酸化は、最初一定電流
で２２０Ｖまで電圧を上げ、その状態で１時間保持して
終了させた。このようにして、厚さ１５００〜３５００
Å、例えば、２０００Åの陽極酸化物を形成した。（図
３（Ｃ））
【００２５】その後、イオンドーピング法によって、島
状珪素膜に、ゲイト電極部３０７をマスクとして自己整
合的に不純物（燐）を注入した。ドーピングガスとして
はフォスフィン（ＰＨ3 ）を用いた。この場合のドーズ
量は１×１０14〜５×１０17ｃｍ-2、加速電圧は１０〜
９０ｋＶ、例えば、ドーズ量を２×１０15ｃｍ-2、加速
電圧を８０ｋＶとした。この結果、Ｎ型不純物領域３０
８（ソース／ドレイン領域）が形成された。（図３
（Ｄ）） さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、ドーピングされた
不純物領域３０８の活性化をおこなった。レーザーのエ
ネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好ましく
は２５０〜３００ｍＪ／ｃｍ2 が適当であった。この工
程は熱アニールによっておこなってもよい。
【００２６】次に、層間絶縁膜３０９として、プラズマ
ＣＶＤ法によって酸化珪素膜３０９を厚さ３０００Åに
成膜した。このとき、原料ガスにＴＥＯＳと酸素を用い
た。（図３（Ｅ）） そして、層間絶縁膜３０９、ゲイト絶縁膜３０６のエッ
チングをおこない、ソース／ドレインにコンタクトホー
ルを形成した。その後、アルミニウム膜をスパッタ法に
よって形成し、パターニングしてソース／ドレイン電極
３１０を形成し、ＴＦＴを作製した。（図３（Ｆ）） ＴＦＴ形成後、不純物領域の活性化のために、さらに２
００〜４００℃で水素化処理をおこなってもよい。
【００２７】〔実施例４〕本実施例は、本発明の方法を
利用して作製した結晶性珪素膜を用いて、ＣＭＯＳ型の
ＴＦＴを得る例である。図４に本実施例の作製工程の概
要を示す。まず基板４０１上に下地の酸化珪素膜４０２
を３０００Åの厚さに成膜した。そして、非晶質珪素膜
をプラズマＣＶＤ法によって５００Åの厚さに成膜し
た。その後、非晶質珪素膜上にマスクとなる酸化珪素膜
を１２００Åの厚さに成膜した。そして、通常のフォト
リソパターニング工程によって、必要とするパターンに
酸化珪素膜をパーニングして、ニッケルが導入される開
孔部分を形成した。そして、薄い酸化膜を２０Å程度の
厚さに酸素雰囲気でのＵＶ光の照射によって成膜した。
【００２８】そして５０ｐｐｍのニッケルを含有した酢
酸塩溶液を塗布し、５分間保持し、スピナーを用いてス
ピンドライをおこなった。その後、窒素雰囲気中で５５
０℃、８時間の加熱によって、珪素膜を結晶化させた。
（図４（Ａ）） その後、結晶性珪素膜４０３上に残存するニッケル含有
層を塩素系のエッチャントで除去した。また、マスクと
して用いた酸化珪素膜をバッファフッ酸で除去した。こ
の時、得られた結晶性珪素膜４０３を２００Å程度残し
て、エッチングをおこなってもよい。そして、この結晶
性珪素膜４０３上に非晶質珪素膜をプラズマＣＶＤ法に
よって、３００Åに成膜した。その後、再び加熱炉にお
いて、窒素雰囲気中で５５０℃、８時間の加熱処理をお
こなった。この結果、１層目の結晶性珪素膜４０３上に
２層目の結晶性珪素膜４０４を得ることができた。（図
４（Ｂ））
【００２９】次に、結晶化した珪素膜をパターニングし
て、島状領域を形成した。この島状領域はＴＦＴの活性
層を構成する。そして、ゲイト絶縁膜４０５として、厚
さ２００〜１５００Å、ここでは１０００Åの酸化珪素
４０５をプラズマＣＶＤ法によって形成した。その後、
厚さ１０００Å〜３μｍ、例えば、５０００Åのアルミ
ニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ
％のＳｃを含む）膜をスパッタリング法によって形成し
て、これをパターニングし、ゲイト電極４０６、４０７
を形成した。次に基板をｐＨ≒７、１〜３％の酒石酸の
エチレングリコール溶液に浸し、白金を陰極、このアル
ミニウムのゲイト電極４０６、４０７を陽極として、陽
極酸化をおこなった。陽極酸化は、最初一定電流で２２
０Ｖまで電圧を上げ、その状態で１時間保持して終了さ
せた。このようにして、厚さ１５００〜３５００Å、例
えば、２０００Åの陽極酸化物を形成した。
【００３０】その後、イオンドーピング法によって、島
状珪素膜に、ゲイト電極４０６、４０７部をマスクとし
て自己整合的に不純物を注入した。ここでは、Ｎ型不純
物として燐を、Ｐ型不純物として硼素を用いた。まず、
全面に燐を注入した。この場合のドーズ量は１×１０14
〜５×１０17ｃｍ-2、加速電圧は１０〜９０ｋＶ、例え
ば、ドーズ量を１×１０15ｃｍ-2、加速電圧を８０ｋＶ
とした。この結果、Ｎ型不純物領域４０８、４０９が形
成された。（図４（Ｃ）） 次に、フォトレジスト４１０でＮチャネル型ＴＦＴの領
域を覆って硼素を注入した。この場合、ドーズ量はＮ型
不純物領域の数〜数十倍、ここでは、４×１０15ｃ
ｍ-2、加速電圧は６５ｋＶとした。この結果、Ｎ型不純
物領域４０９であったところが反転し、Ｐ型不純物領域
４１１が形成された。（図４（Ｄ））
【００３１】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物領域４０８、４１１の活性化をおこ
なった。レーザーのエネルギー密度は２００〜４００ｍ
Ｊ／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が
適当であった。この工程は熱アニールによっておこなっ
てもよい。次に、層間絶縁膜４１２として、プラズマＣ
ＶＤ法によって酸化珪素膜４１２を厚さ３０００Åに成
膜した。（図４（Ｅ）） そして、層間絶縁膜４１２、ゲイト絶縁膜４０５のエッ
チングをおこない、ソース／ドレインにコンタクトホー
ルを形成した。その後、アルミニウム膜をスパッタ法に
よって形成し、パターニングをおこないソース／ドレイ
ン電極４１３、４１４、４１５を形成した。以上のよう
な工程によってＣＭＯＳ型のＴＦＴを作製した。（図４
（Ｆ））
【００３２】
【効果】本発明のように、結晶性を有する珪素膜を２層
に分けて形成することにより、従来より低い温度で、不
純物の少ない結晶性珪素膜を作製することができる。こ
のようにして得られた結晶性珪素膜を用いて半導体装置
を作製することで、特性のよいデバイスを得ることがで
きる。
【図面の簡単な説明】
【図１】 実施例１の工程を示す。
【図２】 実施例２の工程を示す。
【図３】 実施例３の工程を示す。
【図４】 実施例４の工程を示す。
【符号の説明】
１０１・・・・基板 １０２・・・・下地酸化膜 １０３・・・・非晶質珪素膜 １０４・・・・ニッケル含有層 １０５・・・・ニッケルを微量含有する結晶性珪素膜 １０６・・・・ニッケルを含まない結晶性珪素膜 ３０５・・・・島状領域 ３０６・・・・ゲイト絶縁膜 ３０７・・・・ゲイト電極 ３０８・・・・Ｎ型不純物領域（ソース／ドレイン領
域） ３０９・・・・層間絶縁膜 ３１０・・・・ソース／ドレイン電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 結晶性を有する珪素膜を利用して活性層
    が絶縁表面を有する基板上に構成された半導体装置であ
    って、 前記活性層は、２層構造となっており、 前記２層構造の、１層目の結晶性を有する珪素膜は、微
    量のニッケル元素を含み、２層目の結晶性を有する珪素
    膜は、実質的にニッケル元素を含んでいないことを特徴
    とする半導体装置。
  2. 【請求項２】 結晶性を有する珪素膜を利用して活性層
    が絶縁表面を有する基板上に構成された半導体装置であ
    って、 前記活性層は、２層構造となっており、 前記２層構造の、２層目の結晶性を有する珪素膜は、ニ
    ッケル元素を微量含有し、結晶性を有する１層目の珪素
    膜における表面の結晶構造を、結晶成長の核として結晶
    化したことを特徴とする半導体装置。
  3. 【請求項３】 結晶性を有する珪素膜を利用して活性層
    が絶縁表面を有する基板上に構成された半導体装置であ
    って、 前記活性層は、２層構造となっており、 前記２層構造の、２層目の結晶性を有する珪素膜は、ニ
    ッケル元素を微量含有し、結晶性を有する１層目の珪素
    膜の結晶構造に反映した結晶構造を、有することを特徴
    とする半導体装置。
  4. 【請求項４】 １層目の非晶質珪素膜に接して、ニッケ
    ル元素を導入する第１の工程と、 加熱処理を施し、前記１層目の非晶質珪素膜を結晶化さ
    せる第２の工程と、 １層目の結晶化した珪素膜上に、２層目の非晶質珪素膜
    を形成する第３の工程と、 再び加熱処理を施し、前記２層目の非晶質珪素膜を結晶
    化させる第４の工程と、 を有する半導体装置作製方法。
  5. 【請求項５】 請求項４の第１の工程において、 選択的にニッケル元素を導入することを特徴とする半導
    体装置作製方法。
JP14856094A 1994-06-07 1994-06-07 半導体装置作製方法 Expired - Fee Related JP3540012B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14856094A JP3540012B2 (ja) 1994-06-07 1994-06-07 半導体装置作製方法
US08/922,381 US5773847A (en) 1994-06-07 1997-09-03 Semiconductor device having an active layer with separate layers where one of the layers acts as crystal nuclei for the other
US09/037,987 US6048780A (en) 1994-06-07 1998-03-11 Semiconductor device and manufacturing method for the same
JP2000182996A JP3540251B2 (ja) 1994-06-07 2000-06-19 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14856094A JP3540012B2 (ja) 1994-06-07 1994-06-07 半導体装置作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000183014A Division JP3287557B2 (ja) 1994-06-07 2000-06-19 半導体装置作製方法
JP2000182996A Division JP3540251B2 (ja) 1994-06-07 2000-06-19 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPH07335899A true JPH07335899A (ja) 1995-12-22
JP3540012B2 JP3540012B2 (ja) 2004-07-07

Family

ID=15455491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14856094A Expired - Fee Related JP3540012B2 (ja) 1994-06-07 1994-06-07 半導体装置作製方法

Country Status (2)

Country Link
US (2) US5773847A (ja)
JP (1) JP3540012B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489189B2 (en) 1996-01-23 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor thin film
KR101041147B1 (ko) * 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
JP2012526379A (ja) * 2009-05-22 2012-10-25 ノーコード株式会社 多結晶シリコン薄膜の製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100738659B1 (ko) 2006-04-11 2007-07-11 한국과학기술원 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3300400A1 (de) * 1982-01-06 1983-07-14 Canon K.K., Tokyo Halbleiterbauelement
US4871920A (en) * 1988-04-18 1989-10-03 General Electric Company High power wide band amplifier using optical techniques and impedance matching to source and load
JPH02222546A (ja) * 1989-02-23 1990-09-05 Nec Corp Ｍｏｓ型電界効果トランジスタの製造方法
JPH0824146B2 (ja) * 1989-10-19 1996-03-06 株式会社東芝 Ｍｏｓ型集積回路
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW278219B (ja) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
US5401982A (en) * 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489189B2 (en) 1996-01-23 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor thin film
US6991976B2 (en) 1996-01-23 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor thin film
US7553716B2 (en) 1996-01-23 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor thin film
JP2012526379A (ja) * 2009-05-22 2012-10-25 ノーコード株式会社 多結晶シリコン薄膜の製造方法
KR101041147B1 (ko) * 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
JP2011222933A (ja) * 2010-04-07 2011-11-04 Samsung Mobile Display Co Ltd 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device

Also Published As

Publication number Publication date
US5773847A (en) 1998-06-30
JP3540012B2 (ja) 2004-07-07
US6048780A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
JPH07335899A (ja) 半導体装置およびその作製方法
JP3378078B2 (ja) 半導体装置の作製方法
JP3431033B2 (ja) 半導体作製方法
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3464287B2 (ja) 半導体装置の作製方法
JPH07221017A (ja) 半導体装置およびその作製方法
JP3190517B2 (ja) 半導体の作製方法
JP2873669B2 (ja) 半導体装置およびその作製方法
JP2791635B2 (ja) 半導体装置およびその作製方法
JP3431034B2 (ja) 半導体装置の作製方法
JP3287557B2 (ja) 半導体装置作製方法
JP3540251B2 (ja) 薄膜トランジスタ
JP3287559B2 (ja) 半導体装置作製方法
JP3241667B2 (ja) 半導体装置および電気光学装置の作製方法
JP4684246B2 (ja) 半導体装置の作製方法
JPH07321335A (ja) 半導体装置の作成方法
JP3529586B2 (ja) 半導体装置の作製方法
JP3626102B2 (ja) 集積回路の作製方法
JP3529726B2 (ja) 半導体集積回路の作製方法
JP3939718B2 (ja) 集積回路の作製方法
JP3672850B2 (ja) 集積回路の作製方法
JP3672849B2 (ja) 集積回路の作製方法
JP2000138378A (ja) 絶縁ゲイト型電界効果半導体装置
JP2001053006A (ja) 半導体装置の作製方法
JP2003124119A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees