JP2011222933A - 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置 Download PDF

Info

Publication number
JP2011222933A
JP2011222933A JP2010164039A JP2010164039A JP2011222933A JP 2011222933 A JP2011222933 A JP 2011222933A JP 2010164039 A JP2010164039 A JP 2010164039A JP 2010164039 A JP2010164039 A JP 2010164039A JP 2011222933 A JP2011222933 A JP 2011222933A
Authority
JP
Japan
Prior art keywords
semiconductor layer
polycrystalline semiconductor
layer
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010164039A
Other languages
English (en)
Other versions
JP5230699B2 (ja
Inventor
rong-de Sun
榕 ▲徳▼ 孫
Ki-Yong Yi
基 龍 李
Jin-Xu Xu
晉 旭 徐
Myon-Jae Jeong
▲眠▼ 在 鄭
Byong-Soo Su
▲柄▼ 洙 蘇
Seung-Kyu Park
承 圭 朴
Kil-Won Lee
吉 遠 李
Yung-Mo Jeong
胤 謨 鄭
Pyong-Kun Park
▲柄▼ 建 朴
Dong-Hyon Yi
東 ▲眩▼ 李
Jong-Ryok Park
鐘 力 朴
Tak-Yong Yi
卓 泳 李
Jae-Fuan Jeong
在 ▲浣▼ 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011222933A publication Critical patent/JP2011222933A/ja
Application granted granted Critical
Publication of JP5230699B2 publication Critical patent/JP5230699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】金属触媒の拡散を利用してシリコン層を多結晶半導体層に形成しても、金属触媒の濃度差によって多結晶半導体層の半導体特性が低下することを最少化する薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置を提供する。
【解決手段】薄膜トランジスタは、基板上に位置する第１多結晶半導体層と、第１多結晶半導体層上に位置する第２多結晶半導体層と、第１多結晶半導体層と隣接して互いに所定の間隔で離隔している金属触媒とを含む。
【選択図】図３

Description

本発明は薄膜トランジスタに関し、より詳細には、多結晶半導体層を含む薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置に関する。
表示装置はイメージを表示する装置であって、最近、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）が注目されている。
有機発光表示装置は自体発光特性を有し、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）とは異なって別途の光源を必要としないため、厚さと重量を減らすことができる。また、有機発光表示装置は低い消費電力、高い輝度、および高い反応速度などの高品位特性を示す。
従来の有機発光表示装置は、各画素ごとに形成された薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）および薄膜トランジスタと連結した有機発光素子を含んでいた。
薄膜トランジスタは半導体層を含むが、最近、金属触媒の拡散を利用してシリコン層を多結晶半導体層に形成する技術が開発された。
しかしながら、金属触媒の拡散を利用してシリコン層を多結晶半導体層に形成する場合、金属触媒の拡散が終わる部分の金属触媒の濃度が他の部分に比べて高く、多結晶半導体層の半導体特性が低下するという問題点があった。
本発明の一実施形態は上述した問題点を解決するためのものであって、金属触媒の拡散を利用してシリコン層を多結晶半導体層に形成しても、金属触媒の濃度差によって多結晶半導体層の半導体特性が低下することを最少化する薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置を提供することを目的とする。
上述した技術的課題を達成するために、本発明の第１側面は、基板上に位置する第１多結晶半導体層と、第１多結晶半導体層上に位置する第２多結晶半導体層と、第１多結晶半導体層と隣接して互いに所定の間隔で離隔している金属触媒とを含む薄膜トランジスタを提供する。
第１多結晶半導体層および第２多結晶半導体層は金属触媒を介して結晶化されてもよい。
金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、および白金（Ｐｔ）のうちの１つ以上を含んでもよい。
第２多結晶半導体層は第１多結晶半導体層に比べて０．３〜３倍の厚さを有してもよい。
金属触媒は基板と第１多結晶半導体層の間に位置してもよい。
金属触媒は第１多結晶半導体層と第２多結晶半導体層の間に位置してもよい。
薄膜トランジスタは、第２多結晶半導体層上に位置するゲート電極と、第２多結晶半導体層にそれぞれ接続するソース電極およびドレイン電極とをさらに含んでもよい。
また、本発明の第２側面は、基板上に互いに所定の間隔で離隔するように金属触媒を噴霧する段階と、金属触媒を間において基板上に第１幅を有する第１シリコン層を形成する段階と、第１シリコン層を覆うように第１シリコン層上に第１幅よりも大きい第２幅を有する第２シリコン層を形成する段階と、第１シリコン層および第２シリコン層を加熱して第１シリコン層を第１多結晶半導体層に形成し、第２シリコン層を第２多結晶半導体層に形成する段階と、第１多結晶半導体層および第２多結晶半導体層が第１幅よりも小さい第３幅を有するように第１多結晶半分導体層および第２多結晶半導体層をパターニングする段階とを含む薄膜トランジスタの製造方法を提供する。
第１多結晶半導体層および第２多結晶半導体層をパターニングする段階は、第１多結晶半導体層の両端部が除去されるように実行してもよい。
第１多結晶半導体層および第２多結晶半導体層を形成する段階は、金属触媒が第１シリコン層および第２シリコン層内に拡散することによって実行してもよい。
金属触媒を噴霧する段階は、金属触媒が１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するように実行してもよい。
また、本発明の第３側面は、基板上に第１シリコン層を形成する段階と、第１シリコン層上に互いに所定の間隔で離隔するように金属触媒を噴霧する段階と、第１シリコン層が第１幅を有するように第１シリコン層をパターニングする段階と、金属触媒を間において第１シリコン層を覆うように第１シリコン層上に第１幅よりも大きい第２幅を有する第２シリコン層を形成する段階と、第１シリコン層および第２シリコン層を加熱して第１シリコン層を第１多結晶半導体層に形成し、第２シリコン層を第２多結晶半導体層に形成する段階と、第１多結晶半導体層および第２多結晶半導体層が第１幅よりも小さい第３幅を有するように第１多結晶半導体層および第２多結晶半導体層をパターニングする段階とを含む薄膜トランジスタの製造方法を提供する。
第１多結晶半導体層および第２多結晶半導体層をパターニングする段階は、第１多結晶半導体層の両端部が除去されるように実行してもよい。
第１多結晶半導体層および第２多結晶半導体層を形成する段階は、金属触媒が第１シリコン層および第２シリコン層内に拡散することによって実行してもよい。
金属触媒を噴霧する段階は、金属触媒が１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するように実行してもよい。
また、本発明の第４側面は、基板、基板上に位置する第１多結晶半導体層、第１多結晶半導体層上に位置する第２多結晶半導体層、および第１多結晶半導体層と隣接して互いに所定の間隔で離隔している金属触媒を含む薄膜トランジスタと、薄膜トランジスタと連結する第１電極、第１電極上に位置する有機発光層、および有機発光層上に位置する第２電極を含む有機発光素子とを含む有機発光表示装置を提供する。
第１多結晶半導体層および第２多結晶半導体層は金属触媒を介して結晶化されてもよい。
金属触媒は基板と第１多結晶半導体層の間に位置してもよい。
金属触媒は第１多結晶半導体層と第２多結晶半導体層の間に位置してもよい。
薄膜トランジスタは、第２多結晶半導体層上に位置するゲート電極と、第２多結晶半導体層にそれぞれ接続するソース電極およびドレイン電極とをさらに含み、第１電極はドレイン電極と接続してもよい。
上述した本発明の課題を解決するための手段の一実施形態のうちの１つによれば、有機発光層の駆動のために、薄膜でありながらも面積が大きい電極を介する駆動電源の電圧降下を最小化することができる表示装置が提供される。
本発明の第１実施形態に係る有機発光表示装置を示す平面図である。 図１の有機発光表示装置が有する画素回路を示す回路図である。 図１の有機発光表示装置を部分拡大して示す断面図である。 図３のＡ部分の拡大図である。 図３に示す第１および第２多結晶半導体層の深さに応じる金属触媒の濃度を示すグラフである。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第３実施形態に係る有機発光表示装置を部分拡大して示す断面図である。 図１４のＢ部分の拡大図である。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。 本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。
以下、添付の図面を参照しながら、本発明の多様な実施形態について本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。しかしながら、本発明は多様に相違した形態で具現されることができ、ここで説明する実施形態に限定されることはない。
本発明を明確に説明するために、説明上において不必要な部分は省略し、明細書全体に渡って同一または類似した構成要素については同一の参照符号を付与する。
また、多様な実施形態において、同一の構成を有する構成要素については同一の符号を用いて代表的に第１実施形態で説明し、その他の実施形態では第１実施形態とは異なる構成についてのみ説明する。
また、図面に示す各構成の大きさおよび厚さは説明の便宜のために任意で示したものであり、本発明が必ずしも図示されたものに限定されることはない。
図面において、多様な層および領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部層および領域の厚さを誇張するように示した。層、膜、領域、板などの部分が他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合だけではなく、その中間にさらに他の部分がある場合も含む。
また、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに包むことを意味する。また、明細書全体において「上に」というのは、対象部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準として上側に位置することを意味するものではない。
以下、図１〜５を参照しながら、本発明の第１実施形態に係る有機発光表示装置１０１を説明する。本発明の第１実施形態に係る表示装置は一例として有機発光表示装置を代表的に説明するが、本発明の他の実施形態に係る表示装置は薄膜トランジスタを含む液晶表示装置などの表示装置であってもよい。また、後述する第１多結晶半導体層および第２多結晶半導体層は薄膜トランジスタのアクティブ層を形成する。
図１は、本発明の第１実施形態に係る有機発光表示装置を示す平面図である。
図１に示すように、有機発光表示装置１０１は、表示領域ＤＡと非表示領域ＮＡに区分された基板１１１を含む。基板１１１の表示領域ＤＡには多数の画素領域ＰＥが形成されて画像を表示し、非表示領域ＮＡには１つ以上の駆動回路ＧＤ、ＤＤが形成される。ここで、画素領域ＰＥは、画像を表示する最小単位である画素が形成された領域を意味する。しかしながら、本発明の第１実施形態に係る有機発光表示装置において、必ずしも非表示領域ＮＡにすべての駆動回路ＧＤ、ＤＤが形成されなければならないものではなく、一部またはすべてが省略されてもよい。
図２は、図１の有機発光表示装置が有する画素回路を示す回路図である。
図２に示すように、本発明の第１実施形態に係る有機発光表示装置１０１は、１つの画素領域ＰＥごとに有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）７０と、２つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）１０、２０と、１つのキャパシタ（ｃａｐａｃｉｔｏｒ）８０とが配置された２Ｔｒ−１Ｃａｐ構造を有する。しかしながら、本発明の第１実施形態に係る有機発光表示装置がこれに限定されるものではない。したがって、有機発光表示装置は、１つの画素領域ＰＥごとに３つ以上の薄膜トランジスタと２つ以上のキャパシタが配置された構造を有してもよく、別途の配線がさらに形成されて多様な構造を有するように形成されてもよい。このように、追加で形成される薄膜トランジスタおよびキャパシタのうちの１つ以上は補償回路の構成となってもよい。
補償回路は、各画素領域ＰＥごとに形成された有機発光素子７０の均一性を向上させて表示品質に偏差が生じることを抑制する。一般的に、補償回路は２〜８つの薄膜トランジスタを含んでもよい。
また、基板１１１の非表示領域ＮＡ上に形成された駆動回路ＧＤ、ＤＤ（図１に示す）も追加の薄膜トランジスタを含んでもよい。
有機発光素子７０は、正孔注入電極であるアノード（ａｎｏｄｅ）電極と、電子注入電極であるカソード（ｃａｔｈｏｄｅ）電極と、アノード電極とカソード電極の間に配置された有機発光層とを含む。
具体的に、本発明の第１実施形態に係る有機発光表示装置１０１は、１つの画素領域ＰＥごとに第１薄膜トランジスタ１０と第２薄膜トランジスタ２０を含む。第１薄膜トランジスタ１０および第２薄膜トランジスタ２０はそれぞれ、ゲート電極と、第１多結晶半導体層と、第２多結晶半導体層と、ソース電極およびドレイン電極とを含む。
図２にはゲートラインＧＬ、データラインＤＬ、および共通電源ラインＶＤＤと共にキャパシタラインＣＬが示されているが、本発明の第１実施形態に係る有機発光表示装置が図２に示す構造に限定されるものではない。したがって、キャパシタラインＣＬは、場合によっては省略されてもよい。
データラインＤＬには第１薄膜トランジスタ１０のソース電極が連結し、ゲートラインＧＬには第１薄膜トランジスタ１０のゲート電極が連結する。また、第１薄膜トランジスタ１０のドレイン電極はキャパシタ８０を介してキャパシタラインＣＬに連結する。また、第１薄膜トランジスタ１０のドレイン電極とキャパシタ８０の間にノードが形成されて第２薄膜トランジスタ２０のゲート電極が連結する。さらに、第２薄膜トランジスタ２０のソース電極には共通電源ラインＶＤＤが連結し、ドレイン電極には有機発光素子７０のアノード電極が連結する。
第１薄膜トランジスタ１０は、発光させようとする画素領域ＰＥを選択するスイッチング素子として用いられる。第１薄膜トランジスタ１０が瞬間的にターンオンすればキャパシタ８０が蓄電され、このときに蓄電される電荷量はデータラインＤＬから印加される電圧の電位に比例する。また、第１薄膜トランジスタ１０がターンオフした状態でキャパシタラインＣＬに１フレーム周期で電圧が増加する信号が入力されれば、第２薄膜トランジスタ２０のゲート電位はキャパシタ８０に蓄電された電位を基準として印加される電圧のレベルがキャパシタラインＣＬを介して印加される電圧にしたがって上昇する。また、第２薄膜トランジスタ２０は、ゲート電位が閾値電圧を超過すればターンオンする。これにより、共通電源ラインＶＤＤに印加された電圧が第２薄膜トランジスタ２０を介して有機発光素子７０に印加され、有機発光素子７０は発光する。
このような画素領域ＰＥの構成は上述したものに限定されるものではなく、当該技術分野における従事者が容易に変形して実施することができる範囲内で多様な変形が可能である。
以下、図３および４を参照しながら、本発明の第１実施形態に係る有機発光表示装置１０１を第２薄膜トランジスタ２０およびキャパシタ８０の構造を中心として積層順にしたがって詳しく説明する。以下、第２薄膜トランジスタ２０を薄膜トランジスタとする。
図３は、図１の有機発光表示装置を部分拡大して示す断面図である。図４は、図３のＡ部分の拡大図である。
図３に示すように、基板１１１は、ガラス、石英、セラミック、およびプラスチックなどからなる絶縁性基板で形成されてもよい。しかしながら、本発明の第１実施形態に係る有機発光表示装置がこれに限定されるものではなく、基板１１１がステンレス鋼などからなる金属性基板で形成されてもよい。
基板１１１上にはバッファ層１２０が形成される。一例として、バッファ層１２０は、窒化ケイ素（ＳｉＮｘ）の単一膜または窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯｘ）が積層した多重膜構造で形成されてもよい。バッファ層１２０は不純元素または水分のように不必要な成分の浸透を防ぐと共に、表面を平坦化する役割を果たす。しかしながら、バッファ層１２０は必ずしも必要な構成ではなく、基板１１１の種類および工程条件によって省略されてもよい。
図３および図４に示すように、バッファ層１２０上には金属触媒１２５が位置している。
金属触媒１２５は、基板１１１と第１多結晶半導体層１３６の間であるバッファ層１２０と第１多結晶半導体層１３６の間に位置している。すなわち、金属触媒１２５は第１多結晶半導体層１３６と隣接している。金属触媒１２５は互いに所定の間隔で離隔している。金属触媒１２５は最も小さくは分子単位であり、バッファ層１２０上に位置する。金属触媒１２５は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、および白金（Ｐｔ）のうちの１つ以上を含む。このうちで好ましい金属触媒１２５はニッケル（Ｎｉ）であり、ニッケル（Ｎｉ）とシリコン（Ｓｉ）が結合したニッケルジシリサイド（ＮｉＳｉ２）はシリコンの結晶成長を効果的に促進させる。
金属触媒１２５を間においてバッファ層１２０上には第１多結晶半導体層１３６が位置し、第１多結晶半導体層１３６上には第２多結晶半導体層１３７が位置する。第１多結晶半導体層１３６は第２多結晶半導体層１３７に比べて０．３〜３倍の厚さを有する。より詳細には、第１多結晶半導体層１３６および第２多結晶半導体層１３７は１０ｎｍ〜２００ｎｍの厚さを有するが、この厚さ範囲内で第１多結晶半導体層１３６が第２多結晶半導体層１３７に比べて０．３〜３倍の厚さを有するようになる。特に、第１多結晶半導体層１３６および第２多結晶半導体層１３７の厚さが１０ｎｍ未満である場合、第１多結晶半導体層１３６および第２多結晶半導体層１３７それぞれの厚さ均一度の問題が発生することがあり、第１多結晶半導体層１３６および第２多結晶半導体層１３７の厚さが２００ｎｍを超過する場合、第２薄膜トランジスタ２０自体の厚さが増加して全体的な有機発光表示装置１０１の厚さが厚くなるという問題が発生することがある。
第１多結晶半導体層１３６および第２多結晶半導体層１３７は第３幅（Ｗ３）を有するが、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第３幅（Ｗ３）を有する理由については後述して説明する。
第１多結晶半導体層１３６および第２多結晶半導体層１３７はバッファ層１２０と第１多結晶半導体層１３６の間に位置する金属触媒１２５を介して結晶化しているが、このような金属触媒１２５を介して結晶化する方法は、非晶質シリコン層を相対的に低温で比較的に短時間で結晶化させることができる。一例として、ニッケル（Ｎｉ）を金属触媒１２５として用いて非晶質シリコン層が結晶化する過程を詳察してみれば、ニッケル（Ｎｉ）は非晶質シリコン層内に拡散し、非晶質シリコン層のシリコン（Ｓｉ）と結合してニッケルジシリサイド（ＮｉＳｉ２）となる。このニッケルジシリサイド（ＮｉＳｉ２）はシード（ｓｅｅｄ）となり、これを中心として非晶質シリコン層内に結晶が成長することにより、非晶質シリコン層から多結晶シリコン層、すなわち、多結晶半導体層として形成される。
金属触媒１２５を介して結晶化した第１多結晶半導体層１３６および第２多結晶半導体層１３７それぞれのグレインの大きさは数十μｍ水準であり、一般的な結晶化（一例として、レーザを用いた結晶化）工程によって形成された多結晶半導体層のグレインよりもさらに大きい。また、１つのグレインバウンダリ（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）内に多数のサブグレインバウンダリが存在し、これによってグレインバウンダリによって均一性の低下が最小化される。
また、金属触媒１２５が非晶質シリコン層下に配置する場合が、非晶質シリコン層上に配置する場合よりもグレインバウンダリ（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）が薄くなってグレイン耐欠陥（ｄｅｆｅｃｔ）がさらに減少するという利点があるが、本発明の第１実施形態に係る有機発光表示装置１０１は金属触媒１２５が第１多結晶半導体層１３６の下である基板１１１と第１多結晶半導体層１３６の間に位置することにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７それぞれを構成するグレインバウンダリが薄くなってグレイン内の欠陥がさらに減少し、第１多結晶半導体層１３６および第２多結晶半導体層１３７内の電子移動度が高いために有機発光表示装置１０１を構成する薄膜トランジスタ２０の半導体特性が向上する。これは、有機発光表示装置１０１の表示品質が向上する要因として作用する。
一方、金属触媒を介して結晶化した多結晶半導体層は、多結晶半導体層内に残存する金属成分によって高い漏洩電流を有したり、本発明の第１実施形態に係る有機発光表示装置１０１に含まれている薄膜トランジスタ２０は、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に相対的に金属成分が少なく残留して低い漏洩電流を有するようになる。
図５は、図３に示す第１および第２多結晶半導体層の深さに応じる金属の濃度を示すグラフである。
図５に示すように、第１多結晶半導体層１３６および第２多結晶半導体層１３７は、多結晶半導体層の深さに応じて低い金属濃度を有している。特に、第１多結晶半導体層１３６および第２多結晶半導体層１３７は１０ｎｍ〜２００ｎｍの厚さを有するが、第２多結晶半導体層１３７から第１多結晶半導体層１３６までは低い金属濃度を有する。第１多結晶半導体層１３６および第２多結晶半導体層１３７が低い金属濃度を有する理由については後述する薄膜トランジスタの製造方法において説明する。
第１多結晶半導体層１３６および第２多結晶半導体層１３７と離隔したバッファ層１２０上には第１キャパシタ電極１３８が位置する。すなわち、第１多結晶半導体層１３６および第２多結晶半導体層１３７と第１キャパシタ電極１３８は同じ層に形成される。
第１多結晶半導体層１３６、第２多結晶半導体層１３７、および第１キャパシタ電極１３８はそれぞれ不純物がドーピングされた多結晶シリコン層を含む。
具体的に、第１多結晶半導体層１３６および第２多結晶半導体層１３７は、チャネル領域ＣＡと、チャネル領域ＣＡの両側にそれぞれ形成されたソース領域ＳＡおよびドレイン領域ＤＡとに区分される。第１多結晶半導体層１３６および第２多結晶半導体層１３７のチャネル領域ＣＡは不純物がドーピングされない多結晶シリコン層である真性半導体（ｉｎｔｒｉｎｓｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であり、第１多結晶半導体層１３６および第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡは不純物がドーピングされた多結晶シリコン層の不純物半導体（ｉｍｐｕｒｉｔｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。また、第１キャパシタ電極１３８は、第１多結晶半導体層１３６および第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡと実質的に同じように不純物がドーピングされた多結晶シリコン層で形成される。すなわち、第１キャパシタ電極１３８は、第１多結晶半導体層１３６および第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡが形成されるときに共に形成される。
第１多結晶半導体層１３６および第２多結晶半導体層１３７と第１キャパシタ電極１３８上にはゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、および酸化ケイ素（ＳｉＯ２）のうちの１つ以上を含んで形成される。
ゲート絶縁膜１４０上にはゲート電極１５５と第２キャパシタ電極１５８が形成される。ゲート電極１５５と第２キャパシタ電極１５８は互いに同じ層に位置し、実質的に同じ金属物質で形成される。このとき、金属物質は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、およびタングステン（Ｗ）のうちの１つ以上を含む。一例として、ゲート電極１５５および第２キャパシタ電極１５８は、モリブデン（Ｍｏ）またはモリブデン（Ｍｏ）を含む合金で形成されてもよい。
ゲート電極１５５は、第１多結晶半導体層１３６および第２多結晶半導体層１３７のチャネル領域ＣＡと重なるように第２多結晶半導体層１３７上に位置する。ゲート電極１５５は、第１多結晶半導体層１３６および第２多結晶半導体層１３７を形成する過程において第１多結晶半導体層１３６および第２多結晶半導体層１３７のソース領域ＳＡとドレイン領域ＤＡに不純物をドーピングするとき、チャネル領域ＣＡには不純物がドーピングされることを遮断する役割を果たす。
第２キャパシタ電極１５８は第１キャパシタ電極１３８上に形成されるが、第２キャパシタ電極１５８がゲート電極１５５よりも薄く形成されることにより、不純物が第２キャパシタ電極１５８を通過して第１キャパシタ電極１３８にドーピングされる。このように、第２キャパシタ電極１５８がゲート絶縁膜１４０を間において第１キャパシタ電極１３８上に位置し、キャパシタ８０が完成する。このとき、ゲート絶縁膜１４０はキャパシタ８０の誘電体となる。
ゲート電極１５５および第２キャパシタ電極１５８上には層間絶縁膜１６０が形成される。層間絶縁膜１６０はゲート絶縁膜１４０と同様に、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、または酸化ケイ素（ＳｉＯｘ）などで形成されてもよいが、これに限定されるものではない。
層間絶縁膜１６０とゲート絶縁膜１４０は共に、第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡの一部をそれぞれ露出するソース接触ホール１６７とドレイン接触ホール１６６を有する。
層間絶縁膜１６０上にはソース接触ホール１６７およびドレイン電極ホール１６６を介して第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡとそれぞれ接触して互いに離隔したソース電極１７７およびドレイン電極１７６が形成される。これにより、本発明の第１実施形態に係る有機発光表示装置１０１に含まれる薄膜トランジスタ２０が形成される。
また、図に示してはいないが、層間絶縁膜１６０上にはソース電極１７７とドレイン電極１７６と同じ層に同じ素材で形成された追加のキャパシタ電極が配置されてもよい。このとき、追加のキャパシタは、第１キャパシタ電極１３８および第２キャパシタ電極１５８のうちの１つ以上の電極と重なるように形成されてもよい。このように追加のキャパシタ電極が配置される場合、キャパシタ８０はデュアル構造を有して蓄電容量をさらに向上させることができる。
層間絶縁膜１６０上にはソース電極１７７およびドレイン電極１７６を覆う平坦化膜１８０が形成される。平坦化膜１８０は、その上に形成される有機発光素子７０の発光効率を高めるために段差をなくして平坦化させる役割を果たす。さらに、平坦化膜１８０は、ドレイン電極１７６の一部を露出させるアノード接触ホール１８６を有する。
平坦化膜１８０は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｓｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ）ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ）ｒｅｓｉｎ）、およびベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）のうちの１つ以上の物質を含んで形成されてもよい。
平坦化膜１８０上には有機発光素子７０の第１電極７１０が位置する。ここで、第１電極７１０はアノード電極を意味する。第１電極７１０は平坦化膜１８０のアノード接触ホール１８６を介してドレイン電極１７６と連結する。
また、平坦化膜１８０上には第１電極７１０を露出する開口部１９５を有する画素定義膜１９０が形成される。すなわち、第１電極７１０は画素定義膜１９０の開口部１９５に対応するように配置される。画素定義膜１９０は、ポリアクリル系（ｐｏｌｙａｃｒｙｌａｔｅｓ）またはポリイミド系（ｐｏｌｙｉｍｉｄｅｓ）などの樹脂とシリカ系の無機物などを含んで生成されてもよい。
画素定義膜１９０の開口部１９５内において、第１電極７１０上には有機発光層７２０が形成され、画素定義膜１９０および有機発光層７２０上には第２電極７３０が形成される。ここで、第２電極７３０はカソード電極を意味する。
このように、第１電極７１０と、有機発光層７２０と、第２電極７３０とを含む有機発光素子７０が形成される。
有機発光素子７０が光を放出する方向にしたがい、有機発光表示装置１０１は、前面発光型、背面発光型、または両面発光型のうちのいずれか１つの構造を有してもよい。
有機発光表示装置１０１が前面発光型である場合、第１電極７１０は反射膜で形成され、第２電極７３０は半透過膜で形成される。反面、有機表示装置１０１が背面発光型である場合、第１電極７１０が半透過膜で形成され、第２電極７３０は反射膜で形成される。さらに、有機表示装置１０１が両面発光型である場合、第１電極７１０および第２電極７３０は透明膜または半透過膜で形成される。
反射膜および半透過膜は、マグネシウム（Ｍｇ）、銀（Ａｇ）、金（Ａｕ）、カルシウム（Ｃａ）、リチウム（Ｌｉ）、クロム（Ｃｒ）、およびアルミニウム（Ａｌ）のうちの１つ以上の金属またはこれらの合金を用いて形成される。このとき、反射膜と半透過膜は厚さで決定されてもよく、一般的に半透過膜は２００ｎｍ以下の厚さを有する。半透過膜は厚さが薄くなるほど光の透過率が高くなり、厚さが厚くなるほど光の透過率が低くなる。
透明膜は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ（酸化亜鉛）、またはＩｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）などの物質を用いて生成される。
また、有機発光層７２０は、発光層と、正孔注入層（ｈｏｌｅ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（ｈｏｌｅ−ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ、ＨＴＬ）、電子輸送層（ｅｌｅｃｔｒｏｎ−ｔｒａｎｓｐｏｒｔｉｏｎｇ ｌａｙｅｒ、ＥＴＬ）、および電子注入層（ｅｌｅｃｔｒｏｎ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＥＩＬ）のうちの１つ以上とを含む多重膜で形成される。有機発光層７２０がこれらすべてを含むとき、正孔注入層がアノード電極である第１電極７１０上に配置され、その上に正孔輸送層、発光層、電子輸送層、電子注入層が順に積層される。また、有機発光層７２０は、必要に応じて他の層をさらに含んでもよい。
以上のように、本発明の第１実施形態に係る有機発光表示装置１０１に含まれる薄膜トランジスタ２０は、薄膜トランジスタ２０を構成する第１多結晶半導体層１３６および第２多結晶半導体層１３７が金属触媒を介して結晶化することにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７の電子移動度が高いため、薄膜トランジスタ２０の半導体特性が向上する。これにより、薄膜トランジスタ２０を含む有機発光表示装置１０１は表示品質が向上する。
また、本発明の第１実施形態に係る有機発光表示装置１０１の薄膜トランジスタ２０は、第１多結晶半導体層１３６および第２多結晶半導体層１３７が金属触媒を介して結晶化したが、第１多結晶半導体層１３６および第２多結晶半導体層１３７内には相対的に金属成分が少なく残留するため、薄膜トランジスタ２０の半導体特性の低下が最小化する。これにより、薄膜トランジスタ２０を含む有機発光表示装置１０１は、表示品質の低下が最小化する。
以下、図６〜図１３を参照しながら、本発明の第２実施形態に係る薄膜トランジスタ２０の製造方法について説明する。
図６は、本発明の第２実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。図７〜図１３は、本発明の第２実施形態に係る薄膜トランジスタの製造方法を説明するための図である。
まず、図６および図７に示すように、基板１１１上に所定の間隔で離隔するように金属触媒１２５を噴霧する（Ｓ１１０）。
具体的に、絶縁性基板１１１上にバッファ層１２０を形成し、バッファ層１２０上に金属触媒１２５が所定の間隔で離隔するようにバッファ層１２０上に金属触媒１２５を噴霧する。金属触媒１２５はバッファ層１２０上に１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するようになる。金属触媒１２５は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、および白金（Ｐｔ）のうちの１つ以上を含み、金属触媒１２５として好ましくはニッケル（Ｎｉ）を用いてもよい。金属触媒１２５は最も小さくは分子単位であり、バッファ層１２０上に位置する。
次に、図７および図８に示すように、金属触媒１２５を間において基板１１１上に第１幅（Ｗ１）を有する第１シリコン層１３６１を形成する（Ｓ１２０）。
具体的に、金属触媒１２５を間において基板１１１上に第１シリコン層１３６１を形成し、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程などのＭＥＭＳ（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍｓ）技術を利用して第１シリコン層１３６１が第１幅（Ｗ１）を有するように第１シリコン層１３６１をパターニングする。第１シリコン層１３６１は非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）を含む。
次に、図９に示すように、第１シリコン層１３６１を覆うように第１シリコン層１３６１上に第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有する第２シリコン層１３７１を形成する（Ｓ１３０）。
具体的に、第１幅（Ｗ１）を有する第１シリコン層１３６１上に、第１シリコン層１３６１を覆うように第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有する第２シリコン層１３７１を形成する。第２シリコン層１３７１は非晶質シリコンを含む。
次に、図１０に示すように、第１シリコン層１３６１および第２シリコン層１３７１を加熱して第１シリコン層１３６１を第１多結晶半導体層１３６に形成し、第２シリコン層１３７１を第２多結晶半導体層１３７に形成する（Ｓ１４０）。
具体的に、第１シリコン層１３６１および第２シリコン層１３７１を６００℃〜７００℃で加熱（Ｈ）し、加熱（Ｈ）は１０分〜２０時間実行する。第１シリコン層１３６１および第２シリコン層１３７１を６００℃未満で加熱する場合、第１シリコン層１３６１および第２シリコン層１３７１の完全結晶化の可能性が低下し、第１シリコン層１３６１および第２シリコン層１３７１を７００℃を超過して加熱する場合、基板１１１が熱によって変更する可能性が発生する。第１シリコン層１３６１および第２シリコン層１３７１を加熱するようになれば、バッファ層１２０と第１シリコン層１３６１の間に位置する金属触媒１２５の拡散が発生する。金属触媒１２５の拡散は、図１０に示す矢印の方向にしたがい、基板１１１と第１シリコン層１３６１の間から第１シリコン層１３６１を経て第２シリコン層１３７１の両端部方向に実行される。金属触媒１２５としてニッケル（Ｎｉ）を用いる場合、金属触媒１２５が拡散しながら、金属触媒１２５のニッケル（Ｎｉ）と第１シリコン層１３６１および第２シリコン層１３７１のシリコン（Ｓｉ）が結合し、第１シリコン層１３６１および第２シリコン層１３７１内にニッケルジシリサイド（ＮｉＳｉ２）が形成される。第１シリコン層１３６１および第２シリコン層１３７１内に形成されたニッケルジシリサイド（ＮｉＳｉ２）はシード（ｓｅｅｄ）となり、このシードを中心として第１シリコン層１３６１および第２シリコン層１３７１内に結晶が成長することにより、第１シリコン層１３６１が第１多結晶半導体層１３６に形成され、第２シリコン層１３７１が第２多結晶半導体層１３７に形成される。
次に、図１１に示すように、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第１幅（Ｗ１）よりも小さい第３幅（Ｗ３）を有するように第１多結晶半導体層１３６および第２多結晶半導体層１３７をパターニングする（Ｓ１５０）。
具体的に、フォトリソグラフィ工程などのＭＥＭＳ工程を利用し、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第１多結晶半導体層１３６の第１幅（Ｗ１）よりも小さい第３幅（Ｗ３）を有するように第１多結晶半導体層１３６および第２多結晶半導体層１３７をパターニングする。第１多結晶半導体層１３６および第２多結晶半導体層１３７をパターニングするとき、第１多結晶半導体層１３６の両端部ＥＰが除去されるように実行するが、第１多結晶半導体層１３６の両端部ＥＰは第１多結晶半導体層１３６が最初に有する第１幅（Ｗ１）の０％超過〜５０％未満の幅を有する。すなわち、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第３幅（Ｗ３）を有するようにパターニングされることにより、第１多結晶半導体層１３６の端部ＥＰと第２多結晶半導体層１３７の間の界面が除去される。このように、第１多結晶半導体層１３６の端部ＥＰと第２多結晶半導体層１３７の間の界面が除去されるように第１多結晶半導体層１３６および第２多結晶半導体層１３７がパターニングされることにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属成分の残留量が相対的に少なくなる。その理由は、バッファ層１２０と第１シリコン層１３６１の間の金属触媒１２５が最初の位置から第１シリコン層１３６１を経て第２シリコン層１３７１の両端部方向に拡散するところにある。
より具体的に、金属触媒１２５が拡散しながら第１シリコン層１３６１を第１多結晶半導体層１３６に形成し、第２シリコン層１３７１を第２多結晶半導体層１３７に形成するとき、第１多結晶半導体層１３６の端部ＥＰと第２多結晶半導体層１３７の間の界面に金属触媒１２５の金属成分が残留するようになるが、第１多結晶半導体層１３６の端部ＥＰと第２多結晶半導体層１３７の間の界面が第１多結晶半導体層１３６および第２多結晶半導体層１３７のパターニングによって除去されるため、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属成分の残留量が相対的に少なくなる。
また、金属触媒１２５の拡散が終わる部分に金属成分の残留量が相対的に多くなるが、金属触媒１２５の拡散がバッファ層１２０と第１多結晶半導体層１３６の間から第１多結晶半導体層１３６を経て第２多結晶半導体層１３７の両端部方向に実行されるため、金属触媒１２５の拡散が終わる部分は第２多結晶半導体層１３７の両端部方向であるが、第１多結晶半導体層１３６の両端部が除去されるように第１多結晶半導体層１３６および第２多結晶半導体層１３７のパターニングが実行されるため、第２多結晶半導体層１３７の両端部も除去される。すなわち、多量の金属成分が残留している第２多結晶半導体層１３７の両端部が第１多結晶半導体層１３６および第２多結晶半導体層１３７のパターニングによって除去されることにより、相対的に金属成分の残留量が少ない第１多結晶半導体層１３６および第２多結晶半導体層１３７のみが残るようになり、これによって第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属成分の残留量が相対的に少なくなる。
次に、図１２および図１３に示すように、ゲート電極１５５と、ソース電極１７７およびドレイン電極１７６とを形成する。
具体的に、まず、図１２（ａ）に示すように第２多結晶半導体層１３７上にゲート絶縁膜１４０を形成した後、図１２（ｂ）に示すようにゲート絶縁膜１４０上にゲート金属膜１５５１を形成した後、図１２（ｃ）に示すようにゲート金属膜１５５１をフォトリソグラフィ工程などのＭＥＭＳ技術を利用してパターニングしてゲート電極１５５を形成する。
次に、図１３（ａ）に示すように、ゲート電極１５５をマスクとして用いて第１多結晶半導体層１３６および第２多結晶半導体層１３７に不純物をドーピングし、第１多結晶半導体層１３６および第２多結晶半導体層１３７にソース領域ＳＡ、チャネル領域ＣＡ、およびドレイン領域ＤＡを形成する。これにより、チャネル領域ＣＡに対応する第１多結晶半導体層１３６および第２多結晶半導体層１３７は真性半導体となり、ソース領域ＳＡおよびドレイン領域ＤＡに対応する第１多結晶半導体層１３６および第２多結晶半導体層１３７は不純物半導体となる。この後、図１３（ｂ）に示すように、ゲート電極１５５上に層間絶縁膜１６０を形成し、図１３（ｃ）に示すように、フォトリソグラフィ工程などのＭＥＭＳ技術を利用して層間絶縁膜１６０およびゲート絶縁膜１４０を共にパターニングし、第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡの一部をそれぞれ露出するソース接触ホール１６７およびドレイン接触ホール１６６を形成する。次に、層間絶縁膜１６０上にソース電極１７７およびドレイン電極１７６を形成し、このソース電極１７７およびドレイン電極１７６それぞれはソース接触ホール１６７およびドレイン接触ホール１６６を介して第２多結晶半導体層１３７のソース領域ＳＡおよびドレイン領域ＤＡと接触する。
以上のような工程によって本発明の第２実施形態に係る薄膜トランジスタ２０が製造され、この後、ソース電極１７７およびドレイン電極１７６上に平坦化膜１８０、（図３に示す）、第１電極７１０（図３に示す）、画素定義膜１９０（図３に示す）、有機発光層７２０（図３に示す）、および第２電極７３０を順に形成して有機発光表示装置を製造してもよい。
このように、本発明の第２実施形態に係る薄膜トランジスタ２０の製造方法は、金属触媒１２５が拡散する性質を利用して金属触媒１２５の金属成分が相対的に多く残留する第１多結晶半導体層１３６および第２多結晶半導体層１３７の一部分をパターニングして第３幅（Ｗ３）を有する第１多結晶半導体層１３６および第２多結晶半導体層１３７を形成することにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属成分が相対的に少なく残留する。すなわち、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属濃度が相対的に少なく、これによって薄膜トランジスタの半導体特性が低下することが最小化する。
以下、図１４および図１５を参照しながら、本発明の第３実施形態に係る有機発光表示装置１０２について説明する。
図１４は、本発明の第３実施形態に係る有機発光表示装置を部分拡大して示す断面図である。図１５は、図１４のＢ部分の拡大図である。
図１４および図１５に示すように、本発明の第３実施形態に係る有機発光表示装置１０２は、金属触媒１２５が第１多結晶半導体層１３６と隣接して第１多結晶半導体層１３６と第２多結晶半導体層１３７の間に位置している。
第１多結晶半導体層１３６および第２多結晶半導体層１３７は、第１多結晶半導体層１３６と第２多結晶半導体層１３７の間に位置する金属触媒１２５を介して結晶化する。
本発明の第２実施形態に係る有機発光表示装置１０２に含まれる薄膜トランジスタ２５は、第１多結晶半導体層１３６および第２多結晶半導体層１３７内の金属成分の残留を相対的に少なくし、低い漏洩電流を有するようになる。
以上のように、本発明の第２実施形態に係る有機発光表示装置１０２に含まれる薄膜トランジスタ２５は、薄膜トランジスタ２５を構成する第１多結晶半導体層１３６および第２多結晶半導体層１３７が金属触媒１２５を介して結晶化することにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７の電子移動度が高いため、薄膜トランジスタ２５の半導体特性が向上する。これにより、薄膜トランジスタ２５を含む有機発光表示装置１０２は表示品質が向上する。
また、本発明の第２実施形態に係る有機発光表示装置１０２の薄膜トランジスタ２５は、第１多結晶半導体層１３６および第２多結晶半導体層１３７が金属触媒を介して結晶化したが、第１多結晶半導体層１３６および第２多結晶半導体層１３７内には相対的に金属成分が少なく残留するため、薄膜トランジスタ２５の半導体特性の低下が最小化する。これにより、薄膜トランジスタ２５を含む有機発光表示装置１０２は、表示品質の低下が最小化する。
以下、図１６〜図２１を参照しながら、本発明の第４実施形態に係る薄膜トランジスタ２５の製造方法について説明する。
図１６は、本発明の第４実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。図１７〜図２１は、本発明の第４実施形態に係る薄膜トランジスタの製造方法を説明するための図である。
まず、図１６および図１７に示すように、基板１１１上に第１シリコン層１３６１を形成する（Ｓ２１０）。
具体的に、絶縁性基板１１１上にバッファ層１２０を形成し、バッファ層１２０上に非晶質シリコンを含む第１シリコン層１３６１を形成する。
次に、第１シリコン層１３６１上に所定の間隔で離隔するように金属触媒１２５を噴霧する（Ｓ２２０）。
具体的に、第１シリコン層１３６１上に金属触媒１２５が所定の間隔で離隔するように第１シリコン層１３６１上に金属触媒１２５を噴霧する。金属触媒１２５は第１シリコン層１３６１上に１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するようになる。金属触媒１２５は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、および白金（Ｐｔ）のうちの１つ以上を含み、金属触媒１２５として好ましくはニッケル（Ｎｉ）を用いてもよい。金属触媒１２５は最も小さくは分子単位であり、バッファ層１２０上に位置する。
次に、図１８に示すように、第１シリコン層１３６１を第１幅（Ｗ１）でパターニングする（Ｓ２３０）。
具体的に、金属触媒１２５が噴霧された第１シリコン層１３６１をフォトリソグラフィ工程などのＭＥＭＳ技術を利用して第１シリコン層１３６１が第１幅（Ｗ１）を有するように第１シリコン層１３６１をパターニングする。
次に、図１９に示すように、金属触媒１２５を間において第１シリコン層１３６１を覆うように第１シリコン層１３６１上に第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有する第２シリコン層１３７１を形成する（Ｓ２４０）。
具体的に、金属触媒１２５を間において第１幅（Ｗ１）を有する第１シリコン層１３６１上に、第１シリコン層１３６１を覆うように第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有する第２シリコン層１３７１を形成する。
次に、図２０に示すように、第１シリコン層１３６１および第２シリコン層１３７１を加熱して第１シリコン層１３６１を第１多結晶半導体層１３６に形成し、第２シリコン層１３７１を第２多結晶半導体層１３７に形成する（Ｓ２５０）。
具体的に、第１シリコン層１３６１および第２シリコン層１３７１を６００℃〜７００℃で加熱（Ｈ）し、加熱（Ｈ）は１０分〜２０時間実行する。第１シリコン層１３６１および第２シリコン層１３７１を６００℃未満で加熱する場合、第１シリコン層１３６１および第２シリコン層１３７１の完全結晶化の可能性が低下し、第１シリコン層１３６１および第２シリコン層１３７１を７００℃を超過して加熱する場合、基板１１１が熱によって変更する可能性が発生する。第１シリコン層１３６１および第２シリコン層１３７１を加熱するようになれば、第１シリコン層１３６１と第２シリコン層１３７１の間に位置する金属触媒１２５の拡散が発生する。金属触媒１２５の拡散は図２０に示す矢印の方向にしたがい、第１シリコン層１３６１と第２シリコン層１３７１の間から第１シリコン層１３６１を経て第２シリコン層１３７１の両端部方向に実行されると同時に、第１シリコン層１３６１と第２シリコン層１３７１の間から第２シリコン層１３７１の両端部方向に実行される。金属触媒１２５としてニッケル（Ｎｉ）を用いる場合、金属触媒１２５が拡散しながら、金属触媒１２５のニッケル（Ｎｉ）と第１シリコン層１３６１および第２シリコン層１３７１のシリコン（Ｓｉ）が結合し、第１シリコン層１３６１および第２シリコン層１３７１内にニッケルジシリサイド（ＮｉＳｉ２）が形成される。第１シリコン層１３６１および第２シリコン層１３７１内に形成されたニッケルジシリサイド（ＮｉＳｉ２）はシード（ｓｅｅｄ）となり、このシードを中心として第１シリコン層１３６１および第２シリコン層１３７１内に結晶が成長することにより、第１シリコン層１３６１が第１多結晶半導体層１３６に形成され、第２シリコン層１３７１が第２多結晶半導体層１３７に形成される。
次に、図２１に示すように、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第１幅（Ｗ１）よりも小さい第３幅（Ｗ３）を有するように第１多結晶半導体層１３６および第２多結晶半導体層１３７をパターニングする（Ｓ２６０）。
具体的に、フォトリソグラフィ工程などのＭＥＭＳ工程を利用し、第１多結晶半導体層１３６および第２多結晶半導体層１３７が第１多結晶半導体層１３６の第１幅（Ｗ１）よりも小さい第３幅（Ｗ３）を有するように第１多結晶半導体層１３６および第２多結晶半導体層１３７をパターニングする。第１多結晶半導体層１３６および第２多結晶半導体層１３７がパターニングされることにより、第１多結晶半導体層１３６の両端部ＥＰが除去されて第１多結晶半導体層１３６の端部ＥＰと第２多結晶半導体層１３７の間の界面が除去されると同時に、第２多結晶半導体層１３７の両端部も除去される。これにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属成分の残留量が相対的に少なくなる。
次に、ゲート電極と、ソース電極およびドレイン電極とを形成する（Ｓ２７０）。
以上のような工程によって本発明の第４実施形態に係る薄膜トランジスタ２５が製造され、ソース電極およびドレイン電極上に平坦化膜、第１電極、画素定義膜、有機発光層、および第２電極を順に形成して有機発光表示装置を製造してもよい。
このように、本発明の第４実施形態に係る薄膜トランジスタ２５の製造方法は、金属触媒１２５の拡散する性質を利用して金属触媒１２５の金属成分が相対的に多く残留する第１多結晶半導体層１３６および第２多結晶半導体層１３７の一部分をパターニングし、第３幅（Ｗ３）を有する第１多結晶半導体層１３６および第２多結晶半導体層１３７を形成することにより、第１多結晶半導体層１３６および第２多結晶半導体層１３７内の金属成分の残量が相対的に少なくなる。すなわち、第１多結晶半導体層１３６および第２多結晶半導体層１３７内に金属濃度が相対的に少なく、これによって薄膜トランジスタの半導体特性の低下が最小化する。
本発明を上述した記載にしたがって好ましい実施形態によって説明したが、本発明はこれに限定されるものではなく、添付した特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正および変形が可能であるということを発明が属する技術分野に従事する者は容易に理解することができる。
１２５：金属触媒
１３６：第１多結晶半導体層
１３７：第２多結晶半導体層
２０、２５：薄膜トランジスタ

Claims (21)

  1. 基板上に位置する第１多結晶半導体層；
    前記第１多結晶半導体層上に位置する第２多結晶半導体層；および
    前記第１多結晶半導体層と隣接して互いに所定の間隔で離隔している金属触媒；
    を含む薄膜トランジスタ。
  2. 前記第１多結晶半導体層および前記第２多結晶半導体層は前記金属触媒を介して結晶化する請求項１に記載の薄膜トランジスタ。
  3. 前記金属触媒は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、および白金（Ｐｔ）のうちの１つ以上を含む請求項２に記載の薄膜トランジスタ。
  4. 前記第２多結晶半導体層は前記第１多結晶半導体層に比べて０．３〜３倍の厚さを有する請求項２に記載の薄膜トランジスタ。
  5. 前記金属触媒は前記基板と前記第１多結晶半導体層の間に位置する請求項２に記載の薄膜トランジスタ。
  6. 前記金属触媒は前記第１多結晶半導体層と前記第２多結晶半導体層の間に位置する請求項２に記載の薄膜トランジスタ。
  7. 前記第２多結晶半導体層上に位置するゲート電極；および
    前記第２多結晶半導体層にそれぞれ接続するソース電極およびドレイン電極；
    をさらに含む請求項５または６に記載の薄膜トランジスタ。
  8. 基板上に互いに所定の間隔で離隔するように金属触媒を噴霧する段階；
    前記金属触媒を間において前記基板上に第１幅を有する第１シリコン層を形成する段階；
    前記第１シリコン層を覆うように前記第１シリコン層上に前記第１幅よりも大きい第２幅を有する第２シリコン層を形成する段階；
    前記第１シリコン層および前記第２シリコン層を加熱して前記第１シリコン層を第１多結晶半導体層に形成し、前記第２シリコン層を第２多結晶半導体層に形成する段階；および
    前記第１多結晶半導体層および前記第２多結晶半導体層が前記第１幅よりも小さい第３幅を有するように前記第１多結晶半導体層および前記第２多結晶半導体層をパターニングする段階；
    を含む薄膜トランジスタのアクティブ層の製造方法。
  9. 前記第１多結晶半導体層および前記第２多結晶半導体層をパターニングする段階は、前記第１多結晶半導体層の両端部が除去されるように実行される請求項８に記載の薄膜トランジスタのアクティブ層の製造方法。
  10. 前記第１多結晶半導体層および前記第２多結晶半導体層を形成する段階は、前記金属触媒が前記第１シリコン層および前記第２シリコン層内に拡散することによって実行される請求項８に記載の薄膜トランジスタのアクティブ層の製造方法。
  11. 前記金属触媒を噴霧する段階は、前記金属触媒が１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するように実行される請求項８に記載の薄膜トランジスタのアクティブ層の製造方法。
  12. 基板上に第１シリコン層を形成する段階；
    前記第１シリコン層上に互いに所定の間隔で離隔するように金属触媒を噴霧する段階；
    前記第１シリコン層が第１幅を有するように前記第１シリコン層をパターニングする段階；
    前記金属触媒を間において前記第１シリコン層を覆うように前記第１シリコン層上に前記第１幅よりも大きい第２幅を有する第２シリコン層を形成する段階；
    前記第１シリコン層および前記第２シリコン層を加熱して前記第１シリコン層を第１多結晶半導体層に形成し、前記第２シリコン層を第２多結晶半導体層に形成する段階；および
    前記第１多結晶半導体層および前記第２多結晶半導体層が前記第１幅よりも小さい第３幅を有するように前記第１多結晶半導体層および前記第２多結晶半導体層をパターニングする段階；
    を含む薄膜トランジスタのアクティブ層の製造方法。
  13. 前記第１多結晶半導体層および前記第２多結晶半導体層をパターニングする段階は、前記第１多結晶半導体層の両端部が除去されるように実行される請求項１２に記載の薄膜トランジスタのアクティブ層の製造方法。
  14. 前記第１多結晶半導体層および前記第２多結晶半導体層を形成する段階は、前記金属触媒が前記第１シリコン層および前記第２シリコン層内に拡散することによって実行される請求項１２に記載の薄膜トランジスタのアクティブ層の製造方法。
  15. 前記金属触媒を噴霧する段階は、前記金属触媒が１０１２／ｃｍ２〜１０１４／ｃｍ２の濃度で位置するように実行される請求項１２に記載の薄膜トランジスタのアクティブ層の製造方法。
  16. 基板；および
    前記基板上に位置する第１多結晶半導体層、前記第１多結晶半導体層上に位置する第２多結晶半導体層、および前記第１多結晶半導体層と隣接して互いに所定の間隔で離隔している金属触媒を含む薄膜トランジスタ
    を含む表示装置。
  17. 前記第１多結晶半導体層および前記第２多結晶半導体層は前記金属触媒を介して結晶化する請求項１６に記載の表示装置。
  18. 前記金属触媒は基板と前記第１多結晶半導体層の間に位置する請求項１７に記載の表示装置。
  19. 前記金属触媒は前記第１多結晶半導体層と前記第２多結晶半導体層の間に位置する請求項１７に記載の表示装置。
  20. 前記薄膜トランジスタと連結する第１電極、前記第１電極上に位置する有機発光層、および前記有機発光層上に位置する第２電極を含む有機発光素子をさらに含む請求項１８または１９に記載の表示装置。
  21. 前記薄膜トランジスタは前記第２多結晶半導体層上に位置するゲート電極、前記第２多結晶半導体層にそれぞれ接続するソース電極およびドレイン電極をさらに含み、
    前記第１電極は前記ドレイン電極と接続する請求項２０に記載の表示装置。
JP2010164039A 2010-04-07 2010-07-21 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置 Active JP5230699B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100031962A KR101041147B1 (ko) 2010-04-07 2010-04-07 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR10-2010-0031962 2010-04-07

Publications (2)

Publication Number Publication Date
JP2011222933A true JP2011222933A (ja) 2011-11-04
JP5230699B2 JP5230699B2 (ja) 2013-07-10

Family

ID=44405501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164039A Active JP5230699B2 (ja) 2010-04-07 2010-07-21 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置

Country Status (4)

Country Link
US (1) US9142405B2 (ja)
JP (1) JP5230699B2 (ja)
KR (1) KR101041147B1 (ja)
TW (1) TWI436484B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019058501A1 (ja) * 2017-09-22 2019-03-28 シャープ株式会社 表示デバイス、及び、表示デバイスの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101970540B1 (ko) * 2012-11-15 2019-08-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102227476B1 (ko) * 2014-06-23 2021-03-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20180064600A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
CN106531041B (zh) * 2016-12-29 2019-01-22 深圳市华星光电技术有限公司 Oled驱动薄膜晶体管的k值侦测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335899A (ja) * 1994-06-07 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002237453A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 結晶質半導体膜の作製方法
JP2003115457A (ja) * 2001-07-10 2003-04-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006324564A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US6815788B2 (en) * 2001-08-10 2004-11-09 Hitachi Cable Ltd. Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
US20080157065A1 (en) * 2004-08-03 2008-07-03 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
JP2006261632A (ja) 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
WO2006118293A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
KR100864884B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US8334536B2 (en) * 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
KR20080086114A (ko) * 2007-03-21 2008-09-25 엘지전자 주식회사 실리사이드 시드를 이용한 실리콘 박막, 이를 포함하는태양전지 및 그 제조방법
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101030031B1 (ko) * 2010-01-08 2011-04-20 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335899A (ja) * 1994-06-07 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002237453A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 結晶質半導体膜の作製方法
JP2003115457A (ja) * 2001-07-10 2003-04-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006324564A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019058501A1 (ja) * 2017-09-22 2019-03-28 シャープ株式会社 表示デバイス、及び、表示デバイスの製造方法
US10811488B2 (en) 2017-09-22 2020-10-20 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
KR101041147B1 (ko) 2011-06-13
TWI436484B (zh) 2014-05-01
US20110248276A1 (en) 2011-10-13
JP5230699B2 (ja) 2013-07-10
TW201135942A (en) 2011-10-16
US9142405B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
JP5230699B2 (ja) 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
US8441181B2 (en) Organic light emitting display and manufacturing method thereof
JP4943534B2 (ja) 有機発光表示装置及びその製造方法
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
JP5378584B2 (ja) 有機発光表示装置の製造方法
US8164096B2 (en) Organic light emitting diode flat panel display device having uniform electrical characteristics and method of manufacturing the same
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US8507914B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP2011081363A (ja) 有機発光表示装置及びその製造方法
KR101049799B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
TWI567993B (zh) 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置
KR101030031B1 (ko) 유기전계발광표시장치 및 그의 제조방법
US8633484B2 (en) Organic light emitting display and method of fabricating the same
US9224988B2 (en) Method for manufacturing display device
US9231038B2 (en) Thin film transistor array and EL display employing thereof
TWI495044B (zh) 有機發光二極體顯示器及製造其之方法
KR101041142B1 (ko) 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
JPWO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR100752371B1 (ko) 박막트랜지스터 및 그의 제조방법
JP2010157674A (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JPWO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250