JPH0732168B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0732168B2 JPH0732168B2 JP58123432A JP12343283A JPH0732168B2 JP H0732168 B2 JPH0732168 B2 JP H0732168B2 JP 58123432 A JP58123432 A JP 58123432A JP 12343283 A JP12343283 A JP 12343283A JP H0732168 B2 JPH0732168 B2 JP H0732168B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- paste
- resin
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係わり、特に半導体素
子をリードフレームに固着するためのマウント用樹脂を
加熱硬化させる半導体装置の製造方法に関する。
子をリードフレームに固着するためのマウント用樹脂を
加熱硬化させる半導体装置の製造方法に関する。
従来、半導体製造工程中半導体素子をリードフレームに
固着(マウント)する際マウント用樹脂(以下、「ペー
スト」と称す。)が用いられ、このペーストを加熱硬化
して固着するのが一般的である。
固着(マウント)する際マウント用樹脂(以下、「ペー
スト」と称す。)が用いられ、このペーストを加熱硬化
して固着するのが一般的である。
ペーストを加熱硬化させるにあたっては、温度は約160
℃〜200℃のオーブン中に1〜2時間放置することによ
ってペーストを加熱硬化させる方法の技術が知られてい
る。しかし、オーブンによるペーストの加熱硬化では少
量ずつの繰り返しによるバッチ処理によらなければなら
ず、また加熱硬化時間が長いことから工程の短縮化や合
理化が難しかった。そこで、第1図に示すような1つの
加熱体1をその長手方向に内接した熱板2を200℃〜300
℃程度に加熱し、この熱板2上にペースト3が塗布され
てその上に半導体素子4が載置されたリードフレーム5
を数分間放置し、短時間でペースト3を加熱硬化させる
方法が考えられる。
℃〜200℃のオーブン中に1〜2時間放置することによ
ってペーストを加熱硬化させる方法の技術が知られてい
る。しかし、オーブンによるペーストの加熱硬化では少
量ずつの繰り返しによるバッチ処理によらなければなら
ず、また加熱硬化時間が長いことから工程の短縮化や合
理化が難しかった。そこで、第1図に示すような1つの
加熱体1をその長手方向に内接した熱板2を200℃〜300
℃程度に加熱し、この熱板2上にペースト3が塗布され
てその上に半導体素子4が載置されたリードフレーム5
を数分間放置し、短時間でペースト3を加熱硬化させる
方法が考えられる。
しかしながら、上記方法はペーストを高温度で急速に加
熱硬化させることになる。このため、第2図に示すよう
に、150℃〜300℃の温度で急速に加熱した場合、ペース
ト3中の溶剤成分が気化して完全にペースト3表面から
抜けきらないうちにペースト3表面の硬化が始まること
により、ペースト3中で空隙部6を生じさせてしまう。
この空隙部6は半導体素子4とリードフレーム5との接
着力の低下、バラツキの原因となる。また、第3図に示
すように外囲器として半導体素子4をモールド樹脂7で
封止した場合にモールド樹脂7の硬化時の応力(矢印)
が半導体素子4に加わり空隙部6の生じているペースト
3ではその応力を支えきれずに半導体素子を破壊させる
という難点がある。
熱硬化させることになる。このため、第2図に示すよう
に、150℃〜300℃の温度で急速に加熱した場合、ペース
ト3中の溶剤成分が気化して完全にペースト3表面から
抜けきらないうちにペースト3表面の硬化が始まること
により、ペースト3中で空隙部6を生じさせてしまう。
この空隙部6は半導体素子4とリードフレーム5との接
着力の低下、バラツキの原因となる。また、第3図に示
すように外囲器として半導体素子4をモールド樹脂7で
封止した場合にモールド樹脂7の硬化時の応力(矢印)
が半導体素子4に加わり空隙部6の生じているペースト
3ではその応力を支えきれずに半導体素子を破壊させる
という難点がある。
本発明は上記従来の難点に鑑みなされたもので、半導体
素子をリードフレーム等に固着するためのマウント用樹
脂を加熱硬化させるにあたり、徐々に温度が高くなるマ
ウント用樹脂加熱硬化帯域を移動させて加熱することに
より、マウント用樹脂に空隙部を生じさせずに短時間で
加熱硬化させる半導体装置の製造方法を提供せんとする
ものである。
素子をリードフレーム等に固着するためのマウント用樹
脂を加熱硬化させるにあたり、徐々に温度が高くなるマ
ウント用樹脂加熱硬化帯域を移動させて加熱することに
より、マウント用樹脂に空隙部を生じさせずに短時間で
加熱硬化させる半導体装置の製造方法を提供せんとする
ものである。
本発明は、半導体素子をリードフレーム等にマウント用
樹脂を介して載置した後、リードフレームの移動方向に
沿って、100℃より直線的に上昇する温度勾配を設けた
マウント用樹脂加熱硬化帯域の低温側より高温側に前記
リードフレーム等を連続的に移動させ、前記マウント用
樹脂を加熱硬化させて半導体素子をリードフレーム等に
固着してなる半導体装置の製造方法である。
樹脂を介して載置した後、リードフレームの移動方向に
沿って、100℃より直線的に上昇する温度勾配を設けた
マウント用樹脂加熱硬化帯域の低温側より高温側に前記
リードフレーム等を連続的に移動させ、前記マウント用
樹脂を加熱硬化させて半導体素子をリードフレーム等に
固着してなる半導体装置の製造方法である。
以下、本発明の好ましい実施例を図面により説明する。
本発明の半導体装置の製造方法による装置の概略を第4
図に示す。第4図において、マウント用樹脂加熱硬化帯
域10にそれぞれ所定温度に設定された5つの加熱体11
a、11b、11c、11d、11eが順次設けられている。この帯
域10を、半導体素子12がペースト13より固着されるリー
ドフレーム14を矢印方向に移動させて加熱するものであ
る。本願実施例ではペースト13の加熱硬化温度を100℃
〜300℃に定め、第5図に示すような、各加熱体11a〜11
eの設定温度を50℃毎に徐々に高く設定する。即ち11aは
100℃、11bは150℃、11cは200℃、11dは250℃、11eは30
0℃に設定する。このように隣接する加熱体の温度差が5
0℃程度であると、マウント用樹脂加熱硬化帯域10にお
けるリードフレームの移動方向の温度勾配が第5図に示
すようにリニア的になる。そして、前記リードフレーム
14をマウント用樹脂加熱硬化帯域10上において約3分間
で連続的に(定速で)移動させることによって、ペース
ト13において空隙部のない加熱硬化を行うことができる
ものである。
図に示す。第4図において、マウント用樹脂加熱硬化帯
域10にそれぞれ所定温度に設定された5つの加熱体11
a、11b、11c、11d、11eが順次設けられている。この帯
域10を、半導体素子12がペースト13より固着されるリー
ドフレーム14を矢印方向に移動させて加熱するものであ
る。本願実施例ではペースト13の加熱硬化温度を100℃
〜300℃に定め、第5図に示すような、各加熱体11a〜11
eの設定温度を50℃毎に徐々に高く設定する。即ち11aは
100℃、11bは150℃、11cは200℃、11dは250℃、11eは30
0℃に設定する。このように隣接する加熱体の温度差が5
0℃程度であると、マウント用樹脂加熱硬化帯域10にお
けるリードフレームの移動方向の温度勾配が第5図に示
すようにリニア的になる。そして、前記リードフレーム
14をマウント用樹脂加熱硬化帯域10上において約3分間
で連続的に(定速で)移動させることによって、ペース
ト13において空隙部のない加熱硬化を行うことができる
ものである。
以上、上記実施例からも明らかなように本発明によれ
ば、半導体素子をリードフレームにマウント用樹脂を介
して載置したのち、100℃からリニア的に上昇する温度
勾配をもつマウント用樹脂加熱硬化帯域の低温側より高
温側にリードフレームを連続的に移動させる。これによ
り、 (1)マウント用樹脂中の溶剤成分の気化は、半導体素
子の重みにろい助長されて、半導体素子とリードフレー
ム間の側方より外部に、短時間に完全にぬける。
ば、半導体素子をリードフレームにマウント用樹脂を介
して載置したのち、100℃からリニア的に上昇する温度
勾配をもつマウント用樹脂加熱硬化帯域の低温側より高
温側にリードフレームを連続的に移動させる。これによ
り、 (1)マウント用樹脂中の溶剤成分の気化は、半導体素
子の重みにろい助長されて、半導体素子とリードフレー
ム間の側方より外部に、短時間に完全にぬける。
(2)マウント用樹脂中の溶剤成分の気化は100℃〜150
℃の付近で起こる。そのため、気化温度付近では急激な
温度変化が起こらないことが必要であるが、本発明では
100℃〜150℃においてリニアな温度勾配となっているた
め、マウント樹脂中にボイドが発生することを抑えるこ
とができる。
℃の付近で起こる。そのため、気化温度付近では急激な
温度変化が起こらないことが必要であるが、本発明では
100℃〜150℃においてリニアな温度勾配となっているた
め、マウント樹脂中にボイドが発生することを抑えるこ
とができる。
(3)リードフレームを連続的に、即ち定速的に移動さ
せるため、マウント用樹脂が急激に加熱されることがな
く、マウント樹脂中にボイドが発生しない。
せるため、マウント用樹脂が急激に加熱されることがな
く、マウント樹脂中にボイドが発生しない。
従って、マウント用樹脂に空隙部を生じさせることがな
く、半導体素子の接着強度を向上、安定させることがで
き、モールド樹脂封止での素子破壊を防止することがで
きる。また、このことにより、製造工程の装置構造を簡
便化、小型化することができる。
く、半導体素子の接着強度を向上、安定させることがで
き、モールド樹脂封止での素子破壊を防止することがで
きる。また、このことにより、製造工程の装置構造を簡
便化、小型化することができる。
第1図は従来における半導体の熱板上での加熱方法を示
した概略図、第2図は従来におけるペーストが加熱硬化
した場合を示した説明図、第3図は第2図の状態におい
てモールドした場合の素子の状態を示した概略図、第4
図は本発明における半導体装置の加熱方法を示した説明
図、第5図は第4図における加熱体の温度分布を示した
グラフである。 1、11a、11b、11c、11d、11c…加熱体 2…熱板 3、13…マウント用樹脂(ペースト) 4、12…半導体素子 5、14…リードフレーム 10…マウント樹脂加熱硬化帯域
した概略図、第2図は従来におけるペーストが加熱硬化
した場合を示した説明図、第3図は第2図の状態におい
てモールドした場合の素子の状態を示した概略図、第4
図は本発明における半導体装置の加熱方法を示した説明
図、第5図は第4図における加熱体の温度分布を示した
グラフである。 1、11a、11b、11c、11d、11c…加熱体 2…熱板 3、13…マウント用樹脂(ペースト) 4、12…半導体素子 5、14…リードフレーム 10…マウント樹脂加熱硬化帯域
Claims (1)
- 【請求項1】半導体素子をリードフレーム等にマウント
用樹脂を介して載置した後、リードフレームの移動方向
に沿って、100℃より直線的に上昇する温度勾配を設け
たマウント用樹脂加熱硬化帯域の低温側より高温側に前
記リードフレームを連続的に移動させ、前記マウント用
樹脂を加熱硬化させて半導体素子をリードフレーム等に
固着してなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58123432A JPH0732168B2 (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58123432A JPH0732168B2 (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6016430A JPS6016430A (ja) | 1985-01-28 |
JPH0732168B2 true JPH0732168B2 (ja) | 1995-04-10 |
Family
ID=14860421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58123432A Expired - Lifetime JPH0732168B2 (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732168B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0510357Y2 (ja) * | 1985-08-17 | 1993-03-15 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55165642A (en) * | 1979-06-11 | 1980-12-24 | Hitachi Ltd | Method of assembling semiconductor device |
JPS56161340U (ja) * | 1980-04-28 | 1981-12-01 | ||
JPS59208734A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | ペレツトボンデイング装置 |
JPS59229825A (ja) * | 1983-05-27 | 1984-12-24 | Rohm Co Ltd | 半導体ペレツトのダイボンデング装置 |
-
1983
- 1983-07-08 JP JP58123432A patent/JPH0732168B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6016430A (ja) | 1985-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070095280A1 (en) | Method and apparatus for attaching a workpiece to a workpiece support | |
JP2676828B2 (ja) | 混成集積回路装置の製造方法 | |
KR100491868B1 (ko) | 실리콘 고무의 경화방법 및 경화장치 | |
JPH0732168B2 (ja) | 半導体装置の製造方法 | |
US2888736A (en) | Transistor packages | |
JPS59181025A (ja) | 半導体装置 | |
EP0602662A1 (en) | Hollow plastic molded package for semiconductor device and process for manufacturing same | |
JPS59143335A (ja) | 半導体装置の製造方法 | |
JP2803256B2 (ja) | 電子部品の外装方法 | |
JPS6057638A (ja) | 半導体装置の製造装置 | |
JPS59158531A (ja) | 半導体素子の表面安定化法 | |
JP2000183081A (ja) | 半導体装置の製造方法および製造装置 | |
JPS60224510A (ja) | 加熱硬化型樹脂の硬化方法 | |
JPH0337987B2 (ja) | ||
JPS58147036A (ja) | 半導体装置の製造方法 | |
JPS62214578A (ja) | 磁気バブルメモリ素子の作製方法 | |
JPS5863134A (ja) | レジスト硬化方法及びその装置 | |
JPS59931A (ja) | 半導体素子のマウント方法 | |
JPH03212959A (ja) | モールドパッケージ型ハイブリッドic | |
JPS5445701A (en) | Method for manufacturing stator of flat-type motor | |
JPS6437075A (en) | Circuit board | |
JPH08148612A (ja) | 半導体装置およびその製造方法 | |
JPS60100436A (ja) | 半導体基板の絶縁被膜処理方法 | |
JPH02155245A (ja) | 電子部品の製造方法 | |
JPS6025239A (ja) | 電子部品の樹脂モ−ルド方法 |