JPS58147036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58147036A JPS58147036A JP2881182A JP2881182A JPS58147036A JP S58147036 A JPS58147036 A JP S58147036A JP 2881182 A JP2881182 A JP 2881182A JP 2881182 A JP2881182 A JP 2881182A JP S58147036 A JPS58147036 A JP S58147036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal case
- adhesive sheet
- manufacturing
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は金属ケースに半導体素子を収容し、かつ絶縁性
樹脂を充填、硬化した半導体装置の製造方法に関する。
樹脂を充填、硬化した半導体装置の製造方法に関する。
この種の半導体装置としては特公昭５４−１２３８６号
によし既に公知である。しかし、従来のこの種半導体装
置の製造方法は、金属ケース内の底面に固定したセラミ
ック基板など絶縁板上に、電極リードを取り付は九半導
体素子ｔ−特に接着せずに収容し九のち、絶縁性樹脂を
充填、加熱硬化する方法で製造されていた。
によし既に公知である。しかし、従来のこの種半導体装
置の製造方法は、金属ケース内の底面に固定したセラミ
ック基板など絶縁板上に、電極リードを取り付は九半導
体素子ｔ−特に接着せずに収容し九のち、絶縁性樹脂を
充填、加熱硬化する方法で製造されていた。
そのため、特に絶縁性樹脂の充填、及び硬化工程に移る
過程あるいは核工程中に半導体素子が位置ずれを起し、
位置ずれによる不良品が発生しやすい欠点゛を有してい
た。
過程あるいは核工程中に半導体素子が位置ずれを起し、
位置ずれによる不良品が発生しやすい欠点゛を有してい
た。
本発明の目的は、金属ケース内での半（体素子の位置ず
れを防止した半導体装置Ｏ１＆造方法を提供することに
ある。
れを防止した半導体装置Ｏ１＆造方法を提供することに
ある。
本発明は、電極リードを取付は大半導体素子を金属ケー
スに収容し、かつ絶縁性樹脂を充填、硬化する半導体装
置の製造方法において、半導体素子ｔ−接着シート？介
して金属ケースに接着、固定するようにして収容するこ
とを特徴とする番本発明によれば、絶縁性樹脂を充填、
硬化するに先立って、半導体素子は接着シートにより金
属ケースに接着、固定するため、絶縁性樹脂の充填、硬
化工程に移る過穆あるいは該工程中に半導体素子が位置
ずれを起すことがない。
スに収容し、かつ絶縁性樹脂を充填、硬化する半導体装
置の製造方法において、半導体素子ｔ−接着シート？介
して金属ケースに接着、固定するようにして収容するこ
とを特徴とする番本発明によれば、絶縁性樹脂を充填、
硬化するに先立って、半導体素子は接着シートにより金
属ケースに接着、固定するため、絶縁性樹脂の充填、硬
化工程に移る過穆あるいは該工程中に半導体素子が位置
ずれを起すことがない。
本発明で用いる接着シートとしては例えば感圧性あるい
は感熱性の接着シートが用いられる。４１に好ましいの
は熱硬化性樹脂のような耐熱性のすぐれ九樹脂を含む接
着シートである０例えばマイカシート、ガラスクロスな
どの基材にエポキシ樹脂などを含浸し友もの、あるいは
それは半硬化した、所鎮、プリプレグシートなどである
。ｔた、ポリアミド酸フィルムやポリアミドイミドフィ
ルなども有用である。未硬化熱硬化性樹脂シート、ポリ
アミド酸フィルムを用いる場合は、半導体素子め接着に
当っては、少なくとも樹脂を半硬化することによって達
成される。勿論、実質的に完全に硬化することにより、
より確実な接着を行うことができる。また、プリプレグ
シートやポリアミドイミドフィルを用いる場合も同様で
ある。
は感熱性の接着シートが用いられる。４１に好ましいの
は熱硬化性樹脂のような耐熱性のすぐれ九樹脂を含む接
着シートである０例えばマイカシート、ガラスクロスな
どの基材にエポキシ樹脂などを含浸し友もの、あるいは
それは半硬化した、所鎮、プリプレグシートなどである
。ｔた、ポリアミド酸フィルムやポリアミドイミドフィ
ルなども有用である。未硬化熱硬化性樹脂シート、ポリ
アミド酸フィルムを用いる場合は、半導体素子め接着に
当っては、少なくとも樹脂を半硬化することによって達
成される。勿論、実質的に完全に硬化することにより、
より確実な接着を行うことができる。また、プリプレグ
シートやポリアミドイミドフィルを用いる場合も同様で
ある。
次に本発明を実施の態様を図面により説明する・嬉１図
、及び第２図は本発明に基ずいて製造し大半導体装置の
断面図である。
、及び第２図は本発明に基ずいて製造し大半導体装置の
断面図である。
第１図により本発明による半導体装置の製造法を説明す
る。本発明の特徴は、金属ケースｌ内の底部に、あらか
じめ半導体素子の位置ずれの許容範囲以内で金属ケース
１内の底部より若干小さめに打ち抜いた（ｔｆｉは切断
した）接着シート２を圧着させた後、該シート２上に電
極リード３を取り付けた半導体素子４（以下、単に半導
体素子と略記する。）を収容、圧着して固定し、絶縁性
樹脂５ｔ−充填、硬化することにある。
る。本発明の特徴は、金属ケースｌ内の底部に、あらか
じめ半導体素子の位置ずれの許容範囲以内で金属ケース
１内の底部より若干小さめに打ち抜いた（ｔｆｉは切断
した）接着シート２を圧着させた後、該シート２上に電
極リード３を取り付けた半導体素子４（以下、単に半導
体素子と略記する。）を収容、圧着して固定し、絶縁性
樹脂５ｔ−充填、硬化することにある。
第２図は、接着性シート２を電極リード３と半導体素子
４０寸法と形状に合せてあらかじめ皿状に成形したもの
を用いた例であり、この場合には電極リード３を取９付
は大半導体素子４を収容する際の位置決めを容易に行う
ことができ、かつ収容後の位置ずれ會防止する効果を具
備している。
４０寸法と形状に合せてあらかじめ皿状に成形したもの
を用いた例であり、この場合には電極リード３を取９付
は大半導体素子４を収容する際の位置決めを容易に行う
ことができ、かつ収容後の位置ずれ會防止する効果を具
備している。
本Ａｌｌにおいて、特に好まし一方法は接着性シートと
して熱硬化性樹脂プリプレグシートを用い、これ會金属
ケース１内に置き、その上に半導体素子４を収容し、金
属ケースｉｔ加熱して接着、固定し、その後絶縁性樹脂
Ｓを充填、硬化する方法である。
して熱硬化性樹脂プリプレグシートを用い、これ會金属
ケース１内に置き、その上に半導体素子４を収容し、金
属ケースｉｔ加熱して接着、固定し、その後絶縁性樹脂
Ｓを充填、硬化する方法である。
接着性シート２の厚さは、電極リード゛ａｔｔ。
付けた半導体素子４と金属ケース１との間に必要な絶縁
耐力に応じて任意に選定することができる。
耐力に応じて任意に選定することができる。
また、その大きさも、ケース内での移動が少なくなるよ
うな大きさ、即ち位置ずれの許容範囲以下となるような
大きさとするのが好ましい。
うな大きさ、即ち位置ずれの許容範囲以下となるような
大きさとするのが好ましい。
充填する絶縁性樹脂５としては、シリカ、ガラス、溶融
石英ガラス、マイカ、クレイ、ジルコン、フェライト、
タルクなどの粉末を添加したポリエステル１脂、エポキ
シ樹脂、を九はシリコーン樹脂などを用いることが出来
る。
石英ガラス、マイカ、クレイ、ジルコン、フェライト、
タルクなどの粉末を添加したポリエステル１脂、エポキ
シ樹脂、を九はシリコーン樹脂などを用いることが出来
る。
以上で述べたように本発明によれば、従来製造法の欠点
であった金属ケース内での半導体素子の位置ずれ會起さ
ずに半導体装置の製造が可能になり、位置ずれによる不
良発生がなくなる他、絶縁性樹脂充填直前に位置ずれの
チェック、修正を行なう必要がなくなり、生産性を大巾
に向上できる。
であった金属ケース内での半導体素子の位置ずれ會起さ
ずに半導体装置の製造が可能になり、位置ずれによる不
良発生がなくなる他、絶縁性樹脂充填直前に位置ずれの
チェック、修正を行なう必要がなくなり、生産性を大巾
に向上できる。
【図面の簡単な説明】
第１図、及び第２図は本発明の製造法により製作し大半
導体装置の断面図である。
導体装置の断面図である。
Claims (1)
- 【特許請求の範囲】 １、電極リードを取付は九半導体素子を金属ケースに収
容し、かつ絶縁性樹脂を充填、硬化する半導体装置の製
造方法において、半導体素子を接着シートを介して金属
ケースに接着、固定するようにして収容することを特徴
とする半導体装置の製造方法。 ２ 接着性シートが金属ケース内で許容範囲以上に位置
ずれを起さないような形状ならびに大きさを有すること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 ３、 ＋Ｉ！ｃ着性シートは感圧性接着シートおよび
感熱性接着シートから選ばれるものであることを特徴と
する特許請求の範囲第１項または第２項記載の半導体装
置の製造方法。 ４、感熱性接着シートは未硬イビないし半硬化状熱硬化
性樹脂を含むものであることを特徴とする特許請求の範
囲第３項記載の半導体装置の製造方法。 ４ 半導体素子を金属ケースに収容し、かつ該素子を固
定子るに十分な程度硬化を進めた後、絶縁性樹脂を充填
、硬化することを特徴とする特許請求の範囲第４項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2881182A JPS58147036A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2881182A JPS58147036A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147036A true JPS58147036A (ja) | 1983-09-01 |
Family
ID=12258791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2881182A Pending JPS58147036A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146655A (ja) * | 1990-10-08 | 1992-05-20 | Hitachi Ltd | 半導体整流素子及びそれを使った全波整流装置 |
-
1982
- 1982-02-26 JP JP2881182A patent/JPS58147036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146655A (ja) * | 1990-10-08 | 1992-05-20 | Hitachi Ltd | 半導体整流素子及びそれを使った全波整流装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737208A (en) | Method of fabricating multilayer structures with nonplanar surfaces | |
| TW434854B (en) | Manufacturing method for stacked chip package | |
| JPH10125826A (ja) | 半導体装置及びその製法 | |
| JPS646538B2 (ja) | ||
| JP2000003922A (ja) | 半導体装置の製法 | |
| JP2010040992A (ja) | 電子制御装置の製造方法とそのトランスファーモールド装置および電子制御装置 | |
| CN101901770B (zh) | 集成电路封装结构的制造方法 | |
| EP0645812B1 (en) | Resin-sealed semiconductor device | |
| JPS58147036A (ja) | 半導体装置の製造方法 | |
| JP2003249510A (ja) | 半導体封止方法 | |
| KR970067732A (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPS59998B2 (ja) | 印刷配線板の製造方法 | |
| JP2003249509A (ja) | 半導体封止方法および封止された半導体 | |
| JP3255796B2 (ja) | 半導体装置の実装方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP3427347B2 (ja) | 電子部品の実装方法 | |
| JPH0714946A (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
| JPS629728Y2 (ja) | ||
| JPS6160598B2 (ja) | ||
| JPS61179544A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH01166530A (ja) | 樹脂封止型半導体装置 | |
| JPH0353509Y2 (ja) | ||
| JPH01162352A (ja) | 半導体類の封止法 | |
| JPS6049634A (ja) | 半導体装置の製造方法 | |
| JP3736207B2 (ja) | 樹脂封止型半導体装置の製造方法 |