JPH0353509Y2 - - Google Patents

Info

Publication number
JPH0353509Y2
JPH0353509Y2 JP15196786U JP15196786U JPH0353509Y2 JP H0353509 Y2 JPH0353509 Y2 JP H0353509Y2 JP 15196786 U JP15196786 U JP 15196786U JP 15196786 U JP15196786 U JP 15196786U JP H0353509 Y2 JPH0353509 Y2 JP H0353509Y2
Authority
JP
Japan
Prior art keywords
sealing resin
metal cap
grid array
pin grid
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15196786U
Other languages
English (en)
Other versions
JPS6357748U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15196786U priority Critical patent/JPH0353509Y2/ja
Publication of JPS6357748U publication Critical patent/JPS6357748U/ja
Application granted granted Critical
Publication of JPH0353509Y2 publication Critical patent/JPH0353509Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Closures For Containers (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 この考案はピングリツドアレイ型パツケージを
大気中の湿気から遮断保護するための金属製キヤ
ツプに関するものである。
〈従来の技術とその問題点〉 近年、集積回路に対する高集積化、多機能化の
要求が強くなり、当然出入力ピンの数が増え、
200ピン以上のピン数のものも実用化されるよう
になつてきた。
このような場合、従来から使用されているDIP
(Dual Inline Package)ではパツケージの面積
が大きくなりすぎるため、パツケージの下部から
リードピンを取出すピングリツドアレイ型パツケ
ージが採用されるようになつてきている。
このピングリツドアレイ型等のプラグ・イン・
パツケージ11は第7図a,bに示すように、セ
ラミツク板またはガラス布に熱硬化性樹脂を含浸
して積層プレスした積層板14を用い、この上に
回路部分と半導体素子12を搭載するダイパツト
13を形成し、さらにマザーボードに結線するた
めのリードピン15をこれら積層板の裏面に形成
する方法により得られている。
そしてダイパツト13に半導体素子12を搭載
し、ワイヤーボンデイング16した後、第8図に
示すように、半導体素子12を常温で液状のエポ
キシ樹脂組成物等を用いてポツテイング法で樹脂
被覆17して大気中の湿気から遮断保護すること
が行なわれている。この場合ポツテイング法で形
成した表面のエポキシ樹脂被覆層のみでは耐湿性
に劣るため、この上にさらにアルミニウムのよう
な透湿性を有しない金属製キヤツプ18を例えば
第8図に示すように接着剤19を介してかぶせる
ことによつて湿気の侵入を防いでいるのが現状で
ある。
しかし、この方法に使用されるポツテイング樹
脂17および接着剤19は、従来の技術では常温
で液状のものしか使用できず、それ故ポツテイン
グ樹脂および接着剤の成分として制限を受け、架
橋密度が低く、軟質となる樹脂と硬化剤よりなる
配合物とならざるを得ない。
例えば液状ビスフエノールA型エポキシ樹脂、
液状フエノールノボラツクエポキシ樹脂、液状脂
環式エポキシ樹脂等と酸無水物硬化剤、芳香剤ア
ミン系硬化剤等との配合物であり、これらの配合
物では耐湿性が十分でなく、キヤツプ表面からの
透湿は完全に防止できても、キヤツプとピングリ
ツドアレイとの接着部分から吸湿が生じ、ピング
リツドアレイとしての信頼性の点で未だ満足でき
ないという問題点を有している。またポツテイン
グ被覆工程と金属製キヤツプの接着工程の2工程
が必要となり、ピングリツドアレイ型パツケージ
のような小サイズのものを多数個製作するには非
常に繁雑であつた。
〈問題点を解決するための手段〉 本考案者らは上記した従来のピングリツドアレ
イ型パツケージにおける吸湿防止力の不足により
信頼性に欠けるという問題点と、さらに繁雑な工
程を解消するべくピングリツドアレイ型パツケー
ジの封止について種々検討の結果、この考案に至
つたものである。
即ち、この考案は常温で固形の封止用樹脂組成
物を用いてキヤツプの内面に封止樹脂層を形成す
るならば耐湿性にすぐれたピングリツドアレイ型
パツケージの完全な封止品が従来の工程より簡単
に得られることを見出したものである。
なお、この考案では基板裏面にリードピンを形
成したものを総称してピングリツドアレイ型パツ
ケージという。
この考案に用いられる封止用樹脂組成物は架橋
密度が高く、耐湿性にすぐれた樹脂と硬化剤との
組合せであれば、それらの選定には何ら制限され
るものではなく、例えばクレゾールノポラツクエ
ポキシ樹脂とノボラツクフエノール樹脂硬化剤と
の組合せなどがあり、これらの封止用樹脂組成物
は従来方法に用いられる液状接着剤よりもはるか
に卓越した耐湿性を有するのである。
また、これら耐湿性にすぐれる封止用樹脂組成
物は、常温で固形であるので、この考案の封止樹
脂層を形成した金属製キヤツプの製造を容易に行
なうことができるのである。
〈実施例〉 次にこの考案の金属製キヤツプをその実施例を
示す図面に基づいて説明する。
まず第1図乃至第3図は金属製キヤツプ1の内
面に常温で固形の封止樹脂組成物を用いて封止樹
脂層2を形成するに際し、金属製キヤツプ1と一
体化にてその内面に封止樹脂層2を形成させたも
のである。
しかして第1図においては、この内面封止樹脂
層にピングリツドアレイパツケージを載せる際に
半導体素子が位置する部分を凹み3として形成さ
せたものであるが、このほか第2図のように第1
図における凹み3を有しない封止樹脂層2′とし
たり、第3図のように半導体素子が位置する部分
を除いた金属製キヤツプの内面に封止樹脂層2″
を一体に形成させるようにしてもよい。
また、第4図のように金属製キヤツプ1を所定
の形状に形成したのち、封止樹脂板を該キヤツプ
の内面に嵌まる大きさに別途成形しておいて、こ
れをキヤツプ内に嵌合するようにして金属製キヤ
ツプ1の内面に封止樹脂層2aを形成するように
してもよい。
またさらに、第5図のように複数枚に分割して
プリフオームした封止樹脂板(以下これを封止樹
脂板と略称する)2bを金属製キヤツプ内面に並
べるようにしてやつてもよい。
このような単に封止樹脂板を金属製キヤツプ内
面に複数枚並べた状態であつても、この上に第7
図のような半導体をワイヤーボンデイングしたピ
ングリツドアレイパツケージを載せて加熱し、封
止樹脂板を溶融硬化させてやるならば第6図のよ
うにピングリツドアレイパツケージ3、封止樹脂
層2、金属製キヤツプ1が完全一体化し、封止樹
脂層と金属製キヤツプで封止した耐湿性にすぐれ
たピングリツドアレイの封止品が得られるのであ
る。なお第6図において4は半導体素子、5はリ
ードピンである。
このことは金属製キヤツプの内面に封止樹脂層
を第1図乃至第4図に示すような状態で形成させ
たものであつても、上記の加熱で同様にピングリ
ツドアレイパツケージ、封止樹脂層、金属製キヤ
ツプの完全一体化したピングリツドアレイの封止
品が得られることはいうまでもない。
また、上記の完全一体化において溶融した樹脂
がリードピン側の表面を覆うことがあつても何ら
差支えない。
なお、この考案で封止樹脂層を形成するに使用
する常温で固形の封止用樹脂組成物としては、エ
ポキシ、シリコンなどの熱硬化性樹脂に無機充填
材を混合したものが適当である。
また、金属製キヤツプの材質としてはアルミニ
ウムが最も適している。
〈考案の効果〉 以上説明したように、常温で固形の封止用樹脂
組成物を用いて内面に封止樹脂層を形成させた金
属製キヤツプをピングリツドアレイパツケージの
キヤツプとして使用することによつて、簡単に完
全樹脂封止ピングリツドアレイを量産することが
でき、またこれによつて得られた該ピングリツド
アレイは半導体素子部分の吸湿を防止でき、該製
品の信頼性を大幅に向上させることができるので
ある。
【図面の簡単な説明】
第1図乃至第3図は内面の封止樹脂層を一体成
形にて得たこの考案の金属製キヤツプの説明図、
第4図は内面の封止樹脂層を金属製キヤツプの内
面に嵌合で得る状態を示す説明図、第5図は封止
樹脂層を複数枚並べて得る状態を示す説明図、第
6図はこの考案の金属製キヤツプにて封止したピ
ングリツドアレイパツケージの説明図、第7図a
およびbは従来のピングリツドアレイパツケージ
を示す側面図および平面図、第8図は金属製キヤ
ツプと接着剤とポツテイング樹脂で封止した従来
のピングリツドアレイの一例を示す説明図であ
る。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 常温にて固形の封止用樹脂組成物を用いて内
    面に封止樹脂層を形成してなるピングリツドア
    レイ用金属製キヤツプ。 (2) 金属製キヤツプ内面に常温にて固形の封止用
    樹脂層が一体に形成されてなる実用新案登録請
    求の範囲第1項記載のピングリツドアレイ用金
    属製キヤツプ。 (3) 金属製キヤツプ内面の封止樹脂層が予めプリ
    フオームした封止用樹脂板を該キヤツプの内面
    に嵌合して形成されてなる実用新案登録請求の
    範囲第1項記載のピングリツドアレイ用金属製
    キヤツプ。 (4) 金属製キヤツプ内面の封止樹脂層が予め複数
    片に分割してプリフオームした封止用樹脂板を
    該キヤツプの内面に複数枚配列して形成されて
    なる実用新案登録請求の範囲第1項記載のピン
    グリツドアレイ用金属製キヤツプ。
JP15196786U 1986-10-02 1986-10-02 Expired JPH0353509Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15196786U JPH0353509Y2 (ja) 1986-10-02 1986-10-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15196786U JPH0353509Y2 (ja) 1986-10-02 1986-10-02

Publications (2)

Publication Number Publication Date
JPS6357748U JPS6357748U (ja) 1988-04-18
JPH0353509Y2 true JPH0353509Y2 (ja) 1991-11-22

Family

ID=31069514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15196786U Expired JPH0353509Y2 (ja) 1986-10-02 1986-10-02

Country Status (1)

Country Link
JP (1) JPH0353509Y2 (ja)

Also Published As

Publication number Publication date
JPS6357748U (ja) 1988-04-18

Similar Documents

Publication Publication Date Title
US20220123187A1 (en) Method of manufacturing a light emitting device
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
US9570416B2 (en) Stacked packaging improvements
US6838754B2 (en) Multi-chip package
US7410832B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
KR0169274B1 (ko) 반도체장치 및 그 제조방법
JPH1174295A (ja) 電子回路のパッケージ方法
CN101471307A (zh) 半导体封装体及其制造方法
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
US20090115070A1 (en) Semiconductor device and method for manufacturing thereof
JPH0353509Y2 (ja)
JPH04363031A (ja) 半導体装置
JP2795687B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0526760Y2 (ja)
JPH0964240A (ja) 半導体装置および半導体装置の製造方法
JPH1012810A (ja) 半導体装置
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JPH04188656A (ja) 混成集積回路の封止構造
JPH05183070A (ja) 半導体チップ搭載用プリント配線板
JPH01238150A (ja) 半導体装置
JPS62109350A (ja) 半導体装置の製造方法及びこれに用いるキヤリアテ−プ
JPS63126238A (ja) 半導体パツケ−ジの製法
JPH03273667A (ja) 樹脂封止型混成集積回路
JPS60239046A (ja) 半導体装置及びその製造方法