JPH07321670A - 磁気テープ装置における誤り訂正方式 - Google Patents
磁気テープ装置における誤り訂正方式Info
- Publication number
- JPH07321670A JPH07321670A JP6112839A JP11283994A JPH07321670A JP H07321670 A JPH07321670 A JP H07321670A JP 6112839 A JP6112839 A JP 6112839A JP 11283994 A JP11283994 A JP 11283994A JP H07321670 A JPH07321670 A JP H07321670A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- term
- polynomial
- error pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 磁気テープ装置における誤り訂正方式に関
し、誤りパターンの生成時、誤りの個数が変化しても同
一の回路で処理可能にすることを目的とする。 【構成】 磁気テープ装置における誤り訂正方式では、
データと誤り訂正符号に基づいて作成されたシンドロー
ムからユークリッド演算によって誤り位置情報と誤り内
容情報を作成し、誤りパターン計算回路５が外部ポイン
タ多項式を展開した結果を用いて誤り位置情報と誤り内
容情報とから誤りパターンを算出する。この際、項計算
回路７を設けて、外部ポインタ多項式を展開したデータ
における各次数の項ごとに各係数の固有の計算を行い、
ゲート回路８を設けて、誤りの個数に応じて各次数の項
または０を出力し、記憶回路９を設けて、ゲート回路か
ら出力された項を記憶して出力する。そして、誤りパタ
ーン計算回路５で、記憶回路の出力情報を用いて誤り位
置情報と誤り内容情報とから誤りパターンを算出する。
し、誤りパターンの生成時、誤りの個数が変化しても同
一の回路で処理可能にすることを目的とする。 【構成】 磁気テープ装置における誤り訂正方式では、
データと誤り訂正符号に基づいて作成されたシンドロー
ムからユークリッド演算によって誤り位置情報と誤り内
容情報を作成し、誤りパターン計算回路５が外部ポイン
タ多項式を展開した結果を用いて誤り位置情報と誤り内
容情報とから誤りパターンを算出する。この際、項計算
回路７を設けて、外部ポインタ多項式を展開したデータ
における各次数の項ごとに各係数の固有の計算を行い、
ゲート回路８を設けて、誤りの個数に応じて各次数の項
または０を出力し、記憶回路９を設けて、ゲート回路か
ら出力された項を記憶して出力する。そして、誤りパタ
ーン計算回路５で、記憶回路の出力情報を用いて誤り位
置情報と誤り内容情報とから誤りパターンを算出する。
Description
【０００１】
【産業上の利用分野】本発明は磁気テープ装置における
誤り訂正方式に関し、特に誤りパターンを生成する際
に、誤りの個数が変化した場合でも同一の回路で処理す
ることが可能な、ＲＳ符号における誤り値算出回路に関
するものである。
誤り訂正方式に関し、特に誤りパターンを生成する際
に、誤りの個数が変化した場合でも同一の回路で処理す
ることが可能な、ＲＳ符号における誤り値算出回路に関
するものである。
【０００２】電子計算機等に用いられる高性能磁気テー
プ装置においては、誤り訂正可能なリードソロモン（Ｒ
Ｓ）符号を用いて符号化して記録し、再生時、誤り訂正
復号化を行うことによって、各種の原因によって生じる
符号誤りに対応する方式がとられている。
プ装置においては、誤り訂正可能なリードソロモン（Ｒ
Ｓ）符号を用いて符号化して記録し、再生時、誤り訂正
復号化を行うことによって、各種の原因によって生じる
符号誤りに対応する方式がとられている。
【０００３】このようなＲＳ符号による誤り訂正方式に
おいては、作成したシンドロームから誤りパターンを生
成する際に、誤りの個数にかかわらず、同一個数の回路
で処理できるようにすることが望ましい。
おいては、作成したシンドロームから誤りパターンを生
成する際に、誤りの個数にかかわらず、同一個数の回路
で処理できるようにすることが望ましい。
【０００４】
【従来の技術】図２は、従来の磁気テープ装置における
誤り訂正方式の構成を示したものである。図２におい
て、磁気テープ装置から読み出されたデータとこのデー
タに対する誤り訂正符号に基づいて作成されたシンドロ
ーム(1) は、ユークリッド演算部１に入力される。ユー
クリッド演算部１は、シンドローム(1) に対してユーク
リッド演算を施すことによって、誤り位置情報を示す誤
り位置多項式(2) と、誤り内容情報を示す誤り内容多項
式(3) とを生成して、誤りパターン生成部２に入力す
る。
誤り訂正方式の構成を示したものである。図２におい
て、磁気テープ装置から読み出されたデータとこのデー
タに対する誤り訂正符号に基づいて作成されたシンドロ
ーム(1) は、ユークリッド演算部１に入力される。ユー
クリッド演算部１は、シンドローム(1) に対してユーク
リッド演算を施すことによって、誤り位置情報を示す誤
り位置多項式(2) と、誤り内容情報を示す誤り内容多項
式(3) とを生成して、誤りパターン生成部２に入力す
る。
【０００５】内部ポインタ検出回路３は、誤り位置多項
式(2) から内部ポインタ(4) を生成して、誤りパターン
生成部２に入力する。また外部ポインタ変換部４は、外
部回路から与えられる外部ポインタ情報(5) を変換し
て、外部ポインタ(6) と外部ポインタ情報を示す外部ポ
インタ多項式(7) とを生成して、誤りパターン生成部２
に入力する。
式(2) から内部ポインタ(4) を生成して、誤りパターン
生成部２に入力する。また外部ポインタ変換部４は、外
部回路から与えられる外部ポインタ情報(5) を変換し
て、外部ポインタ(6) と外部ポインタ情報を示す外部ポ
インタ多項式(7) とを生成して、誤りパターン生成部２
に入力する。
【０００６】誤りパターン生成部２では、内部ポインタ
(4) と外部ポインタ(6) を誤りパターン計算回路５に入
力し、外部ポインタ多項式(7) を展開回路６を経て展開
して、誤りパターン計算回路５に入力することによっ
て、誤りパターン計算回路５は、誤り位置多項式(2) と
誤り内容多項式(3) とから誤りパターン(8) を生成して
出力する。
(4) と外部ポインタ(6) を誤りパターン計算回路５に入
力し、外部ポインタ多項式(7) を展開回路６を経て展開
して、誤りパターン計算回路５に入力することによっ
て、誤りパターン計算回路５は、誤り位置多項式(2) と
誤り内容多項式(3) とから誤りパターン(8) を生成して
出力する。
【０００７】従来の磁気テープ装置における誤り訂正方
式においては、誤りパターン生成部２において誤りパタ
ーンを生成するために、ユークリッド演算部１からの誤
り位置多項式(2) と誤り内容多項式(3) と、内部ポイン
タ検出回路３からの内部ポインタ(4) と、外部ポインタ
変換部４からの外部ポインタ(6) と外部ポインタ多項式
(7) とが必要であった。
式においては、誤りパターン生成部２において誤りパタ
ーンを生成するために、ユークリッド演算部１からの誤
り位置多項式(2) と誤り内容多項式(3) と、内部ポイン
タ検出回路３からの内部ポインタ(4) と、外部ポインタ
変換部４からの外部ポインタ(6) と外部ポインタ多項式
(7) とが必要であった。
【０００８】すなわち、各ポインタに対応する誤りパタ
ーンは、各ポインタの持つ値と、誤り位置多項式(2) ，
誤り内容多項式(3) と、外部ポインタ多項式(7) とを組
み合わせて演算することによって得られる。この場合
に、各ポインタ値を多項式に代入処理する過程は以下の
ようになる。
ーンは、各ポインタの持つ値と、誤り位置多項式(2) ，
誤り内容多項式(3) と、外部ポインタ多項式(7) とを組
み合わせて演算することによって得られる。この場合
に、各ポインタ値を多項式に代入処理する過程は以下の
ようになる。
【０００９】誤り位置多項式(2) ，誤り内容多項式(3)
は、式の形で得られ、外部ポインタ多項式(7) は、
式のような形で得られる。
は、式の形で得られ、外部ポインタ多項式(7) は、
式のような形で得られる。
【００１０】 Ｃ0Ｚ3＋Ｃ1Ｚ2＋Ｃ2Ｚ＋Ｃ3 ・・・ （ｒ0ｚ＋１）（ｒ1ｚ＋１）（ｒ2ｚ＋１）（ｒ3ｚ＋１） ・・・
【００１１】外部ポインタ多項式(7) が式の形で得ら
れたとき、展開回路６を経て、式のような形に展開す
る。このようにして得られた各多項式は、以下に示す
式のように変形されることにより、誤りパターン計算
回路５において外部ポインタ(6) とともに、図３に示す
ような基本回路Ｑ＝ＡＢ＋ＣＤ（＋は排他的倫理和を示
す）の組み合わせによって処理される。
れたとき、展開回路６を経て、式のような形に展開す
る。このようにして得られた各多項式は、以下に示す
式のように変形されることにより、誤りパターン計算
回路５において外部ポインタ(6) とともに、図３に示す
ような基本回路Ｑ＝ＡＢ＋ＣＤ（＋は排他的倫理和を示
す）の組み合わせによって処理される。
【００１２】 Ｃ0Ｚ3＋Ｃ1Ｚ2＋Ｃ2Ｚ＋Ｃ3＝｛（Ｃ0Ｚ＋Ｃ1）Ｚ＋Ｃ2｝Ｚ＋Ｃ3 ・・・
【００１３】また、誤り位置多項式(2) ，誤り内容多項
式(3) は、同様に誤りパターン計算回路５において、内
部ポインタ(4) とともに、基本回路の組み合わせによっ
て処理される。誤りパターン計算回路５においては、そ
れぞれの処理結果からさらに演算処理を行って、誤りパ
ターンを出力する。
式(3) は、同様に誤りパターン計算回路５において、内
部ポインタ(4) とともに、基本回路の組み合わせによっ
て処理される。誤りパターン計算回路５においては、そ
れぞれの処理結果からさらに演算処理を行って、誤りパ
ターンを出力する。
【００１４】なおこのような誤りパターン生成方式につ
いては、例えば、「岩村，今井，土肥“ＶＬＳＩ向きリ
ードソロモン符号化，復号化方式”：電子情報通信学会
論文誌 Ａ ｖｏｌ．Ｊ７１−Ａ Ｎｏ．３ Ｐ７５１
−７５９ １９８８年３月」に記載されている。
いては、例えば、「岩村，今井，土肥“ＶＬＳＩ向きリ
ードソロモン符号化，復号化方式”：電子情報通信学会
論文誌 Ａ ｖｏｌ．Ｊ７１−Ａ Ｎｏ．３ Ｐ７５１
−７５９ １９８８年３月」に記載されている。
【００１５】
【発明が解決しようとする課題】従来の磁気テープ装置
における誤り訂正方式では、誤りパターン生成部におい
て誤りパターンを生成する場合に、同一の基本回路を必
要個数接続して、誤りパターンを生成するが、この際、
誤りの個数に応じて外部ポインタ多項式の最高次数が変
化するため、展開回路において外部ポインタ多項式の展
開のために必要となる、基本回路の数に変化が生じる。
における誤り訂正方式では、誤りパターン生成部におい
て誤りパターンを生成する場合に、同一の基本回路を必
要個数接続して、誤りパターンを生成するが、この際、
誤りの個数に応じて外部ポインタ多項式の最高次数が変
化するため、展開回路において外部ポインタ多項式の展
開のために必要となる、基本回路の数に変化が生じる。
【００１６】このため、磁気テープ装置において、誤り
訂正を行うべき誤りの個数が変化した場合、回路規模に
変化が生じ、従って、回路構成が複雑になることを避け
られないという問題があった。
訂正を行うべき誤りの個数が変化した場合、回路規模に
変化が生じ、従って、回路構成が複雑になることを避け
られないという問題があった。
【００１７】これに対して、特開昭６１−２７３０１８
号公報においては、リードソロモン符号の復号回路にお
いて、誤り位置多項式の係数を求める際の回路規模を小
さくする手法について開示されているが、誤りの個数が
変化した場合に、必要とする基本回路の数に変化が生じ
ないようにすることについては、なんら記載されていな
い。
号公報においては、リードソロモン符号の復号回路にお
いて、誤り位置多項式の係数を求める際の回路規模を小
さくする手法について開示されているが、誤りの個数が
変化した場合に、必要とする基本回路の数に変化が生じ
ないようにすることについては、なんら記載されていな
い。
【００１８】
【発明の目的】本発明は、このような従来技術の課題を
解決しようとするものであって、磁気テープ装置におけ
る誤り訂正方式において、誤りの個数が変化しても、外
部ポインタ多項式に基づいて誤りパターン生成部に送ら
れる項の数を不変とすることによって、誤りの個数が変
化しても回路規模に変化が生じないようにすることがで
き、従って、常に同一の回路を利用することができると
ともに、回路構成の簡素化を実現できる、磁気テープ装
置の誤り訂正方式を提供することを目的としている。
解決しようとするものであって、磁気テープ装置におけ
る誤り訂正方式において、誤りの個数が変化しても、外
部ポインタ多項式に基づいて誤りパターン生成部に送ら
れる項の数を不変とすることによって、誤りの個数が変
化しても回路規模に変化が生じないようにすることがで
き、従って、常に同一の回路を利用することができると
ともに、回路構成の簡素化を実現できる、磁気テープ装
置の誤り訂正方式を提供することを目的としている。
【００１９】
【課題を解決するための手段】請求項１記載の本発明で
は、データ及びこのデータに対する誤り訂正符号に基づ
いて作成されたシンドロームから誤り位置情報と誤り内
容情報を作成するユークリッド演算部と、外部ポインタ
情報から算出された外部ポインタ多項式の展開結果を用
いて当該誤り位置情報と誤り内容情報とから誤りパター
ンを算出する誤りパターン生成部とを備えている。
は、データ及びこのデータに対する誤り訂正符号に基づ
いて作成されたシンドロームから誤り位置情報と誤り内
容情報を作成するユークリッド演算部と、外部ポインタ
情報から算出された外部ポインタ多項式の展開結果を用
いて当該誤り位置情報と誤り内容情報とから誤りパター
ンを算出する誤りパターン生成部とを備えている。
【００２０】しかも、誤りパターン生成部が、外部ポイ
ンタ多項式を展開したデータにおける各次数の項ごとに
当該展開式における各係数の固有の計算を行う項計算回
路と、誤りの個数に応じて各次数の項または０を出力す
るゲート回路と、このゲート回路より出力された項を記
憶して出力する記憶回路と、この記憶回路の出力情報を
用いて誤り位置情報及び誤り内容情報から誤りパターン
の算出を行う誤りパターン計算回路とを備えた、という
構成を採っている。これによって前述した目的を達成し
ようとするものである
ンタ多項式を展開したデータにおける各次数の項ごとに
当該展開式における各係数の固有の計算を行う項計算回
路と、誤りの個数に応じて各次数の項または０を出力す
るゲート回路と、このゲート回路より出力された項を記
憶して出力する記憶回路と、この記憶回路の出力情報を
用いて誤り位置情報及び誤り内容情報から誤りパターン
の算出を行う誤りパターン計算回路とを備えた、という
構成を採っている。これによって前述した目的を達成し
ようとするものである
【００２１】請求項２記載の本発明では、記憶回路が、
ゲート回路から出力される各次数の項をパラレルに記憶
して、誤りパターン計算回路にシリアルに出力するシフ
トレジスタとしての機能を備えた、という構成を採って
いる。
ゲート回路から出力される各次数の項をパラレルに記憶
して、誤りパターン計算回路にシリアルに出力するシフ
トレジスタとしての機能を備えた、という構成を採って
いる。
【００２２】
【作用】磁気テープ装置における誤り訂正方式において
は、データとデータに対する誤り訂正符号に基づいて作
成されたシンドロームからユークリッド演算によって誤
り位置情報と誤り内容情報を作成するとともに、誤りパ
ターン生成部２において、誤りパターン計算回路５が、
外部ポインタ情報から算出された外部ポインタ多項式を
展開した結果を用いて、誤り位置情報と誤り内容情報と
から誤りパターンを算出し、この誤りパターンによって
データの誤りを訂正する。
は、データとデータに対する誤り訂正符号に基づいて作
成されたシンドロームからユークリッド演算によって誤
り位置情報と誤り内容情報を作成するとともに、誤りパ
ターン生成部２において、誤りパターン計算回路５が、
外部ポインタ情報から算出された外部ポインタ多項式を
展開した結果を用いて、誤り位置情報と誤り内容情報と
から誤りパターンを算出し、この誤りパターンによって
データの誤りを訂正する。
【００２３】この場合に、誤りパターン生成部２におい
て、項計算回路７によって、外部ポインタ多項式を展開
したデータにおける各次数の項ごとに、展開式における
各係数の固有の計算を行い、ゲート回路８によって、誤
りの個数に応じて各次数の項または０を出力し、記憶回
路９によって、ゲート回路８からパラレルに出力された
項を記憶してシリアルに出力する。そして、誤りパター
ン計算回路５において、記憶回路９の出力情報を用い
て、誤り位置情報と誤り内容情報とから誤りパターンの
算出を行うようにする。
て、項計算回路７によって、外部ポインタ多項式を展開
したデータにおける各次数の項ごとに、展開式における
各係数の固有の計算を行い、ゲート回路８によって、誤
りの個数に応じて各次数の項または０を出力し、記憶回
路９によって、ゲート回路８からパラレルに出力された
項を記憶してシリアルに出力する。そして、誤りパター
ン計算回路５において、記憶回路９の出力情報を用い
て、誤り位置情報と誤り内容情報とから誤りパターンの
算出を行うようにする。
【００２４】本発明方式では、記憶回路９から誤りパタ
ーン計算回路に送られる項の数を不変にしているので、
誤りの個数が変化しても、外部ポインタ多項式を展開す
るために必要な回路規模に変化が生じないため、常に同
一の回路が利用できるようになる。そしてこれによっ
て、回路の簡素化を実現することが可能となる。
ーン計算回路に送られる項の数を不変にしているので、
誤りの個数が変化しても、外部ポインタ多項式を展開す
るために必要な回路規模に変化が生じないため、常に同
一の回路が利用できるようになる。そしてこれによっ
て、回路の簡素化を実現することが可能となる。
【００２５】
【実施例】図１は、本発明の一実施例の構成を示したも
のであって、図２におけると同一部分を同一符号によっ
て示し、図２における展開回路６に代えて、項計算回路
７，ゲート回路８および記憶回路９を有している。
のであって、図２におけると同一部分を同一符号によっ
て示し、図２における展開回路６に代えて、項計算回路
７，ゲート回路８および記憶回路９を有している。
【００２６】図１において、ユークリッド演算部１は、
入力されたシンドローム(1) によって、誤り位置情報を
含む誤り位置多項式(2) と、誤り内容情報を含む誤り内
容多項式(3) とを生成して、誤りパターン生成部２にお
ける誤りパターン計算回路５に入力する。内部ポインタ
検出回路３は、誤り位置多項式(2) から内部ポインタ
(4) を生成して、誤りパターン計算回路５に入力する。
また、外部ポインタ変換部４は、外部回路から与えられ
る外部ポインタ情報(5) を変換して、外部ポインタ(6)
と、外部ポインタ情報を示す外部ポインタ多項式(7) と
を生成して、誤りパターン計算回路５に入力する。
入力されたシンドローム(1) によって、誤り位置情報を
含む誤り位置多項式(2) と、誤り内容情報を含む誤り内
容多項式(3) とを生成して、誤りパターン生成部２にお
ける誤りパターン計算回路５に入力する。内部ポインタ
検出回路３は、誤り位置多項式(2) から内部ポインタ
(4) を生成して、誤りパターン計算回路５に入力する。
また、外部ポインタ変換部４は、外部回路から与えられ
る外部ポインタ情報(5) を変換して、外部ポインタ(6)
と、外部ポインタ情報を示す外部ポインタ多項式(7) と
を生成して、誤りパターン計算回路５に入力する。
【００２７】誤りパターン生成部２では、外部ポインタ
多項式(7) を、項計算回路７を経てゲート回路８に入力
することによって、展開後の項の計算を行う。この際、
項計算回路７とゲート回路８においては、次のような動
作を行っている。すなわち、外部ポインタ多項式(7)
は、誤りの個数に応じて（Ａ）式のようになる。
多項式(7) を、項計算回路７を経てゲート回路８に入力
することによって、展開後の項の計算を行う。この際、
項計算回路７とゲート回路８においては、次のような動
作を行っている。すなわち、外部ポインタ多項式(7)
は、誤りの個数に応じて（Ａ）式のようになる。
【００２８】 （ｒ0ｚ＋１）（ｒ1ｚ＋１）（ｒ2ｚ＋１）（ｒ3ｚ＋１） ：（誤り４ヶ） （ｒ0ｚ＋１）（ｒ1ｚ＋１）（ｒ2ｚ＋１） ：（誤り３ヶ） （ｒ0ｚ＋１）（ｒ1ｚ＋１） ：（誤り２ヶ） （ｒ0ｚ＋１） ：（誤り１ヶ） ・・・（Ａ）
【００２９】（Ａ）式に示された多項式を展開すると、
（Ｂ）式のようになる。 （ｒ0ｒ1ｒ2＋ｒ1ｒ2ｒ3＋ｒ2ｒ3ｒ0＋ｒ3ｒ0ｒ1）ｚ3＋０ｚ2 ＋（ｒ0＋ｒ1＋ｒ2＋ｒ3）ｚ＋０ ：（誤り４ヶ） ０ｚ3＋（ｒ0ｒ1＋ｒ1ｒ2＋ｒ2ｒ0）ｚ2＋０ｚ＋１ ：（誤り３ヶ） ０ｚ3＋０ｚ2＋（ｒ0＋ｒ1）ｚ＋０ ：（誤り２ヶ） ０ｚ3＋０ｚ2＋ｒ0ｚ＋１ ：（誤り１ヶ） ・・・（Ｂ）
（Ｂ）式のようになる。 （ｒ0ｒ1ｒ2＋ｒ1ｒ2ｒ3＋ｒ2ｒ3ｒ0＋ｒ3ｒ0ｒ1）ｚ3＋０ｚ2 ＋（ｒ0＋ｒ1＋ｒ2＋ｒ3）ｚ＋０ ：（誤り４ヶ） ０ｚ3＋（ｒ0ｒ1＋ｒ1ｒ2＋ｒ2ｒ0）ｚ2＋０ｚ＋１ ：（誤り３ヶ） ０ｚ3＋０ｚ2＋（ｒ0＋ｒ1）ｚ＋０ ：（誤り２ヶ） ０ｚ3＋０ｚ2＋ｒ0ｚ＋１ ：（誤り１ヶ） ・・・（Ｂ）
【００３０】（Ｂ）式の関係から、項計算回路７は、出
力される各次数の項ごとに固有の係数の計算を行えばよ
く、誤りの個数によって不要となる次数の項について
は、ゲート回路１０によって０を出力することで対応す
ることができる。
力される各次数の項ごとに固有の係数の計算を行えばよ
く、誤りの個数によって不要となる次数の項について
は、ゲート回路１０によって０を出力することで対応す
ることができる。
【００３１】記憶回路９は、ゲート回路８から出力され
た値をパラレルに入力して、誤りパターン計算回路５へ
シリアルに出力する。誤りパターン計算回路５は、誤り
位置多項式(2),誤り内容多項式(3),内部ポインタ(4),外
部ポインタ(6) および記憶回路９から入力されたシリア
ルデータを用いた計算を行って、誤りパターン(8) を出
力する。
た値をパラレルに入力して、誤りパターン計算回路５へ
シリアルに出力する。誤りパターン計算回路５は、誤り
位置多項式(2),誤り内容多項式(3),内部ポインタ(4),外
部ポインタ(6) および記憶回路９から入力されたシリア
ルデータを用いた計算を行って、誤りパターン(8) を出
力する。
【００３２】次に図１を参照して、本実施例の動作につ
いて説明する。ユークリッド演算部１から出力された誤
り位置多項式(2) と誤り内容多項式(3) とは、誤りパタ
ーン生成部２における誤りパターン計算回路５ヘ送られ
る。同時に、誤り位置多項式(2) は内部ポインタ検出回
路３へ送られ、これによって内部ポインタ検出回路３か
ら、内部ポインタ(4) が誤りパターン計算回路５ヘ送ら
れる。
いて説明する。ユークリッド演算部１から出力された誤
り位置多項式(2) と誤り内容多項式(3) とは、誤りパタ
ーン生成部２における誤りパターン計算回路５ヘ送られ
る。同時に、誤り位置多項式(2) は内部ポインタ検出回
路３へ送られ、これによって内部ポインタ検出回路３か
ら、内部ポインタ(4) が誤りパターン計算回路５ヘ送ら
れる。
【００３３】また外部ポインタ変換部４から出力された
外部ポインタ多項式(7) は、項計算回路７に入力されて
展開される。項計算回路７から出力された値は、ゲート
回路８に入力されることによって、ゲート回路８から必
要な次数の項だけが出力される。ゲート回路８から出力
された値は、記憶回路９に入力されて、パラレル信号か
らシリアル信号に変換されて、誤りパターン計算回路５
へ送られる。それ以外の動作は、図２に示された従来の
場合と同様である。
外部ポインタ多項式(7) は、項計算回路７に入力されて
展開される。項計算回路７から出力された値は、ゲート
回路８に入力されることによって、ゲート回路８から必
要な次数の項だけが出力される。ゲート回路８から出力
された値は、記憶回路９に入力されて、パラレル信号か
らシリアル信号に変換されて、誤りパターン計算回路５
へ送られる。それ以外の動作は、図２に示された従来の
場合と同様である。
【００３４】本発明の場合、誤りパターン生成部２にお
ける、外部ポインタ多項式(7) の演算回路は、記憶回路
９から出力される項数が不変なため、常に同一の回路を
使用することができる。
ける、外部ポインタ多項式(7) の演算回路は、記憶回路
９から出力される項数が不変なため、常に同一の回路を
使用することができる。
【００３５】
【発明の効果】以上説明したように、本発明の磁気テー
プ装置における誤り訂正方式では、誤りパターン生成部
において演算に使用する項の数を不変とすることで、誤
りの個数が変化しても、回路規模に変化が生じないた
め、常に同一の回路が利用できると同時に、回路の簡素
化を実現することが可能となる。
プ装置における誤り訂正方式では、誤りパターン生成部
において演算に使用する項の数を不変とすることで、誤
りの個数が変化しても、回路規模に変化が生じないた
め、常に同一の回路が利用できると同時に、回路の簡素
化を実現することが可能となる。
【図１】本発明の実施例の構成を示す図である。
【図２】従来の誤り訂正方式の構成を示す図である。
【図３】誤り訂正方式における基本回路を示す図であ
る。
る。
２ 誤りパターン生成部 ５ 誤りパターン計算回路 ７ 項計算回路 ８ ゲート回路 ９ 記憶回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５４４ Ｚ 8940−5Ｄ ５７２ Ｂ 8940−5Ｄ Ｇ 8940−5Ｄ
Claims (2)
- 【請求項１】 データ及びこのデータに対する誤り訂正
符号に基づいて作成されたシンドロームから誤り位置情
報と誤り内容情報を作成するユークリッド演算部と、外
部ポインタ情報から算出された外部ポインタ多項式の展
開結果を用いて当該誤り位置情報と誤り内容情報とから
誤りパターンを算出する誤りパターン生成部とを備えた
磁気テープ装置における誤り訂正方式において、 前記誤りパターン生成部が、前記外部ポインタ多項式を
展開したデータにおける各次数の項ごとに当該展開式に
おける各係数の固有の計算を行う項計算回路と、誤りの
個数に応じて前記各次数の項または０を出力するゲート
回路と、このゲート回路より出力された項を記憶して出
力する記憶回路と、この記憶回路の出力情報を用いて前
記誤り位置情報及び誤り内容情報から誤りパターンの算
出を行う誤りパターン計算回路とを備えたことを特徴と
する磁気テープ装置における誤り訂正方式。 - 【請求項２】 前記記憶回路が、ゲート回路から出力さ
れる各次数の項をパラレルに記憶して、前記誤りパター
ン計算回路にシリアルに出力するシフトレジスタとして
の機能を備えることを特徴とする請求項１に記載の磁気
テープ装置における誤り訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112839A JPH07321670A (ja) | 1994-05-26 | 1994-05-26 | 磁気テープ装置における誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112839A JPH07321670A (ja) | 1994-05-26 | 1994-05-26 | 磁気テープ装置における誤り訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321670A true JPH07321670A (ja) | 1995-12-08 |
Family
ID=14596829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112839A Pending JPH07321670A (ja) | 1994-05-26 | 1994-05-26 | 磁気テープ装置における誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321670A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161547A (ja) * | 1982-03-19 | 1983-09-26 | Pioneer Electronic Corp | デ−タの復号化方式 |
| JPS60233938A (ja) * | 1984-05-07 | 1985-11-20 | Matsushita Electric Ind Co Ltd | 誤り訂正復号器 |
| JPH02301328A (ja) * | 1989-05-16 | 1990-12-13 | Toshiba Corp | 誤り訂正装置 |
| JPH0482325A (ja) * | 1990-07-24 | 1992-03-16 | Toshiba Corp | Ｂｃｈ符号の誤り訂正装置 |
-
1994
- 1994-05-26 JP JP6112839A patent/JPH07321670A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161547A (ja) * | 1982-03-19 | 1983-09-26 | Pioneer Electronic Corp | デ−タの復号化方式 |
| JPS60233938A (ja) * | 1984-05-07 | 1985-11-20 | Matsushita Electric Ind Co Ltd | 誤り訂正復号器 |
| JPH02301328A (ja) * | 1989-05-16 | 1990-12-13 | Toshiba Corp | 誤り訂正装置 |
| JPH0482325A (ja) * | 1990-07-24 | 1992-03-16 | Toshiba Corp | Ｂｃｈ符号の誤り訂正装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6725416B2 (en) | Forward error correction apparatus and methods | |
| EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
| JP3345385B2 (ja) | チェンサーチ装置 | |
| JP3306413B2 (ja) | 誤り訂正装置および誤り訂正方法 | |
| KR100253043B1 (ko) | 에러 정정 방법 및 정정 회로 | |
| JPH07321670A (ja) | 磁気テープ装置における誤り訂正方式 | |
| JP2553565B2 (ja) | ガロア体演算装置 | |
| JPH04365139A (ja) | 誤り訂正処理用シンドローム演算回路 | |
| JP2001044853A (ja) | チェンサーチ回路、誤り訂正装置及びディスクドライブ装置 | |
| JP3252515B2 (ja) | 誤り訂正装置 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JPS6217256B2 (ja) | ||
| US6446233B1 (en) | Forward error correction apparatus and methods | |
| JP3135552B2 (ja) | リードソロモン符号の誤り検出及び訂正装置 | |
| JP3280470B2 (ja) | 誤り訂正回路 | |
| JPS638984Y2 (ja) | ||
| US4893312A (en) | Compact, real time tape drive system | |
| JP3295537B2 (ja) | 多数バイトのエラー検出訂正装置 | |
| JP3339803B2 (ja) | 誤り訂正符号生成回路 | |
| JP2553571B2 (ja) | ガロア体演算装置 | |
| JPH11282703A (ja) | 誤り訂正装置及び誤り訂正方法 | |
| KR930001921B1 (ko) | 사이클릭 리던던시 코드 체크회로 | |
| EP0458285A1 (en) | Error location and error pattern calculation circuit | |
| KR100246342B1 (ko) | 리드솔로몬오류수정장치 | |
| KR0158639B1 (ko) | 신드롬 변환을 이용한 에러 정정 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |