KR0158639B1 - 신드롬 변환을 이용한 에러 정정 장치 및 그 방법 - Google Patents

신드롬 변환을 이용한 에러 정정 장치 및 그 방법 Download PDF

Info

Publication number
KR0158639B1
KR0158639B1 KR1019950061864A KR19950061864A KR0158639B1 KR 0158639 B1 KR0158639 B1 KR 0158639B1 KR 1019950061864 A KR1019950061864 A KR 1019950061864A KR 19950061864 A KR19950061864 A KR 19950061864A KR 0158639 B1 KR0158639 B1 KR 0158639B1
Authority
KR
South Korea
Prior art keywords
error
error correction
signal
signal output
syndrome
Prior art date
Application number
KR1019950061864A
Other languages
English (en)
Other versions
KR970049529A (ko
Inventor
주태식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950061864A priority Critical patent/KR0158639B1/ko
Publication of KR970049529A publication Critical patent/KR970049529A/ko
Application granted granted Critical
Publication of KR0158639B1 publication Critical patent/KR0158639B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

이 발명은 신드롬 변환을 이용한 에러 정정 장치 및 그 방법에 관한 것으로, 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 데이타를 입력받고, 직전에 에러 정정이 완성되어 궤환되는 데이타를 입력받아, 해당하는 신호를 선택하여 출력하는 멀티플렉서(10)와, 상기 멀티플렉서(10)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 수신부호어 저장부(20)와, 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 에러 플래그를 입력받아, 계수하여 출력하는 에러 플래그 계수기(30)와, 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 에러 플래그 계수기(30)로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 그 값을 이용하여 에러 정정을 수행하는 에러 정정 수행부(40)와, 상기 수신부호어 저장부(20)로부터 출력되는 신호와 상기 에러 정정 수행부(40)로부터 출력되는 신호를 입력받아, 에러 정정된 데이타를 완성하여 출력하는 신호완성부(50)로 이루어져 있으며, 영상 정보 또는 문자 정보를 처리하는 장치에 있어서, 전단의 에러 플래그를 이용하여 변형된 신드롬을 이용하여 에러값을 계산함으로써, 에러 플래그가 1개인 경우의 에러 정정까지 가능하게 함으로써, 높은 에러 정정 능력을 가지고서, 빠른 속도로 에러를 정정하는 신드롬 변환을 이용한 에러 정정 장치 및 그 방법에 관한 것이다.

Description

신드롬 변환을 이용한 에러 정정 장치 및 그 방법
제1도는 일반적인 CD-ROM 시스템의 블럭도이고,
제2도는 종래 기술의 에러 정정 방법을 적용한 동작 순서도이고,
제3도는 이 발명의 실시예에 따른 신드롬 변환을 이용한 에러 정정 장치를 적용한 블럭도이고,
제4도는 이 발명의 실시예에 따른 신드롬 변환을 이용한 에러 정정 방법을 적용한 동작 순서도이다.
이 발명은 신드롬(syndrome) 변환을 이용한 에러(error) 정정 장치 및 그 방법에 관한 것으로서, 더 상세히 말하자면, 영상 정보 또는 문자 정보를 처리하는 장치에 있어서, 전단의 에러 플래그(flag)를 이용하여 변형된 신드롬을 이용하여 에러값을 계산함으로써, 높은 에러 정정 능력을 가지고서, 빠른 속도로 에러를 정정하는 신드롬 변환을 이용한 에러 정정 장치 및 그 방법에 관한 것이다.
CD-ROM(Compact Disk Read Only Memory), 영상 CD(video Compact Disk) 등 디지탈 음성 및 영상, 또는 문자 정보를 처리하는 디지탈 기기에서는 디지탈 음성신호만 처리하는 CD 데이타에 비해, 보다 많은 에러 정정 능력이 요구되고, 또한 빠른 처리를 요구하게 되었다.
이하, 일반적인 CD-ROM 시스템(system)을 설명하기로 한다.
제1도는 일반적인 CD-ROM 시스템의 블럭도이다.
제2도는 종래 기술의 에러 정정 방법을 적용한 동작 순서도이다.
제1도에 도시되어 있듯이 일반적인 CD-ROM 시스템은, 디코더(decoder, 2)에서 디스크(1)에 있는 디지탈 데이타를 판독하여, 판독된 데이타에서 발생한 에러 여부를 검출하여, 데이타와 함께 플래그 신호를 출력한다.
그리고, 중앙처리장치(3)에서는 상기 디코더(2)로부터 출력되는 데이타와 플래그를 이용하여, 해당 데이타에 발생한 에러값을 정정하고, 정확한 값을 보정하여 재생신호를 출력한다.
그런데, 상기 중앙처리장치(3)에서 입력되는 데이타의 에러를 정정하기 위한 에러정정 시스템의 개발이 많이 이루어져 왔으며, 본 출원인이 특허 출원한 발명에도 에러 정정 방법(출원번호 92-14491, 출원일자 1992년 8월 12일)과, 다중 오류 정정방법 및 장치(출원번호 94-11920, 출원일자 1994년 5월 30일)가 있다.
상기 에러 정정 방법은 R-S 코드(Reed-Solomon Codes)를 이용하여 에러를 정정하는 방법에 관한 것으로서, 더욱 상세하게는 세로 방향과 C1 코드와 가로 방향의 C2 코드로 구성되는 C1/C2 크로스 인터리브 프로덕트 코드에 대한 메모리 맵에서, 상기 메모리 맵의 세로 방향의 C1 코드를 수신하여 신드롬과 에러 위치 다항식의 계수들을 계산하여 2에러까지 정정하는 C1 디코딩 과정과, 상기 메모리 맵의 가로 방향의 C2 코드를 수신하여 신드롬을 계산하고, 정정 불능 C1 코드로부터 이레이져(erasure, 에러 위치는 알고 에러값은 모르는 에러) 갯수에 의해 6 이레이져 및 이레이져와 에러가 동시에 존재하는 복합 형태의 에러에 대해 정정하는 C2 디코딩 과정으로 이루어짐으로써, 아래에 제시된 표 1에 나타난 것과 같은 에러 정정 능력을 강화시키는 시스템이다.
일반적으로 R-S 코드는 디지탈 음향기기의 디스크(disk)나 테이프(tape) 등의 매질에서 생길 수 있는 홈으로 인하여 데이타에 손상이 생겼을 경우, 이를 수정하는 데에 쓰이며, 플로피(floppy) 디스크, 하드(hard) 디스크, CD-ROM 등의 컴퓨터(computer) 보조 기억장치와, 위성 통신에서도 널리 사용되고 있다.
그리고, 상기 R-S 코드는 디지탈 신호의 재생시, 데이타를 보호할 목적으로 수개의 패리티를 발생시켜, 데이타들과 상기 패리티를 포함시킨 1개의 코드 워드(word)를 발생하는 엔코더(encoder)와, 상기 엔코더로부터 전송되어 수신된 코드 워드를 잡음으로부터 보호한 후, 복호하는 디코더를 구비하는 정보 채널 보호 장치의 계통에서, 순회 코드(cycle code)의 일종인 bch 코드 중 중요한 위치를 차지하고 있는 비(非)2원 bch 코드로서, 다중 에러를 정정하는 가장 강력한 부호로 알려져 왔다.
상기 에러 정정 방법의 구체적인 작용의 효과는 기출원한 출원서에 상세하게 기재되어 있으며, 에러 플래그가 두 개 이상 발생한 경우에 에러 정정 효과가 크다.
한편, 제2도에 도시된 바와 같이, 상기 다중 오류 정정방법 및 장치의 구성은, 수신되는 부호어를 수신하는 단계(S1)와;
수신된 부호어 R(x)로부터 신드롬들(s0∼s6)을 계산하는 단계(S2)와;
상기 신드롬값 상기 오류 계수값을 이용하여 아래의 식 (1)∼식 (3)과 같은 오류 위치 판정식을 만들어 오류 갯수를 판정하는 단계(S4)와;
상기 오류 갯수를 판정하는 단계(S4)에서 만일, N3=0, N4≠0, N5≠0이면, 3중 에러가 발생한 것으로 판단하는 단계(S5)와; 상기 오류 갯수를 판정하는 단계(S4)에서 만일, N3=0, N4=0, N5≠0이면, 4중 에러가 발생한 것으로 판단하는 단계(S8)와; 3중 에러가 발생한 경우에 3중 오류 위치 다항식(σ(x))을 3차 유사 다항식(z3+z+θ=0)으로 변형하여 상수값 θ를 아래의 식 (4)에 따라 계산하는 단계(S6)와;
4중 오류 위치 다항식(σ(x))를으로 변형하여, 이 변형된 식과 변형된 식을 인수분해한 일반식을 전개한 후에 계수를 비교하는 단계(S9)와; 상기 σ값을 이용하여 3중 오류 위치를 계산하는 단계(S7)와; 상기 계수비교 단계에서의 계수 비교에 의해 4중 오류 위치를 계산하는 단계(S10)와; 상기 오류 위치 계산 후에 이레이져 정정법에 의해 에러값을 계산하는 단계(S11)로 이루어져 있다.
상기와 같이 이루어져 있는 종래 기술의 다중 오류 정정방법 및 장치의 구체적인 작용 및 효과는 기출원한 출원서에 상세히 설명되어 있으며, 에러 플래그가 1개도 없는 경우의 에러 정정에 효과가 크다.
그런데, 상기와 같은 종래 기술은, 에러 플래그가 1개인 경우에 에러 정정 능력이 떨어지는 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 영상 정보 또는 문자 정보를 처리하는 장치에 있어서, 전단의 에러 플래그를 이용하여 변형된 신드롬을 이용하여 에러값을 계산함으로써, 에러 플래그가 1개인 경우의 에러 정정까지 가능하게 함으로써, 높은 에러 정정 능력을 가지고서, 빠른 속도로 에러를 정정하는 신드롬 변환을 이용한 에러 정정 장치 및 그 방법을 제공하는데에 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은, 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 데이타를 입력받고, 직전에 에러 정정이 완성되어 궤환되는 데이타를 입력받아, 해당하는 신호를 선택하여 출력하는 신호선택수단과; 상기 신호선택수단으로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 수신부호어 저장수단과; 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 에러 플래그를 입력받아, 계수하여 출력하는 에어 플래그 계수수단과; 상기 수신부호어 저장수단으로부터 출력되는 신호와, 에러 플래그 계수수단으로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 그 값을 이용하여 에러 정정을 수행하는 에러 정정 수행수단과; 상기 수신부호어 저장수단으로부터 출력되는 신호와 상기 에러 정정 수행수단으로부터 출력되는 신호를 입력받아, 에러 정정된 데이타를 완성하여 출력하는 신호완성수단으로 이루어져 있다.
상기의 목적을 달성하기 위한 이 발명의 또 다른 구성은, 수신부호어로부터 원시 신드롬을 계산하는 단계와; 에러 플래그의 갯수를 판단하는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 2개 이상일 경우, 이미 알고 있는 에러 위치를 이용하여 또 다른 에러의 위치를 찾은 후 이레이져 단일 정정법에 의해 에러값을 구하여, 에러와 이레이져가 결합된 형태의 에러를 정정하는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 하나도 없을 경우, 부호어의 최대 에러 정정 갯수의 에러 갯수 판정식이 '0'인지의 여부를 판단하는 단계와; 상기 에러 갯수 판정식을 판단하는 단계에서, 에러 갯수 판정식의 값이 '0'일 경우, 원시 신드롬과 계수값을 이용하여 3중, 4중, 5중 오류 갯수 판정식을 구성하고, 그 값에 해당하는 에러 위치를 계산하여, 이레이져 정정법에 의한 다중 오류 정정 방법으로 에러 정정을 하는 단계와; 상기 에러 갯수 판정식을 판단하는 단계에서, 에러 갯수 판정식의 값이 '0'이 아닐 경우, 정정 불능임을 알리는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 하나일 경우, 1개 플러그 정보를 이용하여 변형된 신드롬을 구성하고, 새로운 신드롬을 계산한 뒤, 상기 에러 갯수 판정식을 계산하는 단계로 분기하는 단계로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.
제3도는 이 발명의 실시예에 따른 신드롬 변환을 이용한 에러 정정 장치를 적용한 블럭도이고, 제4도는 이 발명의 실시예에 따른 신드롬 변환을 이용한 에러 정정 방법을 적용한 동작 순서도이다.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 신드롬 변환을 이용한 에러 정정 장치의 구성은, 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 데이타를 입력받고, 직전에 에러 정정이 완성되어 궤환되는 데이타를 입력받아, 해당하는 신호를 선택하여 출력하는 멀티플렉서(multiplexer,10)와; 상기 멀티플렉서(10)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 수신부호어 저장부(20)와; 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 에러 플래그를 입력받아, 계수하여 출력하는 에러 플래그 계수기(30)와; 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 에러 플래그 계수기(30)로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 그 값을 이용하여 에러 정정을 수행하는 에러 정정 수행부(40)와; 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 상기 에러 정정 수행부(40)로부터 출력되는 신호를 입력받아, 에러 정정된 데이타를 완성하여 출력하는 신호완성부(50)로 이루어져 있다.
상기 에러 정정 수행부(40)의 구성은, 상기 수신부호어 저장부(20)로부터 출력되는 신호를 입력받아, 신드롬을 계산하여 출력하는 신드롬 연산부(41)와; 상기 신드롬 연산부(41)로부터 출력되는 신호를 입력받아, 저장하였다가 출력하는 내부 연산용 기억장치(42)와; 상기 내부 연산용 기억장치(42)로부터 출력되는 신호를 입력받아, 에러 위치와 이레이져 위치를 계산하여 출력하는 위치 계산부(43)와; 상기 에러 플래그 계수기(30)로부터 출력되는 신호를 입력받아, 그에 따라 해당하는 에러 정정을 수행하는 제어신호를 생성하여 출력하는 시스템 제어부(44)와; 상기 내부 연산용 기억장치(42)로부터 출력되는 신호와, 위치 계산부(43)로부터 출력되는 신호로부터 출력되는 신호를 입력받아, 상기 시스템 제어부(44)로부터 출력되는 제어신호에 따라, 해당하는 산술 또는 논리 연산을 하여 출력하는 산술 논리 연산부(45)와; 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산부(45)로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 에러 정정신호 저장부(46)로 이루어져 있다.
상기 에러 정정신호 저장부(46)의 구성은, 2중 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산부(45)로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 2중 에러 정정신호 저장부(46A)와; 3중 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산부(45)로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 3중 에러 정정신호 저장부(46B)로 이루어져 있다.
상기 신호완성부(50)의 구성은, 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 상기 에러 정정 수행부(40)로부터 출력되는 신호를 입력받아, 두 신호를 더함으로써 에러 정정이 완성된 데이타를 생성하여 출력하는 가산기(51)와; 상기 가산기(51)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 정정 부호어 저장부(52)로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
멀티플렉서(10)는 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 데이타를 입력받고, 직전에 에러 정정이 완성되어 궤환되는 데이타를 입력받아, 해당하는 신호를 선택하여 출력하고, 수신부호어 저장부(20)는 상기 멀티플렉서(10)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력한다.
에러 플래그 계수기(30)는 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 에러 플래그를 입력받아, 계수하여 출력하며, 에러 정정 수행부(40)는 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 에러 플래그 계수기(30)로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 그 값을 이용하여 에러 정정을 수행한다.
그리고, 신호완성부(50)는 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 상기 에러 정정 수행부(40)로부터 출력되는 신호를 입력받아, 에러 정정된 데이타를 완성하여 출력한다.
상기 에러 정정 수행부(40)의 동작을 구체적으로 살펴보면 다음과 같다.
신드롬 연산부(41)는 상기 수신부호어 저장부(20)로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 내부 연산용 기억장치(42)는 상기 신드롬 연산부(41)로부터 출력되는 신호를 입력받아, 저장하였다가 출력하며, 위치 계산부(43)는 상기 내부 연산용 기억장치(42)로부터 출력되는 신호를 입력받아, 에러 위치와 이레이져 위치를 계산한다.
그리고, 시스템 제어부(44)는 상기 에러 플래그 계수기(30)로부터 출력되는 신호를 입력받아, 그에 따라 해당하는 에러 정정을 수행하는 제어신호를 생성하여 출력하고, 산술 논리 연산부(45)는 상기 내부 연산용 기억장치(42)로부터 출력되는 신호와, 위치 계산부(43)로부터 출력되는 신호로부터 출력되는 신호를 입력받아, 상기 시스템 제어부(44)로부터 출력되는 제어신호에 따라, 해당하는 산술 또는 논리 연산을 하여 출력한다.
또, 에러 정정신호 저장부(46)는 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산부(45)로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력한다.
한편, 신호완성부(50)의 가산기(51)는 상기 수신부호어 저장부(20)로부터 출력되는 신호와, 상기 에러 정정 수행부(40)로부터 출력되는 신호를 입력받아, 두 신호를 더함으로써 완성된 에러 정정된 데이타를 생성하여 출력하고, 정정 부호어 저장부(52)는 상기 가산기(51)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 상기 멀티플렉서(10)로 출력하며, 이 신호가 에러가 정정된 최종 데이타이다.
상기의 동작을 제4도를 참고로 하여 순차적으로 살펴보면 다음과 같다.
우선, 입력되는 수신부호어(R(x))로부터 원시 신드롬(s0∼s2n)을 계산하고(S100), 에러 플래그의 갯수를 판단하는데(S200), 에러 플래그의 갯수가 2개 이상일 경우에는, 상기한 바 있는 특허 출원 에러 정정 방법에 의하여 에러 정정을 행한다(S300).
그리고, 상기 단계(S200)에서 에러 플래그의 갯수가 하나도 없을 경우에는, 아래 식 (5)의 부호어의 최대 에러 정정 갯수의 에러 갯수 판정식이 '0'이 되는 지의 여부를 판단하여(S400), '0'이 되지 않는 경우는 정정 불능 처리하고(S420), '0'이 되는 경우에는 상기한 바 있는 특허 출원 다중 오류 정정방법 및 장치에서 제안한 방법에 의한 에러 정정을 행한다(S410).
또한, 상기 에러 플래그 계산 단계(S200)에서, 에러 플래그가 하나일 경우에는, 1개 플래그 정보를 이용하여 변형된 신드롬을 구성하여, 새로운 신드롬을 계산한 뒤, 상기 에러 갯수 판정식을 계산하는 단계(S400)로 분기한다.
즉, 에러 플래그가 하나일 경우에는, 1개 플래그 정보를 이용하여 변형된 신드롬을 구성하고(S500), 변형된 신드롬으로부터 변형된 에러값을 계산하며(S510), 상기에서 계산된 변형된 에러값에 따라 원시 에러값으로 환원시킨다(S520).
그리고, 아래의 식 (6)에 의해 에러를 정정하고(S530), 새로운 신드롬을 계산하여(S540), 상기 에러 갯수 판정식을 계산하는 단계(S400)로 분기한다.
이하, 상기 에러 플래그의 갯수가 1개일 때의 에러 정정을 구체적으로 설명한다.
우선, 수신부호어로부터 원시 신드롬을 계산하는 단계(S100)는 위의 표 2에 나타난 것과 같다(S100).
여기서, 1개 에러 플래그가 가리키는 에러 위치는 각각, 아래의 표 3과 같다.
그리고, 상기 표 2의 원시 신드롬의 식에서 'e'와 'x'을 제거하면, 아래의 식 (11)에 나타나 있는 변형 신드롬 변환식에 의해, 위의 표 4와 같은 변형된 신드롬을 얻을 수 있다(S500).
여기서, i ; 0, 1, 2, … 2n-1이다.
상기 표 4의 변형된 신드롬에서, 아래의 식 (15)에 나타난 변환식으로 대치하면, 아래의 표 5와 같은 변형된 에러값을 계산할 수 있다(S510).
여기서, i ; 0, 1, 2, … n이다.
여기서, 상기 표 5에 의하여 n차 연립방정식을 세워서, 즉 한차수를 낮추어서, 에러 위치와, 변형된 에러값을 구할 수 있다.
그리고, 상기 식 (15)를 이용한 아래의 식 (19)에 나타난 원시 에러값 변환식을 이용하여, 원래의 에러값을 구할 수 있다(S520).
여기서, i ; 0, 1, 2, … n이다.
따라서, 'n+1'번째 에러값은 아래의 식 (20)에 의해서 구할 수 있다.
이하, 상기에서 언급한 특허 출원 다중 오류 정정방법 및 장치에서 제안한 최고 에러 정정 갯수 4개를 예로들어 구체적으로 설명한다.
4개의 에러를 정정할 수 있는 R-S 코드의 수신부호어에 아래의 식 (21), 식 (22)와 같은 5개의 에러가 발생하였는데, 이 중 4개는 완전한 에러이고, 하나는 에러 위치를 아는 에러, 즉 이레이져인 경우이며, 식 (22)에서 보면, 제일 마지막 요소이다.
여기서, 원시 신드롬은 아래의 표 6과 같이 되며, αβn+1＝α20으로 놓는다.
그리고, 변형된 신드롬은 아래의 식 표 7과 같이 계산된다.
상기 표 7에 나타난 변형 신드롬에 의해 4차 연립방정식을 구성하면, 아래의 표 8과 같이 된다.
즉, 원래 5중 에러가 발생하였으나, 4중 에러 발생으로 유도하여 에러 위치 다항식을 세운다.
그리고, 아래의 식 (27)과 같은 뉴튼(newton) 항등식을 이용하여, 아래의 식 (28)과 같은 행렬식을 구성한다.
상기 행렬식에, 앞에서 구한 변형 신드롬을 대입하여 풀면, 아래의 표 9와 같이 된다.
이제, 상기에서 언급한 특허 출원 다중 오류 정정방법 및 장치에서 제안한 방법을 이용하여 에러 위치를 구한다(S410).
즉, 상기 식 (27)에서 'x'의 값을 아래의 식 (29)와 같은 값으로 대입하여 정리하고, 아래의 식 (30)과 같이 치환하여 정리하면, 아래의 식 (31)과 같이 된다.
상기 식 (31)에서 각 계수의 값은 다음의 식 (32)∼(34)와 같다.
그리고, 상기 식 (31)을 인수분해하면, 아래의 식 (35)와 같이 된다.
상기 식 (31)과 식 (35)를 비교하여, 아래의 식 (36)을 얻고, 상기 식 (36)에 아래의 식 (37)과 같이 대입하여 수식을 정리하면, 아래의 식 (38)을 얻을 수 있다.
에러 정정 수행부(40)의 에러 정정 신호 저장부(46)의 3중 에러 정정신호 저장부(46B)에 저장되어 있는 값을 이용하면, 3개의 근 중 아래의 식 (39)와 같은 1개의 근을 구하고, 거기서, 아래의 식 (40)과 같이 식을 풀어서, 새로운 수식인 식 (41)을 구한다.
그리고, 에러 정정 수행부(40)의 에러 정정신호 저장부(46)의 2중 에러 정정신호 저장부(46A)에 저장되어 있는 값을 이용하면, 아래의 식 (42)와 같은 1개의 근을 구하고, 거기서, 아래의 식 (43)과 같이 식을 풀어서, 새로운 수식인 식 (44)를 구한다.
다시, 에러 정정 수행부(40)의 에러 정정신호 저장부(46)의 2중 에러 정정신호 저장부(46A)에 저장되어 있는 값을 이용하면, 아래의 식 (45)와 같은 1개의 근을 구하고, 거기서, 아래의 식 (46)과 같이 식을 풀어서, 식 (47)과 같이, 원래의 유도된 4차 에러 위치 항등식의 한 근을 구한다.
이제, 상기 식 (47)에서 구한 근을 이용하여 나머지 한 근을 얻기 위해, 상기 식 (31)을 다시 인수분해하면, 아래의 식 (48)과 같이 된다.
상기 식 (31)과 식 (48)의 계수를 비교하면, 아래의 식 (49)∼(51)과 같이 각 계수의 값을 얻을 수 있다.
여기서, 상기 식 (48)의 아래의 식 (52)와 같이 대입하고, 식 (53)과 같이 치환하여 정리하면, 아래의 식 (54)를 얻을 수 있다.
여기서, 'θ1'의 값은 아래의 식 (55)와 같다.
상기 에러 정정 수행부(40)의 에러 정정신호 저장부(46)의 3중 에러 정정신호 저장부(46B)에 저장되어 있는 값을 이용하면, 아래의 식 (56)와 같이 Z함수의 1개의 근을 구할 수 있고, 이 근을 이용하여, 아래의 식 (57)과 같이 'y2'를 계산하며, 여기서 아래의 식 (58)과 같이, 원래의 유도된 4차 에러 위치 항등식의 다른 한 근을 얻을 수 있다.
이제, 상기와 같이 두 개의 근을 구했으므로, 상기 식 (27)의 뉴튼 항등식을 인수분해한 식인 아래의 식 (59)에서, 두 근(l1, l2)을 대입하여, 나머지 두 근(l3, l4)만으로 2차식을 푼다.
즉, 아래의 식 (60)과 같이 되며, 그 식을 아래의 식 (61)과 같이 변환하면, 그 계수는 아래의 식 (62)∼(64)와 같이 된다.
여기서, 에러 정정 수행부(40)의 에러 정정신호 저장부(46)의 2중 에러 정정신호 저장부(46A)에 저장되어 있는 값을 이용하면, 아래의 식 (65)와 같은 1개의 근(s1)을 구하고, 그 값에 따라 아래의 식 (66)과 같이 원래의 유도된 4차 에러 위치 항등식의 세 번째 근을 구할 수 있다.
그리고, 상기 식 (65)의 한 근을 이용해 다른 한 근을 구하면 아래의 식 (67)과 같이 되고, 그 값을 대입하여 아래의 식 (68)과 같이 원래의 유도된 4차 에러 위치 항등식의 네 번째 근을 구할 수 있다.
따라서, 원래의 유도된 4차 에러 위치 항등식의 근은 아래의 표 10과 같다.
상기와 같이 4개의 근을 모두 구했으므로, 상기 식 (15)에 나타나 있는 변형 에러값 변환식에 대입하여 아래의 식 (69)와 같은 행렬식을 만들고, 그 연립방정식을 풀면, 아래의 표 11과 같은 변형 에러값을 구할 수 있다.
그리고, 상기 식 (19)에 나타나 있는 원시 에러값 변환식에 대입하면, 아래의 식 (70)∼(73)과 같은 방식으로 원시 에러값을 구할 수 있다.
따라서, 다섯 번째 에러값을 구하기 위해 상기 식 (20)을 적용하면 아래의 식 (74)와 같으며, 상기 식 (70)∼(73)에서 구한 값을 대입하면, 아래의 식 (75)와 같이 나타난다.
상기와 같이, 다섯 번재 에러값을 첫 번재 에러부터 네 번째 에러까지의 값으로 표현할 수 있게 되어, 종래보다 하나 더 에러를 정정할 수 있다.
따라서, 상기와 같이 동작하는 이 발명의 효과는, 영상 정보 또는 문자 정보를 처리하는 장치에 있어서, 전단의 에러 플래그를 이용하여 변형된 신드롬을 이용하여 에러값을 계산함으로써, 에러 플래그가 1개인 경우의 에러 정정까지 가능하게 함으로써, 높은 에러 정정 능력을 가지고서, 빠른 속도로 에러를 정정하는 신드롬 변환을 이용한 에러 정정 장치 및 그 방법을 제공하도록 한 것이다.

Claims (6)

  1. 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 데이타를 입력받고, 직전에 에러 정정이 완성되어 궤환되는 데이타를 입력받아, 해당하는 신호를 선택하여 출력하는 신호선택수단과; 상기 신호선택수단으로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 수신부호어 저장수단과; 전단의 에러 정정 시스템 또는 저장매체로부터 복조후의 에러 플래그를 입력받아, 계수하여 출력하는 에어 플래그 계수수단과; 상기 수신부호어 저장수단으로부터 출력되는 신호와, 에러 플래그 계수수단으로부터 출력되는 신호를 입력받아, 신드롬을 계산하고, 그 값을 이용하여 에러 정정을 수행하는 에러 정정 수행수단과; 상기 수신부호어 저장수단으로부터 출력되는 신호와 상기 에러 정정 수행수단으로부터 출력되는 신호를 입력받아, 에러 정정된 데이타를 완성하여 출력하는 신호완성수단으로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 장치.
  2. 제1항에 있어서, 상기 에러 정정 수행수단의 구성은, 상기 수신부호어 저장수단으로부터 출력되는 신호를 입력받아 신드롬을 계산하여 출력하는 신드롬 연산수단(41)과; 상기 신드롬 연산수단(41)으로부터 출력되는 신호를 입력받아, 저장하였다가 출력하는 내부 연산용 기억수단(42)과; 상기 내부 연산용 기억수단(42)으로부터 출력되는 신호를 입력받아, 에러 위치와 이레이져 위치를 계산하여 출력하는 위치 계산수단(43)과; 상기 에러 플래그 계수수단으로부터 출력되는 신호를 입력받아, 그에 따라 해당하는 에러 정정을 수행하는 제어신호를 생성하여 출력하는 시스템 제어수단(44)과; 상기 내부 연산용 기억수단(42)으로부터 출력되는 신호와, 위치 계산수단(43)으로부터 출력되는 신호로부터 출력되는 신호를 입력받아, 상기 시스템 제어수단(44)으로부터 출력되는 제어신호에 따라, 해당하는 산술 또는 논리 연산을 하여 출력하는 산술 논리 연산수단(45)과; 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산수단(45)으로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 에러 정정신호 저장수단(46)으로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 장치.
  3. 제2항에 있어서, 상기 에러 정정신호 저장수단(46)의 구성은, 2중 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산수단(45)으로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 2중 에러 정정신호 저장수단(46A)과; 3중 에러 정정신호를 저장하고 있다가, 상기 산술 논리 연산수단(45)으로부터 출력되는 신호에 따라 해당하는 에러 정정신호를 출력하는 3중 에러 정정신호 저장수단(46B)으로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 장치.
  4. 제1항에 있어서, 상기 신호완성수단의 구성은, 상기 수신부호어 저장수단으로부터 출력되는 신호와, 상기 에러 정정 수행수단으로부터 출력되는 신호를 입력받아, 두 신호를 더함으로써 에러 정정이 완성된 데이타를 생성하여 출력하는 가산수단(51)과; 상기 가산수단(51)으로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 정정 부호어 저장수단(52)으로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 장치.
  5. 수신부호어로부터 원시 신드롬을 계산하는 단계와; 에러 플래그의 갯수를 판단하는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 2개 이상일 경우, 이미 알고 있는 에러 위치를 이용하여 또 다른 에러의 위치를 찾은 후 이레이져 단일 정정법에 의해 에러값을 구하여, 에러와 이레이져가 결합된 형태의 에러를 정정하는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 하나도 없을 경우, 부호어의 최대 에러 정정 갯수의 에러 갯수 판정식이 '0'인지의 여부를 판단하는 단계와; 상기 에러 갯수 판정식을 판단하는 단계에서, 에러 갯수 판정식의 값이 '0'일 경우, 원시 신드롬과 계수값을 이용하여 3중, 4중, 5중 오류 갯수 판정식을 구성하고, 그 값에 해당하는 에러 위치를 계산하여, 이레이져 정정법에 의한 다중 오류 정정 방법으로 에러 정정을 하는 단계와; 상기 에러 갯수 판정식을 판단하는 단계에서, 에러 갯수 판정식의 값이 '0'이 아닐 경우, 정정 불능임을 알리는 단계와; 상기 에러 플래그 계산 단계에서, 에러 플래그가 하나일 경우, 1개 플러그 정보를 이용하여 변형된 신드롬을 구성하고, 새로운 신드롬을 계산한 뒤, 상기 에러 갯수 판정식을 계산하는 단계로 분기하는 단계로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 방법.
  6. 제5항에 있어서, 상기 플래그 정보를 이용하여 새로운 신드롬을 계산하는 단계의 구성은, 1개의 플래그 정보를 이용하여 변형된 신드롬을 계산하는 단계와; 상기 단계에서 계산된 변형된 신드롬으로부터 변형된 에러값을 계산하는 단계와; 원시 에러값으로 환원하는 단계와; 아래의 식과 같이 에러를 정정하는 단계와;
    새로운 신드롬을 계산하는 단계로 이루어져 있는 것을 특징으로 하는 신드롬 변환을 이용한 에러 정정 방법.
KR1019950061864A 1995-12-28 1995-12-28 신드롬 변환을 이용한 에러 정정 장치 및 그 방법 KR0158639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061864A KR0158639B1 (ko) 1995-12-28 1995-12-28 신드롬 변환을 이용한 에러 정정 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061864A KR0158639B1 (ko) 1995-12-28 1995-12-28 신드롬 변환을 이용한 에러 정정 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970049529A KR970049529A (ko) 1997-07-29
KR0158639B1 true KR0158639B1 (ko) 1998-12-15

Family

ID=19446047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061864A KR0158639B1 (ko) 1995-12-28 1995-12-28 신드롬 변환을 이용한 에러 정정 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0158639B1 (ko)

Also Published As

Publication number Publication date
KR970049529A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR950012983B1 (ko) 리드솔로몬부호의 복호방법
EP0167627A1 (en) Method and apparatus for decoding error correction code
US6543026B1 (en) Forward error correction apparatus and methods
EP2141816A1 (en) Encoding method, encoding apparatus, decoding method, and decoding apparatus using block code
KR100213254B1 (ko) 에러 정정 방법 및 장치
EP0105499A2 (en) Method capable of simultaneously decoding two reproduced sequences
US7100103B2 (en) Efficient method for fast decoding of BCH binary codes
US6915478B2 (en) Method and apparatus for computing Reed-Solomon error magnitudes
US20040030985A1 (en) Cross interleave reed-solomon code correction
KR0158639B1 (ko) 신드롬 변환을 이용한 에러 정정 장치 및 그 방법
JP3252515B2 (ja) 誤り訂正装置
JPH10322226A (ja) リードソロモン復号方法
JPH1117557A (ja) 誤り訂正方法及び誤り訂正装置
KR100213253B1 (ko) 크리스탈 및 알.씨(rc) 겸용 발진회로
JP2578739B2 (ja) イレ−ジャ訂正方法
US6446233B1 (en) Forward error correction apparatus and methods
JP2948026B2 (ja) リードソロモン符号の復号方法
JP3135552B2 (ja) リードソロモン符号の誤り検出及び訂正装置
KR100246342B1 (ko) 리드솔로몬오류수정장치
JP3099890B2 (ja) Ｂｃｈ符号の誤り訂正装置
JP2578740B2 (ja) 誤り訂正方法
JP2944813B2 (ja) 誤り訂正符号の復号装置
KR930000220B1 (ko) 리드-솔로몬 코드의 에러위치 정정시스템
JPS638984Y2 (ko)
JP2553571B2 (ja) ガロア体演算装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee