JPH07311843A - イメージ入力端末の走査速度をホスト・インターフェイスのクロック・レートに整合させるよう制御するための装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送レートの異なるデバイス間で同期
したイメージ・データ転送を可能にすること。 【構成】 走査レートおよびライン・サンプル・レート
を選択するための制御手段、機能上該制御手段に接続さ
れ、選択された走査レートで書類を走査し、これから有
効イメージ・データを２以上の数字であるＮ本の走査線
の組にして発生するためのイメージ手段、機能上該制御
手段に接続され、選択されたライン・サンプル・レート
に応じてＮ本より少ない走査線を蓄積するためのバッフ
ァ手段、機能上該制御手段に接続され、イメージ・デー
タの蓄積走査線をホスト端末に出力するための手段を設
け、イメージ入力端末から該イメージ入力端末のデータ
転送レートより遅い転送レートを持つホスト端末にビデ
オ・データを転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージ入力端末及び
ホスト端末の間で走査ビデオ・データを転送するための
装置あるいは方法に係るものである。本発明は、特にイ
メージ入力端末の内部データ・レートがホスト・インタ
ーフェイスのクロック・レートを超える場合のイメージ
入力端末の走査速度の制御に関するものである。

【０００２】

【従来の技術】典型的に、ラスタ入力スキャナは走査用
ＣＣＤのようなアレーを１個あるいは２個以上の採用し
ている。このアレーは、各走査イメージを適宜な処理の
後、イメージ信号あるいはピクセルとして最終ユーザに
出力される電荷の列に変換する。走査アレーは、例えば
プラテンの下で前後に移動してイメージ及びアレー間に
必要な相対的運動を与えるキャリッジに搬送されること
もある。このほか、移動可能な書類等と組み合わせたラ
ンプ走査アレーのような構成も利用されている。光学装
置では、反射イメージをアレーに集束し、１あるいは２
以上のランプがイメージの照明を供給する。

【０００３】典型的な走査行程では、フォトセンサの各
アレーから視覚されるイメージ領域がイメージのグレー
レベルを表す電荷の電位に変換される。走査は、予め設
定された長さのインテグレーション期間に行われる。イ
ンテグレーションに次いで、イメージ電荷は一対のアナ
ログ・シフトレジスタに転送される。この形成期間の動
作シーケンスは、前の走査線からのイメージ電荷（イメ
ージ・データ）がシフトレジスタからクロックを与えら
れ、レジスタが次ぎの期間からのイメージ電荷を受け取
るれるようにして実行される。走査されたイメージ線を
完全にインテグレーションするため十分な長さであるが
フォトセンサのアレーを飽和させるほど長くてはならな
いインテグレーション期間の長さは、周期固定レートク
ロック信号あるいはシフトパルスにより測られる。

【０００４】スキャナが同期状態で動作する場合、アレ
ー及びイメージ間の相対的走査動作は固定レートとな
る。これにより、以下インテグレーション信号と呼ぶイ
メージ信号の次ぎの線を要求する信号のシフトパルス・
タイミングが他のそれと同期される。

【０００５】

【発明が解決しようとする課題】しかし、スキャナが非
同期に動作する場合、すなわちイメージ入力端末の内部
転送レートがイメージ・データを受ける機器のデータ転
送レートより速い場合、アレー及びイメージ間の相対的
走査動作は固定されず、ランダムで必要に応じて変化す
る。この結果、インテグレーション信号のタイミングは
変化し、固定レートのシフトパルスとは同期しなくな
る。このため、インテグレーション期間は短くなり、走
査されているイメージ線のインテグレーションを不完全
なものにする。

【０００６】非同期停止／停止走査を使用することによ
り、光学装置あるいは書類は速度が遅れ、あるいはイメ
ージ入力端末の出力バッファが走査を再開できるよう空
になるまで完全に停止される。ビデオ・データのタイミ
ングは、固定クロックに同期せず、動作制御システムに
依存する。これは、より複雑な制御システムを必要と
し、それに伴う動作およびイメージ画質の問題となる。

【０００７】非同期転送システムの他、異なる転送レー
トの問題に対応するためにイメージ入力端末に大容量バ
ッファを使用することができる。この場合、１頁全体を
常駐メモリに蓄積し、ホストのインターフェイスにより
実現されるレートでの転送が可能となる。しかし、この
技法は追加部品の電力消費および頁メモリに必要とされ
る物理的スペースの点でシステムのコストを増加させて
しまう。

【０００８】イメージ入力端末の内部データ転送レート
がホスト端末の転送レートを超える場合あるいは超える
能力がある場合、イメージ入力端末及びホスト端末間で
走査ビデオ・データを転送しようとすると問題が生じ
る。このような状況の例としては、スキャナの出力が限
界バイナリー・イメージ量の数倍になるグレービデオで
ある場合がある。これは、データ・レートの不整合を生
じ、頁の短形化あるいは破損の原因となる。

【０００９】データ転送に伴うもう一つの問題は、広範
にわたるデータ量およびレートを達成することのできる
イメージ入力端末と共に使用された場合に制限される同
期クロック及びイメージ入力端末／ホスト・インターフ
ェイス間の帯域幅である。この例としては、様々な精細
度でバイナリおよびグレービデオ・データを生成できる
イメージ入力端末がある。バイナリ・モードでは、デー
タ・レートが管理されるが、グレー出力モードで使用さ
れた場合にはデータ・レートが禁止される。これが特に
当てはまるのが、インターフェイスがデータを受け取る
ホスト端末によって調節される場合である。また、イメ
ージ入力端末がグレー出力モードの場合のように同期ホ
スト・インターフェイス・レートを超えるビデオ・デー
タを発生した場合、出力ビデオ頁は破損される。

【００１０】

【課題を解決するための手段】これら問題、すなわち転
送レートの不整合を防止あるいは避けるため、本発明は
同一インテグレーション期間に対し遅い速度で、すなわ
ちより高い精細度で走査を行い、特定数の有効イメージ
・データ走査線を定期的に破棄あるいはスキップするこ
とによりスキャナにホスト端末のデータ転送レートと同
等あるいはそれ以下の仮想あるいは外見上のデータ転送
レートを実現させるものである。言い換えれば、スキャ
ナの内部データ転送レートは外部から知覚される転送レ
ートをホスト端末のデータ転送レートに同等あるいはそ
れ以下にするようマスクされるのである。

【００１１】本発明の第一の目的は、イメージ入力端末
からホスト端末へビデオ・データを転送するためのシス
テムである。ホスト端末は、イメージ入力端末の内部デ
ータ転送レートより遅い転送レートを持つ。システムは
走査レートおよびライン・サンプル・レートを選択する
ための制御装置を含む。イメージ・スキャナは該制御装
置に接続され、選択された走査レートで原稿を走査して
イメージ・データ線を形成する。バッファは、選択され
たライン・サンプル・レートに応じて形成された有効イ
メージ・データ線の一部だけを蓄積する。次ぎに、イン
ターフェイスが蓄積されたイメージ・データの線をホス
ト端末に出力する。

【００１２】本発明の第二の目的は、イメージ入力端末
からホスト端末へビデオ・データを転送するための方法
である。ホスト端末は、イメージ入力端末の内部データ
転送レートより遅い転送レートを持つ。この方法では、
走査レート及びライン・サンプル・レートの選択を行
う。原稿は、イメージ・データ線を形成するよう選択さ
れた走査レートで走査される。形成された有効イメージ
・データ線の一部だけが選択されて蓄積される。形成さ
れた有効イメージ・データ線の内残った部分はスキップ
される。蓄積されたイメージ・データの線はホスト端末
に出力される。

【００１３】本発明の第三の目的は、イメージ入力端末
からホスト端末へビデオ・データを転送する方法であ
る。ホスト端末は、イメージ入力端末の内部データ転送
レートより遅い転送レートを持つ。この方法は、Ｎを２
あるいは２以上とした場合、Ｎ本の有効イメージ・デー
タ線を１組あるいは複数組発生させる。各組Ｎ本の有効
イメージ・データ線の内１本が蓄積され、Ｎ本の有効イ
メージ・データ線の各組から有効イメージ・データのＮ
−１本が破棄される。蓄積された有効イメージ・データ
線はホスト端末に出力される。

【００１４】本発明第四の目的は、イメージ入力端末か
らホスト端末へビデオ・データを転送するためのシステ
ムである。ホスト端末は、イメージ入力端末の内部デー
タ転送レートより遅い転送レートを持つ。システムは、
Ｎを２あるいは２以上とした場合、１組Ｎ本の有効イメ
ージ・データを１組あるいはそれ以上発生するためのイ
メージ装置を含む。バッファは、各組Ｎ本の有効イメー
ジ・データの内１本を蓄積する。さらに、システムは、
バッファがＮ本の有効イメージ・データのいずれからも
Ｎ−１本の有効イメージ・データを蓄積することを防ぐ
ためのスキップ回路を含む。インターフェイスが蓄積さ
れた有効イメージ・データ線をホスト端末に出力する。

【００１５】本発明の利点は、本発明の様々な態様を説
明した以下の記載から明らかになるであろう。

【００１６】

【実施例】以下は、本発明を説明するために使用される
各図面の簡単な説明であり、説明の目的のみを対象にす
るもので、本発明の範囲を限定するものではない。図
中、図１はイメージ入力端末及びホスト端末間の関係を
表すブロック図、図２はイメージ入力端末からのビデオ
・データをバッファするための回路を表すブロック図、
図３は本発明のバッファ動作を制御するための回路を表
すブロック図、図４は本発明の一実施例におけるバッフ
ァ動作を示すブロック図、図５は本発明の一実施例にお
けるデータ転送バッファ回路を示すブロック図、図６は
本発明におけるセンサ線同期信号を発生するための回路
を示すブロック図、図７は本発明におけるＮ信号の線同
期１を発生するための回路を示すブロック図、図８は本
発明におけるＮ信号の線同期１発生を表すタイミング
図、図９は本発明によるアドレス制御回路の一実施例を
示すブロック図、図１０は本発明によるアドレス制御の
他の実施例を示すブロック図である。

【００１７】以下、本発明を表す図面について詳細に説
明する。以下説明及び図面中、同等の参照符号は同一あ
るいは同等な機能を果たす機器、回路あるいは同等回路
を表す。

【００１８】図１は、イメージ入力端末１００およびホ
スト端末２００を示す。イメージ入力端末（ＩＩＴ）１
００は、書類から反射されたイメージを電気信号に変換
する。これら電気信号（ビデオ・データ）は次ぎにシリ
アルあるいはパラレルでホスト端末２００に転送され
る。ホスト端末２００は、プリント・エンジン、コンピ
ュータ・プロセッサ、ファイル・サーバー、電子記憶装
置、あるいはイメージ・データを受けあるいは処理でき
る装置であれば何であっても良い。さらに、ＩＩＴ１０
０及びホスト端末２００は、相互に通信し、ホストの転
送準備完了を知らせると共に転送を達成するため必要な
同期信号を与える。

【００１９】ＩＩＴ１００からホスト端末２００へイメ
ージ・データを同期転送するため、ＩＩＴ端末１００の
有効データ転送レートはホスト端末２００の転送レート
と同等にする必要がある。言い換えると、ＩＩＴ１００
からホスト端末２００へのデータの同期転送は、ＩＩＴ
１００のスキャナがホスト端末にスキャナが次ぎの新し
い有効イメージ・データ走査線を形成する以前に前の走
査線のイメージ・データを全てを受け取れるよう走査動
作を待機させるか、あるいは停止することなく一定のイ
ンテグレーション時間を使って一定のレートでイメージ
を走査することを意味する。

【００２０】図２は、ビデオ・データが出力インターフ
ェイス５０に転送される前にイメージセンサ８０から受
けたビデオ・データをバッファするため使用される回路
を示している。図２に示されているように、イメージセ
ンサ８０により発生されたビデオ・データはライン・バ
ッファ４０に入力される。ライン・バッファ４０は、ラ
イン・バッファ・メモリ６０及びライン・バッファ制御
回路７０を備えている。本発明の一実施例におけるライ
ン・バッファ・メモリ６０は、イメージセンサから出力
インターフェイス５０へビデオ・データを正しく転送さ
せるようタンデムで動作する２個の別個走査線バッファ
である。この本発明実施例の別個走査線バッファを図５
に示した。

【００２１】ビデオ・データが正しくバッファされてい
る間、一方の走査線バッファがイメージセンサ８０から
ビデオ・データを受け、このビデオ・データをそのメモ
リ・アレー内に一時的に蓄積し、他方の走査線バッファ
がその前の走査線からのビデオ・データを出力インター
フェイス５０に出力する。走査線バッファのこの動作
は、受信されたイメージ入力端末ピクセル・クロック信
号及びＮ信号の線同期１に応じてライン・バッファ制御
回路７０により制御されている。入力端末ピクセル・ク
ロック信号は、ライン・バッファ制御回路７０をイネー
ブルにしてビデオ・データの個々のピクセルを走査線バ
ッファ６０へ書き込ませる。さらに、Ｎ信号の線同期１
は、バッファのために何時次ぎのビデオ・データが出力
されるかをライン・バッファ制御回路７０に伝える。

【００２２】図３は、イメージセンサ８０からのビデオ
・データのどの走査線がホスト端末に転送されるか、従
ってビデオ・データのどの走査線が走査線バッファ１０
５ａにより一時的に蓄積されるかを決定するための回路
を示している。図３において、イメージセンサ８０から
の線同期信号は、Ｎビット・カウンタ１０および状態デ
コーダ２０に入力される。Ｎビット・カウンタ１０は、
１組の走査線内の相対的走査線数を表すバイナリ信号を
出力する。言い換えると、カウンタをリセット（カウン
タは、カウンタがその最大数に達した後リセットされ
る）した後の第二の走査線がイメージセンサ８０により
操作されると、Ｎビット・カウンタは論理的に活動状態
の信号を２分化線同期データ線上に出力する。さらに、
カウンタをリセットした後イメージセンサ８０が第４の
走査線を走査すると、Ｎビット・カウンタ１０は論理的
に活動状態の信号を２分化線同期データ線及び４分化線
同期データ線上に出力する。

【００２３】状態デコーダ２０は、Ｎビット・カウンタ
１０からの入力信号及びマイクロプロセッサ３０からの
入力信号を受ける。状態デコーダ２０は、これら入力か
らＮ本の有効データからどの有効データ走査線の一がホ
スト端末に転送され、Ｎ本の有効イメージ・データのど
の走査線が破棄あるいはスキップし、あるいは走査線バ
ッファへ一時的に蓄積されないようにするかを決定す
る。Ｎ信号の線同期１が論理的に活動状態にある場合、
状態デコーダ２０は走査線バッファに与えられる有効イ
メージ・データの走査線がこのバッファに一時的に蓄積
されるべきことを示す。

【００２４】走査線Ｎの数は、ＩＩＴの通常あるいは典
型的内部データ転送レート及びホスト端末のデータ転送
レートの間の差に従って予め設定される。また、イメー
ジが走査される精細度、イメージのサイズ及びピクセル
当たりのビット数もＮ数を決定する要因となる。

【００２５】例えば、イメージセンサにより発生される
走査線数の半分がシステムを通過するよう望まれる場
合、マイクロプロセッサは状態デコーダにＮビット・カ
ウンタの第２状態毎に活動レベルの論理状態イメージセ
ンサ線同期信号を発生させる信号を形成する。第４番目
のビデオ線が望まれる場合には、マイクロプロセッサは
デコーダにＮビット・カウンタの各第４状態に対応する
イメージセンサ線同期信号を選択させる信号を形成す
る。さらに、イメージ入力端末の通常走査レートの半分
でインチ・イメージ当たり４００本の線が望まれる場
合、光学装置あるいは書類は、有効イメージ・データの
走査線が２本毎に１本づつ破棄されるインチ・イメージ
当たり８００本の線を発生する速度で移動される。

【００２６】図５は、本発明の好ましい実施態様におけ
る走査線バッファ・データ転送回路を示すものである。
イメージ入力端末（ＩＩＴ）からのピクセル・データ
は、ＩＩＴピクセル・クロック信号に応じてデータをラ
ッチするラッチ回路２０１に入力される。ラッチ２０１
からのピクセル・データは、双方向性バッファ２０２及
び双方向性バッファ２０５に出力される。双方向性バッ
ファ２０２は、ＩＩＴ及びバッファ（Ａ）１８４間のデ
ータの流れ及び出力インターフェイス５０を介したバッ
ファ（Ａ）１８４からホスト端末２００へのデータの流
れを制御している。Ａ／Ｂ選択信号は、バッファ（Ａ）
１８４がＩＩＴからデータを受けているかあるいはデー
タを出力しているかを制御している。バッファ（Ａ）１
８４がデータを出力している場合、バッファ（Ａ）１８
４からのデータは双方向性バッファ２０２を介して通過
されてマルチプレクサ２０３に入力される。

【００２７】双方向性バッファ２０５は、データの流れ
がインバータＡ／Ｂ選択信号により制御される点を除き
双方向性バッファ２０２と同じように動作する。従っ
て、双方向性バッファ２０２がＩＩＴからのピクセル・
データをバッファ（Ａ）１８４へ蓄積されるよう動作し
ている場合は、双方向性バッファ２０５はバッファ
（Ｂ）１９４に蓄積されたデータが出力インターフェイ
ス５０を介してホスト端末に転送されるよう動作する。
バッファ（Ｂ）１９４に常駐するピクセル・データがホ
スト端末に転送されるものである場合、バッファ（Ｂ）
１９４からのデータは双方向性バッファ２０５を通過し
てマルチプレクサ２０３に入力される。マルチプレクサ
２０３は、Ａ／Ｂ選択信号に従ってバッファ（Ａ）１８
４からのデータあるいは（双方向性バッファ２０２及び
２０５を介した）バッファ（Ｂ）１９４からのデータの
いずれかを選択する。マルチプレクサ２０３により選択
されたデータは、ラッチ回路２０４でラッチされ、ピク
セル・データの正しい転送がホスト端末に対して行われ
る。

【００２８】図６は、センサ線同期信号を発生するため
使用される回路を示すものである。ＩＩＴからの線同期
信号は、ＩＩＴピクセル・クロック信号に沿って３２ピ
クセル・クロック遅延回路１１０に入力される。３２ピ
クセル・クロック遅延回路１１０は、ＣＣＤからの有効
データを示すセンサ線同期信号を発生する前の最初のピ
クセル３２個を無視する。また、クロック遅延回路１１
０に入力される線同期信号は、好ましい実施例において
１組４本の線のいずれの線が処理されるのかを決定する
ために使用できる２つのバイナリ出力を形成するカウン
タ１２０にクロックを与える。カウンタ１２０の出力
は、図７の回路に入力され、そこでセンサ線同期信号を
選択あるいは破棄するため使用される。

【００２９】図７は、Ｎ信号の線同期１を形成する回路
を示すものである。特に、ＡＮＤゲート１３０、１４０
及び１５０は、それぞれ１の線同期１、２の線同期１、
４の線同期１を形成する。これらの信号は、ＮＯＲゲー
ト１６０に送られ、これがバッファ制御ユニットにより
使用されるＮ信号の線同期１を形成する。例えば、４信
号の線同期１は、センサ線同期信号４本毎に３本を破棄
した結果である。図７は、３個の別個線同期信号の発生
のみを示している。この回路は、ＡＮＤゲートの数を増
やし、選択（制御）ビットを追加し、カウンタ１２０の
サイズを拡大することによりあらゆる数の線同期信号を
含むよう簡単に変更することができる。

【００３０】図８は、３つの異なる状態に対し図７にお
いて発生された信号のタイミングを示すダイアグラムで
ある。図８中、線同期信号はＩＩＴにより発生された信
号に対応し、センサ線同期信号は３２ピクセル・クロッ
ク遅延回路１１０により発生された信号に対応してい
る。ここで、センサ線同期信号は線同期信号と同じ定期
性を持つが、３２ピクセル・クロック・サイクルにより
遅延される。１信号の線同期１は、イメージ入力端末か
らの各走査線が同期してホスト端末に転送される場合の
状態を示す。言い換えると、１信号の線同期１はセンサ
線同期信号に対し直接対応する。２信号の線同期１は、
ＩＩＴからの有効イメージ・データの他の走行線がそれ
ぞれホスト端末に転送される場合の状態に対応する。こ
のようにして、２信号の線同期１は１信号の線同期１に
対し２本毎に発生される。４信号の線同期１は、ＩＩＴ
により発生された１組４本の有効イメージ・データの内
１本がホスト端末に転送される場合の状態に当たる。こ
のため、４信号の線同期１が１信号の線同期１に対し４
本毎に発生される─

【００３１】図９は、１８０度の回転がない線同期バッ
ファ・アドレス制御回路を示すものである。バッファ制
御回路１７０は、ホスト端末クロック信号、ＩＩＴピク
セル・クロック信号及びＮ信号の線同期１に応じて様々
なアドレス制御回路動作を制御している。バッファ制御
回路１７０は、入力信号に応じて書き込みクロック信
号、読みとりクロック信号、Ａ／Ｂ選択信号及びＡ／Ｂ
選択インバート信号を形成する。線同期バッファ・アド
レス制御回路は、カウンタ１８０及び１９０を備えてい
る。

【００３２】カウンタ１８０は、バッファ（Ａ）１８４
あるいはバッファ（Ｂ）１９４のいずれかに対し書き込
みアドレスを発生するため使用される。カウンタ１８０
には、Ｎ信号の線同期１により起動されるロード機能に
対応して所定の書き込み開始アドレスがロードされる。
また、書き込みクロック信号も書き込みアドレスを変更
するためカウンタ１８０に送られる。書き込みクロック
信号は、バッファ制御回路１７０へのＩＩＴピクセル・
クロック入力から取り出される。カウンタ１８０からの
書き込みアドレス出力は、マルチプレクサ１８２及びマ
ルチプレクサ１９２に送られる。

【００３３】マルチプレクサ１８２及び１９２は、それ
ぞれＡ／Ｂ選択信号及びＡ／Ｂ選択インバート信号に応
じて書き込みアドレスがバッファ（Ａ）１８４あるいは
バッファ（Ｂ）１９４のいずれかに対し送られるか否か
を決定する。

【００３４】カウンタ１９０は、バッファ（Ａ）１８４
及びバッファ（Ｂ）１９４に使われる読み出しアドレス
を形成する。所定の読み出し開始アドレスは、ロード機
能を起動するＮ信号の線同期１に従ってカウンタ１９０
にロードされる。また、読み出しクロック信号も読み出
しアドレスを変更するようカウンタ１９０に送られる。
読み出しクロック信号は、バッファ制御回路１７０への
ホスト・クロック入力から取り出される。カウンタ１９
０からの読み出しアドレス出力は、マルチプレクサ１８
２及びマルチプレクサ１９２に送られる。バッファ
（Ａ）１８４あるいはバッファ（Ｂ）１９４のための読
み出しアドレスの選択は、それぞれＡ／Ｂ選択信号及び
Ａ／Ｂ選択インバート信号により制御されている。従っ
て、マルチプレクサ１８２がバッファ（Ａ）１８４に書
き込みアドレスを送っている場合、マルチプレクサ１９
２はバッファ（Ｂ）１９４へ読み出しアドレスを送る。
このように、バッファ（Ｂ）がホスト端末にイメージ・
データを送ることができる一方でバッファ（Ａ）はＩＩ
Ｔからのイメージ・データを蓄積できる。

【００３５】図１０は、ＩＩＴにおいて１８０度の回転
を可能にする出力バッファの好ましい実施例を示すもの
である。本実施例では、バッファ制御回路２７０がホス
ト・クロック信号、ＩＩＴピクセル・クロック信号及び
Ｎ信号の線同期１を受け取る。制御回路２７０は、これ
ら入力信号から書き込みクロック信号、読み出しクロッ
ク信号及びＡ／Ｂ選択信号を形成する。図１０は、図１
０が書き込みアドレスを形成するため２個の別個カウン
タを備えることを除き、図９と全く同様にして動作す
る。特に、図１０は書き込みダウンカウンタ２８０及び
書き込みアップカウンタ２９５の使用を示している。図
１０の読み出しカウンタ２９０は、図９のカウンタ１９
０と同様にして動作する。

【００３６】１８０度の回転を可能にするため、図１０
は２個のマルチプレクサ２８３及び２９３を備えてい
る。各マルチプレクサは、読み出しカウンタ２９０から
の読み出しアドレス及びカウンタ２９５及び２８０それ
ぞれからの書き込みアップアドレス及び書き込みダウン
アドレスを受け取る。また、Ａ／Ｂ選択信号が２個のマ
ルチプレクサ２８３及び２９３に送られ、マルチプレク
サに読み出しアドレスあるいは書き込みアドレスのいず
れかを選択させる。こうして、Ａ／Ｂ選択信号は図９の
Ａ／Ｂ選択信号及びＡ／Ｂ選択インバート信号と同様に
して動作する。

【００３７】１８０度の回転を実行するため、双方向性
走査選択制御信号が各マルチプレクサ２８３及び２９３
に送られる。双方向性走査選択制御信号は、回転が望ま
れない場合は書き込みダウンアドレス、あるいは１８０
度の回転が望まれる場合は書き込みアップアドレスのい
ずれかの選択をイネーブルにする。言い換えると、ＩＩ
Ｔからのイメージ・データは、回転を達成するため反対
方向のバッファに書き込まれれ、そこから読み出され
る。マルチプレクサ２８３及び２９３により選択された
適宜のアドレスがバッファ（Ａ）１８４及びバッファ
（Ｂ）１９４に送られるので、上述の如く適宜な動作が
実行される。双方向性走査選択制御信号は、回転状態を
達成する場合に制御ユニットあるいはユーザ・インター
フェイスのいずれかにより発生される。

【００３８】図４は、図２の走査線バッファ回路４０の
他の実施例を示すものである。図４において、イメージ
センサ８０からのビデオ・データは複数のメモリ領域を
持つ入力走査線バッファ１０５に送り込まれる。特に、
各メモリアドレス１０５（１）、１０５（２）、１０５
（３）．．．１０５（ｘ−２）、１０５（ｘ−１）、１
０５（ｘ）は、走査線内のそれぞれのピクセルに対する
データを蓄積する。走査線の第１ピクセルに対応するデ
ータは、メモリアドレス１０５（ｘ）に入力され、ピク
セル・データはピクセル・クロック信号に応じてアレー
中の次ぎのメモリ領域（１０５（ｘ−１））にシフトさ
れる。入力走査線バッファ１０５は、イメージ・データ
の走査線１本を保持する容量を持つシフトレジスタのよ
うに動作する。各走査線の終端を示すため発生される線
同期信号から取り出されるロード信号に応じて、入力走
査線バッファ１０５の内容が出力走査線バッファ１０７
にロードされ、例えば１０５（ｘ）の内容は１０７
（ｘ）に転送され、１０５（ｘ−１）の内容は１０７
（ｘ−１）に転送され、１０５（ｘ−２）の内容は１０
７（ｘ−２）に転送される。

【００３９】出力走査線バッファ１０７にロードされた
後、ビデオ・データはホスト端末のクロック・レートに
対応する第２クロック信号に応じて再びシフトされ、レ
ジスタ１０７（１）からのビデオ・データは出力インタ
ーフェイス５０へシリアル出力される。

【００４０】本発明の説明を明確にするため、本発明の
動作を図面及び表１−３に沿って詳細に説明する。

【００４１】表１は、イメージ入力端末の内部転送レー
トがホスト端末のデータ転送レートと同等な通常同期動
作の場合の状態を示すものである。この状態では、各イ
ンテグレーション期間にイメージ・データがＣＣＤセン
サにより形成され、バッファに蓄積される。また、各イ
ンテグレーション期間の間、バッファに蓄積されたイメ
ージ・データがホスト端末に転送される。

【００４２】

【表１】

【００４３】例えば、インテグレーション期間１の間、
ＣＣＤセンサのアレーは、表１に示されるよう１本の有
効イメージ・データの走査線ｄ１を出力する。インテグ
レーション期間１の間、この１本の有効イメージ・デー
タの走査線ｄ１は、第１バッファに蓄積される。インテ
グレーション期間１の終わりに、第１バッファがインテ
グレーション期間２において実行されるようデータｄ１
をホスト端末へ転送し始める一方、ＣＣＤセンサのアレ
ーは他の１本の有効イメージ・データの走査線ｄ２を出
力して、この有効イメージ・データの走査線ｄ２が第２
バッファに蓄積される。さらに、インテグレーション期
間２において、出力走査線バッファ１０７の内容がホス
ト端末に全て転送される。インテグレーション期間２の
終わりに、第２バッファがデータｄ２をホスト端末へ転
送し始める一方、第１バッファはデータｄ３の受け取り
を開始する。こうして、行程動作が再び始まる。

【００４４】表１に示されているように、ホスト端末が
１本の走査線に対する有効データ全てを受け取るためイ
ンテグレーション期間を１期間だけ必要とする。言い換
えると、イメージ入力端末の内部転送レートはホスト端
末のデータ転送レートと同等であり、同期転送が実現で
きる。

【００４５】表２は、イメージ入力端末の内部転送レー
トがホスト端末のデータ転送レートより高い場合の動作
を示すものである。この状態では、各インテグレーショ
ン期間にイメージ・データがＣＣＤセンサにより形成さ
れる。しかし、表１に示された状態に対し、バッファに
蓄積されるのは有効イメージ・データの全てではない。
さらに、ホスト端末はイメージ入力端末から走査線１本
の有効イメージ・データを正しく転送するためにインテ
グレーション期間を２期間必要とする。

【００４６】

【表２】

【００４７】インテグレーション期間１の間、ＣＣＤセ
ンサのアレーは、表２に示されるよう１本の有効イメー
ジ・データの走査線ｄ１を出力する。インテグレーショ
ン期間１の間、この１本の有効イメージ・データの走査
線ｄ１は、第１バッファに蓄積される。インテグレーシ
ョン期間１の終わりに、第１バッファがインテグレーシ
ョン期間２において実行されるようデータｄ１をホスト
端末へ転送し始める一方、ＣＣＤセンサのアレーは他の
１本の有効イメージ・データの走査線ｄ２を出力する。
ここでは、第１バッファの内容の一部がインテグレーシ
ョン期間２の間にホスト端末に対し出力される。インテ
グレーション期間２の間に形成された１本の有効イメー
ジ・データｄ２はバッファに蓄積されず、実際にはスキ
ップされるかあるいは破棄される。

【００４８】ＣＣＤセンサのアレーは、別の有効イメー
ジ・データの走査線ｄ３を出力し、この有効イメージ・
データの走査線ｄ３が第２バッファに蓄積される。さら
に、第１バッファの内容の最後の部分がホスト端末に出
力される。インテグレーション期間３の終わりに、第２
バッファがデータｄ３をホスト端末へ転送し始め、行程
動作が再び始まる。

【００４９】表２に示されているように、ホスト端末が
１本の走査線に対する有効データ全てを受け取るためイ
ンテグレーション期間を２期間必要とする。言い換える
と、イメージ入力端末の内部転送レートはホスト端末の
データ転送レートの２倍と高い。さらに、有効イメージ
・データの走査線２本毎に１本をスキップし、インテグ
レーション期間を一定のレートに保つことにより、同期
転送が実現できる。

【００５０】表３は、イメージ入力端末の内部転送レー
トがホスト端末のデータ転送レートより高い場合の他の
動作を示すものである。この状態では、ホスト端末はイ
メージ入力端末から走査線１本の有効イメージ・データ
を正しく転送するためにインテグレーション期間を４期
間必要とする。

【００５１】

【表３】

【００５２】表３に示された状態は、表２に示されたも
のと同様であるので、簡略化のためその違いのみを説明
する。表３の状態において、バッファはその内容の約４
分の１を各インテグレーション期間毎に転送するため、
データ転送バッファ回路は４本の有効イメージ・データ
の走査線の内１本だけを蓄積する。

【００５３】表３に示されているように、ホスト端末は
走査線１本の有効イメージ・データを受け取るためイン
テグレーション期間を４期間必要とする。言い換える
と、イメージ入力端末の内部転送レートはホスト端末の
データ転送レートの４倍と高くなっている。さらに、有
効イメージ・データの走査線４本の内３本をスキップ
し、インテグレーション期間を一定のレートに保つこと
により、同期転送が実現できる。

【００５４】本発明は、イメージセンサのインテグレー
ション時間を変えることなくイメージ入力端末のデータ
転送レートを増加する。これは、光学装置あるいは書類
を遅い速度で移動し、定期的に設定数の有効イメージ・
データ走査線をスキップすることにより達成される。こ
のようにして、イメージは高精細度（遅い走査）でサン
プルされ、データは出力インターフェイスがイメージ入
力端末のデータ転送レートについていけるよう定期性を
もってのみ出力される。遅い走査速度及び定期的ライン
・サンプル・レートは、形成されるデータ量に基づきイ
メージ入力端末マイクロプロセッサにより選択される。
この量は、書類のサイズ、精細度及びモード、すなわち
グレーかバイナリかによって知ることができる。

【００５５】ＩＩＴの内部データ転送レートのマスキン
グを達成するため、本発明はバイナリカウンタ及び状態
デコーダを用いてイメージ感知回路からの走査線をカウ
ントする。イメージ入力端末ビデオあるいはイメージ・
データを吸収するためバッファが用いられ、カウンタに
クロックを与えるためイメージセンサ８０からのライン
信号が使われる。カウンタの出力は、Ｎ信号の線同期１
を取り出すため使用される出力信号を出力するマイクロ
プロセッサと共に使用される。Ｎ信号の線同期は、（Ｎ
−１）が破棄される有効ビデオ・データの走査線数であ
る場合、各Ｎイメージセンサ線同期サイクロの１を選択
することにより発生される。

【００５６】Ｎ信号の線同期１が論理的に活動状態にあ
る場合、イメージセンサから来るビデオ・データは圧縮
される。詳しく言えば、バッファは、Ｎ信号の線同期１
が活動状態にある場合、イメージセンサ８０からのデー
タを蓄積しないか、あるいはクロックインしない。線選
択ロジックに関連して、光学機器あるいは書類の走査速
度は、センサにより形成されるビデオの実際上の線に対
するビデオ・データの選択線の比率により変更される。
走査線バッファの機能は、システム内部データ転送レー
トでイメージ・データを受け取り、イメージ・データを
ホスト端末インターフェイスのクロック・レートでイメ
ージ入力端末インターフェイスに出力することである。

【００５７】この動作を達成するため、走査線バッファ
制御回路が使用され、バッファに対し２組のタイミング
信号を発生する。バッファの入力側は、イメージ入力端
末の内部ピクセル転送レートと同期したイメージ・デー
タの走査線で一杯になる。バッファ出力側はホスト端末
と適合する遅いクロックと同期してインターフェイスに
データを与える。イメージ・データは、Ｎ信号の線同期
１が論理的に活動状態及び比活動状態である両状態の全
期間にバッファから読み出される。しかし、走査線バッ
ファが一杯になるのは、Ｎ信号の線同期１が論理的に活
動状態の場合のみである。そのため、イメージ・データ
をインターフェイスに移動するため利用できる時間量
は、同期を犠牲にすることなく増加できる。

【００５８】

【発明の効果】まとめると、本発明は同期によるアプロ
ーチにより異なる転送レートの状態に対処するものであ
る。本発明は、ホスト端末の転送レートを超えるレート
で走査されたイメージ・データを非同期動作の利用に伴
う問題を起こすことなく、またインテグレーションある
いは行程の中断及びイメージ・データの複合線を確実に
するためのイメージ・データ補間をせず同期して転送す
るものである。

【００５９】本発明の同期動作において、イメージ入力
端末は、インテグレーション期間を維持し、またこれを
中断することなく、書類全体を遅い一定速度で走査す
る。この走査動作は、得られる有効イメージ・データの
走査線数を増加し、ホスト端末のデータ転送レートと同
等な外見上あるいは仮想内部転送（走査）レートを可能
にするため、イメージ入力端末の内部転送レートがホス
ト端末のデータ転送レートを超える場合におけるデバイ
ス間のデータ同期転送を可能にする。

【００６０】以上、本発明を詳細に説明したが、これに
はその精神を逸脱することなく様々な変更を行うことが
できる。例えば、データの形式は、イメージ・データに
ついてのみ詳細に説明してきたが、ビデオ・データある
いはデバイス間で転送されるものであればどの種のデー
タでも良い。

【００６１】さらに、本発明は破棄される走査線数をＮ
−１として説明されている。しかし、破棄される線の数
は、破棄される走査線数がホスト端末にデータを受け取
るため十分な時間を与える限り、Ｎより小さければいか
なる数でも良い。特に、破棄される走査線数は３本の内
１本と成り得る（Ｎ＝３）。

【００６２】所定の組から破棄される走査線数は、転送
されるデータの仕様及びホスト端末の転送レートに基づ
きイメージ入力端末によって決めることができる。係る
違いがイメージ入力端末がバッファにデータの走査線を
与えるため必要となる期間の小数部分であれば、破棄数
はホスト端末への適宜な転送を達成するようにして切り
上げらる。言い換えると、ホスト端末の転送レートは破
棄レートの決定を支配する。

【００６３】本発明は、上述の如く様々な実施例を参照
して説明されているが、上記詳細に限定されるものでは
なく、特許請求の範囲で達成され得るその改良あるいは
変更を含むことを目的にしている。

【図面の簡単な説明】

【図１】 イメージ入力端末及びホスト端末間の関係を
表すブロック図である。

【図２】 イメージ入力端末からのビデオ・データをバ
ッファするための回路を表すブロック図である。

【図３】 本発明のバッファ動作を制御するための回路
を表すブロック図である。

【図４】 本発明の一実施例におけるバッファ動作を示
すブロック図である。

【図５】 本発明の一実施例におけるデータ転送バッフ
ァ回路を示すブロック図である。

【図６】 本発明におけるセンサ線同期信号を発生する
ための回路を示すブロック図である。

【図７】 本発明におけるＮ信号の線同期１を発生する
ための回路を示すブロック図である。

【図８】 本発明におけるＮ信号の線同期１発生を表す
タイミング図である。

【図９】 本発明によるアドレス制御回路の一実施例を
示すブロック図である。

【図１０】 本発明によるアドレス制御の他の実施例を
示すブロック図である。

【符号の説明】

１０ Ｎビット・カウンタ、２０ 状態デコーダ、３０
マイクロプロセッサ、４０ 走査線バッファ回路、５
０ 出力インターフェイス、６０ 出力ラインバッファ
メモリ、７０ ラインバッファ制御、８０ イメージセ
ンサ、１００ ＩＩＴ、１０３ カウンタ、１０５ 入
力走査線バッファ、１０７ 出力走査線バッファ、１１
０ ３２ピクセル・クロック遅延、１２０ ４分化カウ
ンタ、１８０ 書き込みカウンタ、１８２ マルチプレ
クサ、１８４ バッファ（Ａ）、１９０ 読み出しカウ
ンタ、１９２ マルチプレクサ、１９４ バッファ
（Ｂ）、２００ ホスト、２０１ ラッチ、２０２ 双
方向性バッファ、２０３ マルチプレクサ、２０４ ラ
ッチ、２０５ 双方向性バッファ、２７０ バッファ制
御回路、２８０ ダウンカウンタ、２８２ マルチプレ
クサ、２９０ ダウンカウンタ、２９２ マルチプレク
サ、２９５ アップカウンタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 イメージ入力端末から該イメージ入力端
   末のデータ転送レートより遅い転送レートを持つホスト
   端末にビデオ・データを転送する装置において、走査レ
   ートおよびライン・サンプル・レートを選択するための
   制御手段、機能上該制御手段に接続され、選択された走
   査レートで書類を走査し、これから２あるいは２以上で
   あるＮ本１組の有効イメージ・データの走査線を発生す
   るためのイメージ手段、機能上該制御手段に接続され、
   選択されたライン・サンプル・レートに応じてＮ本より
   少ない有効イメージ・データの走査線を蓄積するための
   バッファ手段、機能上該制御手段に接続され、蓄積され
   たイメージ・データの走査線をホスト端末に出力するた
   めのインターフェイス手段を備えたビデオ・データ転送
   装置。
2. 【請求項２】 イメージ入力端末から該イメージ入力端
   末のデータ転送レートより遅い転送レートを持つホスト
   端末にビデオ・データを転送する方法において、走査レ
   ートおよびライン・サンプル・レートを選択するステッ
   プ、選択された走査レートで書類を走査し、これから２
   あるいは２以上であるＮ本１組の有効イメージ・データ
   の走査線を発生するステップ、選択されたライン・サン
   プル・レートに応じてＮ本より少ない有効イメージ・デ
   ータの走査線を蓄積するステップ、上記ステップで蓄積
   されなかった有効イメージ・データの走査線をスキップ
   するステップ、蓄積されたイメージ・データの走査線を
   ホスト端末に出力するステップから成るビデオ・データ
   転送方法。
3. 【請求項３】 イメージ入力端末から該イメージ入力端
   末のデータ転送レートより遅い転送レートを持つホスト
   端末にビデオ・データを転送する方法において、２ある
   いは２以上であるＮ本１組の有効イメージ・データの走
   査線を発生するステップ、該１組Ｎ本の有効イメージ・
   データから走査線Ｎ−１本の有効イメージ・データを破
   棄するステップ、該１組Ｎ本の有効イメージ・データか
   ら走査線１本の有効イメージ・データを蓄積するステッ
   プ、蓄積された該１本の有効イメージ・データをホスト
   端末に出力するステップから成る方法。