JPH0728528B2 - 電流可逆チョッパ回路 - Google Patents
電流可逆チョッパ回路Info
- Publication number
- JPH0728528B2 JPH0728528B2 JP63022239A JP2223988A JPH0728528B2 JP H0728528 B2 JPH0728528 B2 JP H0728528B2 JP 63022239 A JP63022239 A JP 63022239A JP 2223988 A JP2223988 A JP 2223988A JP H0728528 B2 JPH0728528 B2 JP H0728528B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- parallel
- time
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直流チョッパ回路のうちの力行動作と回生動
作とが可能な電流可逆チョッパ回路、特にスイッチング
素子のターン・オン損失が少なく、かつスナバ回路の損
失が少なく、かつ部品点数が少ないチョッパ回路に関す
る。
作とが可能な電流可逆チョッパ回路、特にスイッチング
素子のターン・オン損失が少なく、かつスナバ回路の損
失が少なく、かつ部品点数が少ないチョッパ回路に関す
る。
第４図は従来の電流可逆チョッパ回路の構成図である。
図において、１は入力される第１制御信号２によってベ
ース電圧が制御されて信号２に応じた回路開閉動作を行
う第１スイッチング素子としての第１トランジスタ、３
は入力される第２制御信号４によってベース電圧が制御
されて信号４に応じた回路開閉動作を行う第２スイッチ
ング素子としての第２トランジスタ、５は第１トランジ
スタ１と該トランジスタに逆並列に接続された第１環流
ダイオード６とからなる第１並列回路で、７は第２トラ
ンジスタ３と該トランジスタに逆並列に接続された第２
環流ダイオード８とからなる第２並列回路である。図に
おいては、電圧Ｅを有する直流電源９の正極にトランジ
スタ１のコレクタが接続され、トランジスタ１のエミッ
タにトランジスタ３のコレクタが接続され、トランジス
タ３のエミッタに電源９の負極が接続されている。10は
第１並列回路５に並列に接続された第1RCDスナバ回路、
11は第２並列回路７に並列に接続された第2RCDスナバ回
路、14は平滑りアクトル12と平滑コンテンサ13とで構成
されてスナバ回路11に並列に接続された電流平滑回路
で、15は平滑回路14の出力端子16a,16b間に接続された
負荷としての直流回転機である。17は後述する態様で第
１及び第２制御信号2,4を出力する制御部である。
図において、１は入力される第１制御信号２によってベ
ース電圧が制御されて信号２に応じた回路開閉動作を行
う第１スイッチング素子としての第１トランジスタ、３
は入力される第２制御信号４によってベース電圧が制御
されて信号４に応じた回路開閉動作を行う第２スイッチ
ング素子としての第２トランジスタ、５は第１トランジ
スタ１と該トランジスタに逆並列に接続された第１環流
ダイオード６とからなる第１並列回路で、７は第２トラ
ンジスタ３と該トランジスタに逆並列に接続された第２
環流ダイオード８とからなる第２並列回路である。図に
おいては、電圧Ｅを有する直流電源９の正極にトランジ
スタ１のコレクタが接続され、トランジスタ１のエミッ
タにトランジスタ３のコレクタが接続され、トランジス
タ３のエミッタに電源９の負極が接続されている。10は
第１並列回路５に並列に接続された第1RCDスナバ回路、
11は第２並列回路７に並列に接続された第2RCDスナバ回
路、14は平滑りアクトル12と平滑コンテンサ13とで構成
されてスナバ回路11に並列に接続された電流平滑回路
で、15は平滑回路14の出力端子16a,16b間に接続された
負荷としての直流回転機である。17は後述する態様で第
１及び第２制御信号2,4を出力する制御部である。
次に、第４図において電源９から電力を回転機15に与え
て該回転機に電動機としての動作をさせる。電流可逆チ
ョッパ回路の力行動作を、第５図をも参照して説明す
る。すなわち、この場合、まず、時刻t11で第１制御信
号２によってトランジスタ１をオンにする。すると、電
源９から電流I1がトランジスタ１に流れこみ、この電流
がさらに平滑リアクトル12にIlとして流れこんで回転機
15に電力が供給され、この結果該回転機が直流電動機と
して動作する。この時、並列回路５の両端電圧はほぼ零
になるので、並列回路７の両端電圧V3は図示したように
Ｅになる。続いて時刻t12で信号２によってトランジス
タ１をオフにする。すると、電圧V3がほぼ零になるので
電流Ilが回転機15、ダイオード８を順次通って環流し、
以後電流Ilは徐々に減衰するが、回転機15はこの電流Il
によって依然として駆動される。時刻t13で再びトラン
ジスタ１をオンにすると、再び経時的に増大する電流Il
がリアクトル12に流れて回転機15に電力が供給され、以
後同様な動作の繰り返しによって、トランジスタ１のオ
ン時間Tonと該トランジスタのオフ時間Toffとに応じた
直流電力が回転機15に与えられる。
て該回転機に電動機としての動作をさせる。電流可逆チ
ョッパ回路の力行動作を、第５図をも参照して説明す
る。すなわち、この場合、まず、時刻t11で第１制御信
号２によってトランジスタ１をオンにする。すると、電
源９から電流I1がトランジスタ１に流れこみ、この電流
がさらに平滑リアクトル12にIlとして流れこんで回転機
15に電力が供給され、この結果該回転機が直流電動機と
して動作する。この時、並列回路５の両端電圧はほぼ零
になるので、並列回路７の両端電圧V3は図示したように
Ｅになる。続いて時刻t12で信号２によってトランジス
タ１をオフにする。すると、電圧V3がほぼ零になるので
電流Ilが回転機15、ダイオード８を順次通って環流し、
以後電流Ilは徐々に減衰するが、回転機15はこの電流Il
によって依然として駆動される。時刻t13で再びトラン
ジスタ１をオンにすると、再び経時的に増大する電流Il
がリアクトル12に流れて回転機15に電力が供給され、以
後同様な動作の繰り返しによって、トランジスタ１のオ
ン時間Tonと該トランジスタのオフ時間Toffとに応じた
直流電力が回転機15に与えられる。
以上は、第４図のチョッパ回路が行う力行動作の説明で
あったが、この回路に回生動作を行わせる場合には、た
とえば、第６図に示したように、時刻t21でトランジス
タ３をオンにする。すると、回転機15の発動動作に伴う
電流Ilがリアクトル12、トランジスタ３を順次通って環
流する。そうして、次に時刻t22でトランジスタ３をオ
フにする。すると、リアクトル12に溜められいたエネル
ギーがダイオード６を介して電源９に放出され、電流Il
はその絶対値が逐次減少する。以後、引き続いてトラン
ジスタ３をオン、オフされると上述の現象が繰り返され
るので、トランジスタ３のオン時間及びオフ時間を適宜
設定することによってこれらの時間に対応したエネルギ
ーが回転機15から電源９に回生されることになる。
あったが、この回路に回生動作を行わせる場合には、た
とえば、第６図に示したように、時刻t21でトランジス
タ３をオンにする。すると、回転機15の発動動作に伴う
電流Ilがリアクトル12、トランジスタ３を順次通って環
流する。そうして、次に時刻t22でトランジスタ３をオ
フにする。すると、リアクトル12に溜められいたエネル
ギーがダイオード６を介して電源９に放出され、電流Il
はその絶対値が逐次減少する。以後、引き続いてトラン
ジスタ３をオン、オフされると上述の現象が繰り返され
るので、トランジスタ３のオン時間及びオフ時間を適宜
設定することによってこれらの時間に対応したエネルギ
ーが回転機15から電源９に回生されることになる。
第４図においては、上述のようにして力行並びに回生の
動作が行われるが、この場合トランジスタ1,3がターン
・オフする際これらのトランジスタに連なる配線のイン
ダクタンスによって各トランジスタのコレクタ・エミッ
タ間にスパイク電圧が発生し、このためトランジスタ１
及びダイオード６、あるいはトランジスタ３及びダイオ
ード８が破壊される恐れがある。このため、第４図にお
いてはスナバ回路10,11を設けてこれらの回路に前記ス
パイク電圧を吸収させ、これによってトランジスタ1,
3、ダイオード6,8の保護を行うようにしているのである
が、スナバ回路10,11でスパイク電圧の吸収を行わせる
際電流が回路10,11に設けられた抵抗を流れるので、第
４図のチョッパ回路にはスナバ回路における損失（以後
この損失をスナバ損失ということがある。）が大きいと
いう問題点がある。また、この場合、各スナバ回路に抵
抗とコンデンサとダイオードとが必要であるので、チョ
ッパ回路の部品点数が多いという問題点もある。
動作が行われるが、この場合トランジスタ1,3がターン
・オフする際これらのトランジスタに連なる配線のイン
ダクタンスによって各トランジスタのコレクタ・エミッ
タ間にスパイク電圧が発生し、このためトランジスタ１
及びダイオード６、あるいはトランジスタ３及びダイオ
ード８が破壊される恐れがある。このため、第４図にお
いてはスナバ回路10,11を設けてこれらの回路に前記ス
パイク電圧を吸収させ、これによってトランジスタ1,
3、ダイオード6,8の保護を行うようにしているのである
が、スナバ回路10,11でスパイク電圧の吸収を行わせる
際電流が回路10,11に設けられた抵抗を流れるので、第
４図のチョッパ回路にはスナバ回路における損失（以後
この損失をスナバ損失ということがある。）が大きいと
いう問題点がある。また、この場合、各スナバ回路に抵
抗とコンデンサとダイオードとが必要であるので、チョ
ッパ回路の部品点数が多いという問題点もある。
さらに、第４図においては、力行動作の場合にトランジ
スタ１をオンにした時、その直前ではダイオード８がオ
ンになっているので電源９がトランジスタ１とダイオー
ド８とを介して短絡されたことになり、この結果短絡電
流がダイオード８に逆回復電流として流入する。第５図
に示した、たとえば時刻t13における電流Ilのひげ状パ
ルスはこの逆回復電流を示していて、この場合このハル
ス状電流によって大きい損失がトラナジスタ１に発生す
る。以後この損失をターン・オン損失ということがあ
る。以上の説明は力行動作にかかわる説明であったが、
回生動作の場合もトランジスタ３をオンにするとダイオ
ード６とトランジスタ３とを介して電源９が短絡される
ので、この場合もやはりトランジスタ３に大きいターン
・オン損失が発生する。したがって、第４図のチョッパ
回路には、力行、回生のいずれの動作の場合にも大きい
ターン・オン損失が発生するという問題点があることに
なる。
スタ１をオンにした時、その直前ではダイオード８がオ
ンになっているので電源９がトランジスタ１とダイオー
ド８とを介して短絡されたことになり、この結果短絡電
流がダイオード８に逆回復電流として流入する。第５図
に示した、たとえば時刻t13における電流Ilのひげ状パ
ルスはこの逆回復電流を示していて、この場合このハル
ス状電流によって大きい損失がトラナジスタ１に発生す
る。以後この損失をターン・オン損失ということがあ
る。以上の説明は力行動作にかかわる説明であったが、
回生動作の場合もトランジスタ３をオンにするとダイオ
ード６とトランジスタ３とを介して電源９が短絡される
ので、この場合もやはりトランジスタ３に大きいターン
・オン損失が発生する。したがって、第４図のチョッパ
回路には、力行、回生のいずれの動作の場合にも大きい
ターン・オン損失が発生するという問題点があることに
なる。
本発明の課題は、上述したトランジスタのようなスイッ
チング素子のターン・オン動作の際微小な電流しか流れ
ないようにして、ターン・オン損失の低減を図ることに
ある。また、スナバ回路をコンデンサのみで構成するこ
とにより、スナバ損失を少なくすると共にスナバ回路の
構成部品数の減少を図ることにある。
チング素子のターン・オン動作の際微小な電流しか流れ
ないようにして、ターン・オン損失の低減を図ることに
ある。また、スナバ回路をコンデンサのみで構成するこ
とにより、スナバ損失を少なくすると共にスナバ回路の
構成部品数の減少を図ることにある。
上記課題を解決するために、本発明によれば、入力され
る第１制御信号に応じた回路開閉動作を行う有極性の第
１スイッチング素子と前記第１スイッチング素子に逆並
列に接続された第１環流ダイオードとからなる第１並列
回路と、入力される第２制御信号に応じた回路開閉動作
を行う有極性の第２スイッチング素子と前記第２スイッ
チング素子に逆並列に接続された第２環流ダイオードと
からなる第２並列回路と、前記第１及び第２制御信号を
出力する制御部と、平滑リアクトルが設けられかつ前記
第２並列回路に並列に接続された電流平滑回路とを備
え、前記第１並列回路と前記第２並列回路と直流電源と
を直列に接続しかつ前記電流平滑回路の出力端子間に負
荷を接続した状態で前記制御部から前記第１及び第２制
御信号を出力させることにより力行動作または回生動作
をさせる電流可逆チョッパ回路において、前記第１及び
第２並列回路の各々にコンデンサのみからなるスナバ回
路をそれぞれ並列に接続し、戦記第１環流ダイオードも
しくは第２環流ダイオードのいずれか一方が通電状態に
ある期間中に、該通電状態にある環流ダイオードに逆並
列接続されたスイッチング素子をオンする。
る第１制御信号に応じた回路開閉動作を行う有極性の第
１スイッチング素子と前記第１スイッチング素子に逆並
列に接続された第１環流ダイオードとからなる第１並列
回路と、入力される第２制御信号に応じた回路開閉動作
を行う有極性の第２スイッチング素子と前記第２スイッ
チング素子に逆並列に接続された第２環流ダイオードと
からなる第２並列回路と、前記第１及び第２制御信号を
出力する制御部と、平滑リアクトルが設けられかつ前記
第２並列回路に並列に接続された電流平滑回路とを備
え、前記第１並列回路と前記第２並列回路と直流電源と
を直列に接続しかつ前記電流平滑回路の出力端子間に負
荷を接続した状態で前記制御部から前記第１及び第２制
御信号を出力させることにより力行動作または回生動作
をさせる電流可逆チョッパ回路において、前記第１及び
第２並列回路の各々にコンデンサのみからなるスナバ回
路をそれぞれ並列に接続し、戦記第１環流ダイオードも
しくは第２環流ダイオードのいずれか一方が通電状態に
ある期間中に、該通電状態にある環流ダイオードに逆並
列接続されたスイッチング素子をオンする。
上記のように構成すると、一方のスイッチング素子がオ
ンになった時、該スイッチング素子と他方のスイッチン
グ素子に並列接続された環流ダイオードとを介して直流
電源が短絡されるということはなくなり、かつスイッチ
ング素子のターン・オン動作の際該素子には微小な電流
しか流れなくなるので、スイッチング素子に発生するタ
ーン・オン損失が非常に少なくなる。また、この場合、
スナバ回路はコンデンサだけで構成されて、従来のチョ
ッパ回路で使用されているRCDスナバ回路の抵抗とダイ
オードとが不要になるので、チョッパ回路を構成する部
品の点数の減少とスナバ損失の低減とが図れることにな
る。
ンになった時、該スイッチング素子と他方のスイッチン
グ素子に並列接続された環流ダイオードとを介して直流
電源が短絡されるということはなくなり、かつスイッチ
ング素子のターン・オン動作の際該素子には微小な電流
しか流れなくなるので、スイッチング素子に発生するタ
ーン・オン損失が非常に少なくなる。また、この場合、
スナバ回路はコンデンサだけで構成されて、従来のチョ
ッパ回路で使用されているRCDスナバ回路の抵抗とダイ
オードとが不要になるので、チョッパ回路を構成する部
品の点数の減少とスナバ損失の低減とが図れることにな
る。
第１図は本発明の一実施例の構成図である。図におい
て、18,19,はそれぞれ第４図の並列回路5,7の各々に対
応したいずれもMOS・FETで、FET18は等価的に図示の接
続となるスイッチング素子としての本体部18aと寄生ダ
イオービ18bとで構成され、FET19も、同様に、本体部19
aと寄生ダイオード19bとで構成されている。20は第４図
の制御部17に対応した制御部で、この制御部は第４図の
信号2,4の各々に対応した第１制御信号21及び第２制御
信号22を出力して、FET本体部18a,19aの各オン、オフ動
作を制御するようになっている。23はFET18に並列に接
続されたスナバコンデンサ、24はFET19に並列に接続さ
れたスナバコンデンサで、この場合、電流平滑回路14が
図示のように接続されている。
て、18,19,はそれぞれ第４図の並列回路5,7の各々に対
応したいずれもMOS・FETで、FET18は等価的に図示の接
続となるスイッチング素子としての本体部18aと寄生ダ
イオービ18bとで構成され、FET19も、同様に、本体部19
aと寄生ダイオード19bとで構成されている。20は第４図
の制御部17に対応した制御部で、この制御部は第４図の
信号2,4の各々に対応した第１制御信号21及び第２制御
信号22を出力して、FET本体部18a,19aの各オン、オフ動
作を制御するようになっている。23はFET18に並列に接
続されたスナバコンデンサ、24はFET19に並列に接続さ
れたスナバコンデンサで、この場合、電流平滑回路14が
図示のように接続されている。
次に第１図のチョッパ回路の動作を第２図の波形説明図
及び該第２図における要部を拡大した第３図を参照して
説明する。
及び該第２図における要部を拡大した第３図を参照して
説明する。
すなわち、第１制御信号21によって時刻t30でFET本体部
18aがオン状態にされ、同時刻に第２制御信号22によっ
てFET本体部19aがオフ状態にされていたとする。したが
って、この時のΙ1f＝Ilなる電流がFET本体部18a、リア
クトル12を順次通つて流れて電力が回転機15に供給され
ており、FET18の両端電圧V1はほぼ零、FET19の両端電圧
V2はほぼＥになっている。そこで、制御信号21により時
刻t31でFET本体部18aをオフにすると、コンデンサ23、
リアクトル12を通して充電電流I23が図示のように流れ
てコンデンサ23が充電されると共に、それまで電圧Ｅに
充電されていたコンデンサ24から（−I24）の放電電流
がリアクトル12を通して流れてコンデンサ24が放電され
る。したがって、電圧V1，V2及びリアクトル電流Ilが図
示のようの経時変化する。
18aがオン状態にされ、同時刻に第２制御信号22によっ
てFET本体部19aがオフ状態にされていたとする。したが
って、この時のΙ1f＝Ilなる電流がFET本体部18a、リア
クトル12を順次通つて流れて電力が回転機15に供給され
ており、FET18の両端電圧V1はほぼ零、FET19の両端電圧
V2はほぼＥになっている。そこで、制御信号21により時
刻t31でFET本体部18aをオフにすると、コンデンサ23、
リアクトル12を通して充電電流I23が図示のように流れ
てコンデンサ23が充電されると共に、それまで電圧Ｅに
充電されていたコンデンサ24から（−I24）の放電電流
がリアクトル12を通して流れてコンデンサ24が放電され
る。したがって、電圧V1，V2及びリアクトル電流Ilが図
示のようの経時変化する。
やがて、時刻t32になるとコンデンサ24が充分に放電し
て電圧V2がほぼ零になる。するとダイオード19bがオン
状態になるので、リアクトル電流Ilが回転機15を経由し
た後該ダイオードを通して流れる。そうして、この時、
Ilはリアクトル12の誘導起電力にもとづく電流で経時的
に減衰する電流であるから、FET19の通電電流I2fとして
のダイオード19bを通る電流の波形は図示したような減
衰波形となる。時刻t32の後、時刻t33で信号22によりFE
T本体部19aをオン状態にする。そうして、この時刻t33
は減衰する電流Ilが零になる時刻t34に一致する時刻か
またはそれよりも前の時刻であるように設定されてい
る。そうして、時刻t34になるまでは本体部19aには僅か
な逆電圧が加えられることになるので、この本体部19a
を時刻t33でオンにしても該本体部に電流が流れること
はない。
て電圧V2がほぼ零になる。するとダイオード19bがオン
状態になるので、リアクトル電流Ilが回転機15を経由し
た後該ダイオードを通して流れる。そうして、この時、
Ilはリアクトル12の誘導起電力にもとづく電流で経時的
に減衰する電流であるから、FET19の通電電流I2fとして
のダイオード19bを通る電流の波形は図示したような減
衰波形となる。時刻t32の後、時刻t33で信号22によりFE
T本体部19aをオン状態にする。そうして、この時刻t33
は減衰する電流Ilが零になる時刻t34に一致する時刻か
またはそれよりも前の時刻であるように設定されてい
る。そうして、時刻t34になるまでは本体部19aには僅か
な逆電圧が加えられることになるので、この本体部19a
を時刻t33でオンにしても該本体部に電流が流れること
はない。
さて、リアクトル12を流れる電流Ilは、FET本体部18aが
オフにされた時本来振動的に変化しようとする電流であ
るから、時刻t34で零になつた後は逆の方向に増大も始
めるが、この時既にFET本体部19aがオンにされているの
で、逆向きの電流Ilが今度は本体部19a、回転機15を逐
次通って環流する。そこで、時刻t35に至って本体部19a
をオフにすると、逆向きの電流Ilが今度はコンデンサ24
の充電電流I24となると共に、コンデンサ23から（−
I23）の放電電流が流出して電源９、回転機15、リアク
トル12を順次経由して流れるので、電圧V1が低下すると
共に電圧V2が上昇して、電流Ilの絶対値が減少し始め
る。そうして、時刻t36に至って電圧V1が零になると、
今度はダイオード18bがオンになるのでもねIlがダイオ
ード18bを流れて、この結果FET18の通電電流I1fが図示
した波形になる。
オフにされた時本来振動的に変化しようとする電流であ
るから、時刻t34で零になつた後は逆の方向に増大も始
めるが、この時既にFET本体部19aがオンにされているの
で、逆向きの電流Ilが今度は本体部19a、回転機15を逐
次通って環流する。そこで、時刻t35に至って本体部19a
をオフにすると、逆向きの電流Ilが今度はコンデンサ24
の充電電流I24となると共に、コンデンサ23から（−
I23）の放電電流が流出して電源９、回転機15、リアク
トル12を順次経由して流れるので、電圧V1が低下すると
共に電圧V2が上昇して、電流Ilの絶対値が減少し始め
る。そうして、時刻t36に至って電圧V1が零になると、
今度はダイオード18bがオンになるのでもねIlがダイオ
ード18bを流れて、この結果FET18の通電電流I1fが図示
した波形になる。
次に、Ilが零になる時刻t38よりも前の時刻t37になると
FET本体部18aをオンにする。ところが、この時、まだ電
流I1fがダイオード18bを流れているから、本体部18aを
時刻t37でオンにしても電流I1fが該本体部を流れること
はない。時刻t37は時刻t38よりも前の時刻であるとした
が、t38に一致する時刻であるとしても差し支えない。
さて、時刻t38になると遂に電流I1fが零になる。する
と、この時本体部18aがオンになっているので電源９か
ら該本体部を通してリアクトル12に電流が供給される。
したがって、時刻t38以降電流I1f及びIlが逐次増大して
図示した波形となる。時刻t39で本体部18aをオフにする
と、時刻t31で本体部18aをオフにした時と同様な動作が
行われる。
FET本体部18aをオンにする。ところが、この時、まだ電
流I1fがダイオード18bを流れているから、本体部18aを
時刻t37でオンにしても電流I1fが該本体部を流れること
はない。時刻t37は時刻t38よりも前の時刻であるとした
が、t38に一致する時刻であるとしても差し支えない。
さて、時刻t38になると遂に電流I1fが零になる。する
と、この時本体部18aがオンになっているので電源９か
ら該本体部を通してリアクトル12に電流が供給される。
したがって、時刻t38以降電流I1f及びIlが逐次増大して
図示した波形となる。時刻t39で本体部18aをオフにする
と、時刻t31で本体部18aをオフにした時と同様な動作が
行われる。
第１図では各部が上述のような動作をするので、FET本
体部18a及びFET本体部19aの各オン時間をそれぞれT18，
T19とした時、T18を長くしてT19を短くするとリアクト
ル電流Ilは経時的平均値が右向きとなって電源９から電
力が回転機15に供給され、T18を短くしてT19を長くする
とIlの経時的平均値が左向きとなって回転機15から電力
が電源９に回生されることになる。つまり、前者の場合
チョッパ回路は力行動作を行い、後者の場合チョッパ回
路は回生動作を行うことになるが、前述した所から明ら
かなように、このチョッパ回路においては、一方のFET
本体部をオンにした時他方のFETの寄生ダイオードを介
して直流電源９が短絡されるということはなく、かつFE
T本体部のターン・オン時刻本体部に流れる電流は零か
または微小な電流であるから、チョッパ回路を第１図の
ように構成すると、ターン・オン損失の少ないチョッパ
回路が得られることになる。また、この場合、コンデン
サ23,24がスナバ動作を行うことは明らかで、したがっ
て、第１図においてはスナバ回路がコンデンサのみで構
成されているわけであるから、第１図のようにチョッパ
回路を構成すると、従来のRCDスナバ回路を採用したチ
ョッパ回路に比べてスナバ損失が少なくかつ部品点数の
少ないチョッパ回路が得られることになる。なお、第１
図に示したダイオード18b,19bはいずれもFET18,19の各
寄生ダイオードで、第４図に示したダイオード6,8のよ
うな電子部品としてのダイオードではない。故に、この
ような面からもチョッパを第１図のように構成する部品
点数が少なくなる。
体部18a及びFET本体部19aの各オン時間をそれぞれT18，
T19とした時、T18を長くしてT19を短くするとリアクト
ル電流Ilは経時的平均値が右向きとなって電源９から電
力が回転機15に供給され、T18を短くしてT19を長くする
とIlの経時的平均値が左向きとなって回転機15から電力
が電源９に回生されることになる。つまり、前者の場合
チョッパ回路は力行動作を行い、後者の場合チョッパ回
路は回生動作を行うことになるが、前述した所から明ら
かなように、このチョッパ回路においては、一方のFET
本体部をオンにした時他方のFETの寄生ダイオードを介
して直流電源９が短絡されるということはなく、かつFE
T本体部のターン・オン時刻本体部に流れる電流は零か
または微小な電流であるから、チョッパ回路を第１図の
ように構成すると、ターン・オン損失の少ないチョッパ
回路が得られることになる。また、この場合、コンデン
サ23,24がスナバ動作を行うことは明らかで、したがっ
て、第１図においてはスナバ回路がコンデンサのみで構
成されているわけであるから、第１図のようにチョッパ
回路を構成すると、従来のRCDスナバ回路を採用したチ
ョッパ回路に比べてスナバ損失が少なくかつ部品点数の
少ないチョッパ回路が得られることになる。なお、第１
図に示したダイオード18b,19bはいずれもFET18,19の各
寄生ダイオードで、第４図に示したダイオード6,8のよ
うな電子部品としてのダイオードではない。故に、この
ような面からもチョッパを第１図のように構成する部品
点数が少なくなる。
第１図においては、FET18,19のかわりに前述したトラン
ジスタ1,3を採用してもよい。ただし、この場合、第４
図におけると同様にダイオード6,8を接続する必要があ
る。
ジスタ1,3を採用してもよい。ただし、この場合、第４
図におけると同様にダイオード6,8を接続する必要があ
る。
上述したように、本発明においては、入力される第１制
御信号に応じた回路開閉動作を行う有極性の第１スイッ
チング素子と第１スイッチング素子に逆並列に接続され
た第１環流ダイオードとからなる第１並列回路と、入力
される第２制御信号に応じた回路開閉動作を行う有極性
の第２スイッチング素子と第２スイッチング素子に逆並
列に接続された第２環流ダイオードとからなる第２並列
回路と、第１及び第２制御信号を出力する制御部と、平
滑リアクトルが設けられかつ第２並列回路に並列に接続
された電流平滑回路とを備え、第１並列回路と第２並列
回路と直流電源とを直列に接続しかつ電流平滑回路の出
力端子間に負荷を接続した状態で制御部から第１及び第
２制御信号を出力されることにより力行動作または回生
動作をさせるものにおいて、第１及び第２並列回路の各
々にコンデンサのみからなるスナバ回路をそれぞれ並列
に接続して電流可逆チョッパ回路を構成した。
御信号に応じた回路開閉動作を行う有極性の第１スイッ
チング素子と第１スイッチング素子に逆並列に接続され
た第１環流ダイオードとからなる第１並列回路と、入力
される第２制御信号に応じた回路開閉動作を行う有極性
の第２スイッチング素子と第２スイッチング素子に逆並
列に接続された第２環流ダイオードとからなる第２並列
回路と、第１及び第２制御信号を出力する制御部と、平
滑リアクトルが設けられかつ第２並列回路に並列に接続
された電流平滑回路とを備え、第１並列回路と第２並列
回路と直流電源とを直列に接続しかつ電流平滑回路の出
力端子間に負荷を接続した状態で制御部から第１及び第
２制御信号を出力されることにより力行動作または回生
動作をさせるものにおいて、第１及び第２並列回路の各
々にコンデンサのみからなるスナバ回路をそれぞれ並列
に接続して電流可逆チョッパ回路を構成した。
このため、上記のように構成すると、一方のスイッチン
グ素子がオンになった時、このスイッチング素子と他方
のスイッチング素子に並列に接続された環流ダイオード
とを介して直流電源が短絡されるということはなくな
り、かつスイッチング素子のターン・オン動作の際該素
子には微小な電流しか流れなくなるので、本発明にはス
イッチング素子に生じるターン・オン損失が少なくなる
効果がある。また、上述のようにチョッパ回路を構成す
ると、スナバ回路はコンデンサだけで構成されることに
なるので、本発明には、RCDスナバ回路を採用していた
従来のチョッパ回路に比べて、部品点数の減少とナスバ
損失の低減とが図れる効果がある。
グ素子がオンになった時、このスイッチング素子と他方
のスイッチング素子に並列に接続された環流ダイオード
とを介して直流電源が短絡されるということはなくな
り、かつスイッチング素子のターン・オン動作の際該素
子には微小な電流しか流れなくなるので、本発明にはス
イッチング素子に生じるターン・オン損失が少なくなる
効果がある。また、上述のようにチョッパ回路を構成す
ると、スナバ回路はコンデンサだけで構成されることに
なるので、本発明には、RCDスナバ回路を採用していた
従来のチョッパ回路に比べて、部品点数の減少とナスバ
損失の低減とが図れる効果がある。
第１図は本発明の一実施例の構成図、第２図は第１図に
おける要部の波形説明図、第３図は第２図における要部
を拡大した波形説明図、第４図は従来の電流可逆チョッ
パ回路の構成図、第５図は第４図に示したチョッパ回路
の力行動作説明図、第６図は第４図に示したチョッパ回
路の回生動作説明図である。 １……第１トランジスタ、2,21……第１制御信号、３…
…第２トランジスタ、4,22……第２制御信号、５……第
１並列回路、６……第１環流ダイオード、７……第２並
列回路、８……第２環流ダイオード、９……直流電源、
10,11……RCDスナバ回路、12……平滑リアクトル、14…
…電流平滑回路、15……直流回転機、16a,16b……出力
端子、17,20……制御部、18,19……MOS・FET、18a,19a
……FET本体部、18b,19b……寄生ダイオード、23,24…
…スナバコンデンサ。
おける要部の波形説明図、第３図は第２図における要部
を拡大した波形説明図、第４図は従来の電流可逆チョッ
パ回路の構成図、第５図は第４図に示したチョッパ回路
の力行動作説明図、第６図は第４図に示したチョッパ回
路の回生動作説明図である。 １……第１トランジスタ、2,21……第１制御信号、３…
…第２トランジスタ、4,22……第２制御信号、５……第
１並列回路、６……第１環流ダイオード、７……第２並
列回路、８……第２環流ダイオード、９……直流電源、
10,11……RCDスナバ回路、12……平滑リアクトル、14…
…電流平滑回路、15……直流回転機、16a,16b……出力
端子、17,20……制御部、18,19……MOS・FET、18a,19a
……FET本体部、18b,19b……寄生ダイオード、23,24…
…スナバコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−250874（ＪＰ，Ａ) 特開 昭62−118766（ＪＰ，Ａ) 特開 昭57−132218（ＪＰ，Ａ) 特開 昭63−59764（ＪＰ，Ａ) 特公 昭59−42554（ＪＰ，Ｂ２) 実公 昭59−14823（ＪＰ，Ｙ２)
Claims (1)
- 【請求項１】入力される第１制御信号に応じた回路開閉
動作を行う有極性の第１スイッチング素子と前記第１ス
イッチング素子に逆並列に接続された第１環流ダイオー
ドとからなる第１並列回路と、 入力される第２制御信号に応じた回路開閉動作を行う有
極性の第２スイッチング素子と前記第２スイッチング素
子に逆並列に接続された第２環流ダイオードとからなる
第２並列回路と、 前記第１及び第２制御信号を出力する制御部と、 平滑リアクトルが設けられかつ前記第２並列回路に並列
に接続された電流平滑回路とを備え、 前記第１並列回路と前記第２並列回路と直流電源とを直
列に接続しかつ前記電流平滑回路の出力端子間に負荷を
接続した状態で前記制御部から前記第１及び第２制御信
号を出力させることにより力行動作または回生動作をさ
せる電流可逆チョッパ回路において、 前記第１及び第２並列回路の各々にコンデンサのみから
なるスナバ回路をそれぞれ並列に接続し、 前記第１環流ダイオードもしくは第２環流ダイオードの
いずれか一方が通電状態にある期間中に、該通電状態に
ある環流ダイオードに逆並列接続されたスイッチング素
子をオンすることを特徴とする電流可逆チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022239A JPH0728528B2 (ja) | 1988-02-02 | 1988-02-02 | 電流可逆チョッパ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022239A JPH0728528B2 (ja) | 1988-02-02 | 1988-02-02 | 電流可逆チョッパ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198273A JPH01198273A (ja) | 1989-08-09 |
| JPH0728528B2 true JPH0728528B2 (ja) | 1995-03-29 |
Family
ID=12077241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022239A Expired - Lifetime JPH0728528B2 (ja) | 1988-02-02 | 1988-02-02 | 電流可逆チョッパ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728528B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4765018B2 (ja) * | 2005-06-10 | 2011-09-07 | 富士電機株式会社 | 電力変換装置 |
| US8278856B2 (en) * | 2010-12-08 | 2012-10-02 | Flextronics Automotive Inc. | Low loss low noise motor control system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019134Y2 (ja) * | 1982-07-20 | 1985-06-10 | 日本電信電話株式会社 | 水密扉の支持台車復元装置 |
| JPS5942554A (ja) * | 1982-09-01 | 1984-03-09 | Canon Inc | 複写装置 |
| JPS62118766A (ja) * | 1985-11-18 | 1987-05-30 | Advantest Corp | 両極性スイツチング電源 |
| JPS62250874A (ja) * | 1986-04-23 | 1987-10-31 | Fuji Electric Co Ltd | 直列共振負荷用電圧形インバ−タ |
-
1988
- 1988-02-02 JP JP63022239A patent/JPH0728528B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01198273A (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161023A (en) | Up-and-down chopper circuit | |
| US5119000A (en) | Low noise motor drive circuit | |
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| US5642273A (en) | Resonant snubber inverter | |
| JP3577807B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JPS5826568A (ja) | 電力用スイッチング・トランジスタ用のスナッバ回路 | |
| JPH10108477A (ja) | インバータ回路 | |
| JP4925719B2 (ja) | ゲート駆動回路 | |
| JPH1052061A (ja) | 共振ドライブ回路 | |
| US3845379A (en) | Chopper circuit for d.c. motor | |
| JPH0728528B2 (ja) | 電流可逆チョッパ回路 | |
| US4404476A (en) | Pulse shaping and amplifying circuit | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2791049B2 (ja) | 半導体駆動回路 | |
| JP2797338B2 (ja) | ゲートドライブ回路 | |
| JP3269092B2 (ja) | 断続通電用ｍｏｓ回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| EP0062348B1 (en) | Method of halting a pulse width modulation inverter | |
| JPH10136646A (ja) | 同期整流器 | |
| JP3361953B2 (ja) | ブリッジインバータ回路 | |
| JP3048507B2 (ja) | Ｇｔｏのゲート回路 | |
| JP3144124B2 (ja) | インバータ装置 | |
| JPS6349102Y2 (ja) | ||
| JP2004173336A (ja) | モータ駆動装置 | |
| Goffeau | Up-and-down chopper circuit |