JP3361953B2 - ブリッジインバータ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】 本発明は、ブリッジインバータ
回路に関するものであり、特に比較的低い周波数の矩形
波を発生するブリッジインバータ回路に関するものであ
る。

【０００２】

【従来技術】 ブリッジ接続されたスイッチング素子を
用いて矩形波を発生させるブリッジインバータ回路は従
来より広く使用されてきている。このブリッジインバー
タ回路のスイッチング素子の駆動回路については、対角
線上の位置の各スイッチング素子に交互に駆動信号を与
えることが必要である。また、過渡期に同じアームのス
イッチング素子を導通させないように注意しなければな
らない。そのための駆動回路は複雑な構成となる場合が
多い。

【０００３】

【発明が解決しようとする課題】 本発明は、ブリッジ
インバータ回路において、駆動回路の簡素化と同時導通
等の誤動作によるスイッチング素子の破壊を防止するこ
とを目的とする。

【０００４】

【課題を解決するための手段】 本発明は、この課題を
解決するため、以下の手段を提案する。入力直流電源に
接続される一対の入力端子と、この一対の入力端子に接
続される主電力供給線とコモン線と、これら主電力供給
線とコモン線間に接続され、順次直列接続される上アー
ムのスイッチング素子とダイオード手段と下アームのス
イッチング素子とからなるブリッジアームであって、前
記上アームのスイッチング素子の制御電極と前記ダイオ
ード手段のカソードとの間を接続する接続線を有するブ
リッジアームと、このブリッジアームと同じ構成の第２
のブリッジアームと、これらのブリッジアームの前記上
アームのスイッチング素子と前記ダイオード手段のアノ
ードとの接続点より引き出される一対の出力端子と、前
記ブリッジアームの一方の下アームのスイッチング素子
の制御端子とコモン線との間に接続され、繰り返し矩形
波に対応してオンオフする駆動用のスイッチング素子
と、前記ブリッジアームの一方の下アームのスイッチン
グ素子の主端子と前記ブリッジアームの他方の下アーム
のスイッチング素子の制御端子との間に接続されたダイ
オード手段と、前記各アームのスイッチング素子の制御
端子の駆動用電源と、からなり、前記駆動用のスイッチ
ング素子のオンオフにより前記第１、第２のブリッジア
ームの前記スイッチング素子をスイッチングさせること
を特徴とするブリッジインバータ回路を提案する。

【０００５】

【実施例】 図１は本発明にかかるインバータ回路の一
実施例である。図において、直流電源１０をインダクタ
９を介してブリッジ接続されたスイッチング素子である
ＦＥＴ１，ＦＥＴ２，ＦＥＴ３，ＦＥＴ４の回路に接続
される。ＦＥＴ１のソース電極とＦＥＴ２のドレイン電
極との間にはダイオード１０１が直列接続される。ま
た、ＦＥＴ３のソース電極とＦＥＴ４のドレイン電極と
の間にはダイオード３０１が直列接続される。ＦＥＴ１
のソース電極からは出力端子７が引き出され、ＦＥＴ３
のソース電極からは出力端子８が引き出される。これら
出力端子７と８との間には、負荷１１が接続される。

【０００６】 スイッチング素子である各ＦＥＴの駆動
回路については、まずＦＥＴ２のゲート電極とソース電
極間には、トランジスタ２１０のコレクタ・エミッタが
接続される。そしてトランジスタ２１０のベース・エミ
ッタ間にはパルス信号源５が接続される。また４個のＦ
ＥＴ１〜４のゲート駆動用の電源として直流電源６を設
ける。この直流電源６のマイナス端子は回路のコモン線
に接続される。一方、直流電源６のプラス端子は、ダイ
オード１０４と抵抗器１０２とを介してＦＥＴ１のゲー
ト電極に接続され、抵抗器２０２を介してＦＥＴ２のゲ
ート電極に接続され、ダイオード３０４と抵抗器３０２
とを介してＦＥＴ３のゲート電極に接続され、抵抗器４
０２を介してＦＥＴ４のゲート電極にそれぞれ接続され
る。ＦＥＴ１については、抵抗器１０２とダイオード１
０４との接続点とＦＥＴ１のソース電極との間にコンデ
ンサ１０３が接続される。同様に、ＦＥＴ３について
は、抵抗器３０２とダイオード３０４との接続点とＦＥ
Ｔ３のソース電極との間にコンデンサ３０３が接続され
る。ＦＥＴ４のゲート電極とＦＥＴ２のドレイン電極の
間にはダイオード４０４が接続される。

【０００７】

【動作説明】 まず、コンデンサ１０３とコンデンサ３
０３の充電経路については、パルス信号源５がＬレベル
にあると、トランジスタ２１０がオフしてＦＥＴ２が直
流電源６から抵抗器２０２を介して順バイアスされる。
直流電源６から抵抗器４０２とダイオード４０４とを介
して電流が流れ、ＦＥＴ４がゼロバイアスされる。ま
た、直流電源６は、直流電源６→ダイオード１０４→コ
ンデンサ１０３→ダイオード１０１→ＦＥＴ２→直流電
源６の経路でコンデンサ１０３に充電電流が流れる。つ
ぎに、パルス信号源５がＨレベルにあると、トランジス
タ２１０がオンしＦＥＴ２がゼロバイアスされる。直流
電源６から抵抗器４０２を介して電流が流れ、ＦＥＴ４
が順バイアスされる。直流電源６からは、直流電源６→
ダイオード３０４→コンデンサ３０３→ダイオード３０
１→ＦＥＴ４→直流電源６の経路でコンデンサ３０３に
充電電流が流れる。

【０００８】 つぎに、負荷給電のインバータ動作の説
明をする。パルス信号源５がＨレベルになると、トラン
ジスタ２１０がオンしてＦＥＴ２がゼロバイアスとな
り、ＦＥＴ２はオフする。すると、直流電源６は抵抗器
４０２を介してＦＥＴ４を順バイアスする。このときＦ
ＥＴ１に着目すると、ゲートがダイオード１０１による
逆バイアスがなくなり、コンデンサ１０３に充電された
電荷より、抵抗器１０２を介してＦＥＴ１は順バイアス
される。したがって、直流電源１０より直流電源１０→
インダクタ９→ＦＥＴ１→負荷１１→ダイオード３０１
→ＦＥＴ４→直流電源１０の経路で電流が流れ、負荷１
１には、出力端子７をプラス、出力端子８をマイナスと
する極性の出力電圧が発生する。このとき、ダイオード
３０１に順方向電流が流れるので、そのアノードを正と
し、カソードを負とする順方向電圧降下が発生する。こ
のダイオード３０１の順方向電圧降下は、ＦＥＴ３のゲ
ート・ソース間に並列接続されて逆バイアスとして、Ｆ
ＥＴ３を強制オフとする。

【０００９】 つぎに、パルス信号源５がＬレベルにな
ると、ＦＥＴ２が順バイアスとなりオフし、ＦＥＴ４は
ゼロバイアスとなる。このときＦＥＴ３に着目すると、
ダイオード３０１による逆バイアスがなくなり、コンデ
ンサ３０３に充電された電荷より、抵抗器３０２を介し
てＦＥＴ３は順バイアスされる。したがって、直流電源
１０より直流電源１０→インダクタ９→ＦＥＴ３→負荷
１１→ダイオード１０１→ＦＥＴ２→直流電源１０の経
路で電流が流れ、負荷１１には、出力端子８をプラス、
出力端子７をマイナスとする極性の電圧が発生する。こ
のとき、ダイオード１０１に順方向電流が流れるので、
そのアノードを正とし、カソードを負とする順方向電圧
降下が発生する。このダイオード１０１の順方向電圧降
下は、ＦＥＴ１のゲート・ソース間に並列接続されて逆
バイアスとして、ＦＥＴ１を強制オフとする。

【００１０】 以下同様にして、パルス源５の極性の交
替に応じてスイッチング素子が対角線上に交互にオンオ
フを繰り返して、出力端子７，８には矩形波出力が発生
する。

【００１１】 上アームのＦＥＴ１からＦＥＴ２へと入
れ替わるときに、導通中のＦＥＴ１のゲート電荷を抜き
出す期間にわずかにスパイク電流が流れる。このスパイ
ク電流からスイッチング素子等を保護するためインダク
タ９が設けられている。なお、各ＦＥＴの耐量がこのス
パイク電流に対して十分な値であれば、このインダクタ
９は省くことができる。

【００１２】 本発明は、図１に示す実施例に限定され
るものではない。図１に示す回路において、ダイオード
１０４，３０４を省いて、コンデンサ１０３，３０３の
位置に独立の直流電圧を与えても、同様の作用をする。
また、スイッチング素子としてはＦＥＴに限らず、ＩＧ
ＢＴでも適用することができる。またバイポーラトラン
ジスタでも原理的には適用することができる。

【００１３】

【発明の効果】 本発明は以上述べたような特徴を有し
ており、駆動信号源が１個で済み回路構成が簡素で経済
的である。また駆動に関して誤動作等がなく、信頼性が
極めて高い。

【図面の簡単な説明】

【図１】 本発明に係るブリッジインバータの一実施例
を示す。

【符号の説明】

１，２，３，４…ＦＥＴ ５…パルス信号源 ６…
直流電源 ７，８…出力端子 ９…インダクタ １０…入力直
流電源 １１…負荷 １２，１３…入力端子 １４…主電力
供給線 １６…コモン線

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力直流電源に接続される一対の入力端子
   と、 この一対の入力端子に接続される主電力供給線とコモン
   線と、 これら主電力供給線とコモン線間に接続され、順次直列
   接続される上アームのスイッチング素子とダイオード手
   段と下アームのスイッチング素子とからなるブリッジア
   ームであって、前記上アームのスイッチング素子の制御
   電極と前記ダイオード手段のカソードとの間を接続する
   接続線を有するブリッジアームと、 このブリッジアームと同じ構成の第２のブリッジアーム
   と、 これらのブリッジアームの前記上アームのスイッチング
   素子と前記ダイオード手段のアノードとの接続点より引
   き出される一対の出力端子と、 前記ブリッジアームの一方の下アームのスイッチング素
   子の制御端子とコモン線との間に接続され、繰り返し矩
   形波に対応してオンオフする駆動用のスイッチング素子
   と、 前記ブリッジアームの一方の下アームのスイッチング素
   子の主端子と前記ブリッジアームの他方の下アームのス
   イッチング素子の制御端子との間に接続されたダイオー
   ド手段と、 前記各アームのスイッチング素子の制御端子の駆動用電
   源と、 からなり、前記駆動用のスイッチング素子のオンオフに
   より前記第１、第２のブリッジアームの前記スイッチン
   グ素子をスイッチングさせることを特徴とするブリッジ
   インバータ回路。
2. 【請求項２】入力直流電源に接続される一対の入力端子
   １２，１３と、 この入力端子１２に接続される主電力供給線１４と、 この入力端子１３に接続されるコモン線１６と、 前記主電力供給線１４とコモン線１６間に接続され、順
   次直列接続される上アームのスイッチング素子１とダイ
   オード１０１と下アームのスイッチング素子２と、 この上アームのスイッチング素子１とダイオード１０１
   のアノードとの接続点より引き出される出力端子７と、 前記スイッチング素子１の制御電極と前記ダイオード１
   ０１のカソードとの間を接続する接続線１０５と、 前記主電力供給線１４とコモン線１６間に接続され、順
   次直列接続される第２の上アームのスイッチング素子３
   とダイオード３０１と下アームのスイッチング素子４
   と、 この上アームのスイッチング素子３とダイオード３０１
   のアノードとの接続点より引き出される出力端子８と、 前記スイッチング素子３の制御電極と前記ダイオード３
   ０１のカソードとの間を接続する接続線３０５と、 駆動用の直流電源６であって、前記コモン線１６に一端
   を接続し、他端を抵抗器２０２を介して前記スイッチン
   グ素子２の制御電極に接続し、同様に抵抗器４０２を介
   して前記スイッチング素子４の制御電極に接続し、同様
   にダイオード１０４と抵抗器１０２を介して前記スイッ
   チング素子１の制御電極に接続し、同様にダイオード３
   ０４と抵抗器３０２を介して前記スイッチング素子３の
   制御電極に接続する直流電源６と、 前記ダイオード１０４と抵抗器１０２の接続点と前記ダ
   イオード１０１のアノードとの間に接続されたコンデン
   サ１０３と、 前記ダイオード３０４と抵抗器３０２の接続点と前記ダ
   イオード３０１のアノードとの間に接続されたコンデン
   サ３０３と、 前記スイッチング素子２の制御端子とコモン線１６との
   間に接続され、繰り返し矩形波に対応してオンオフする
   スイッチング素子２１０と、 前記スイッチング素子４の制御端子と前記スイッチング
   素子２の主端子との間に接続されたダイオード４０４
   と、 を備え、スイッチング素子２１０のオンオフによりスイ
   ッチング素子１とスイッチング素子２とスイッチング素
   子３とスイッチング素子４とをスイッチングさせること
   を特徴とするブリッジインバータ回路。
3. 【請求項３】前記入力端子１２と前記主電力供給線１４
   との間に直列接続されたインダクタ９を備えることを特
   徴とする請求項２に記載のブリッジインバータ回路。