JPH07283280A - 接続装置およびその製造方法 - Google Patents

接続装置およびその製造方法

Info

Publication number
JPH07283280A
JPH07283280A JP2689595A JP2689595A JPH07283280A JP H07283280 A JPH07283280 A JP H07283280A JP 2689595 A JP2689595 A JP 2689595A JP 2689595 A JP2689595 A JP 2689595A JP H07283280 A JPH07283280 A JP H07283280A
Authority
JP
Japan
Prior art keywords
forming
contact terminal
film
connection device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2689595A
Other languages
English (en)
Other versions
JP3658029B2 (ja
Inventor
Susumu Kasukabe
進 春日部
Mitsuo Usami
光雄 宇佐美
Keijiro Uehara
敬二郎 上原
Takashi Tase
隆 田勢
Masakazu Ishino
正和 石野
Takashi Kashimura
隆司 樫村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP02689595A priority Critical patent/JP3658029B2/ja
Publication of JPH07283280A publication Critical patent/JPH07283280A/ja
Application granted granted Critical
Publication of JP3658029B2 publication Critical patent/JP3658029B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 検査対象について、多点かつ高密度で接触で
きる接触端子を有する接続装置およびその製造方法を提
供する。 【構成】 接触端子103を形成するための型となる穴
を、シリコンウエハの異方性エッチングにより形成し
て、この型を用いて、接触端子103、ポリイミド膜よ
りなる絶縁フィルム104および引き出し用配線105
を形成する。更に、該絶縁フィルム104と配線基板1
07との間に、緩衝層108および基板109となるシ
リコンウエハを挾みこんで一体とし、型を除去する。そ
の後、配線基板107の電極110aに、引き出し用配
線105をはんだ111で接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、対接する電極に接触し
た接触端子を通して電極に電気信号を伝送する接続装置
およびその製造方法、ならびに、それを用いた試験装置
に関し、特に、半導体素子検査用の多数で高密度の電極
に対して接触することに好適な接続装置に関するもので
ある。
【0002】
【従来の技術】図17(A)に示したウエハ1は、その
面上に多数のLSI用の半導体素子(チップ)2が設け
られ、切り離して使用に供される。図17(B)は、上
記半導体素子2の内の1個を拡大して示した斜視図であ
る。該半導体素子2の表面には、その周囲に沿って多数
の電極3が列設されている。
【0003】こうした半導体素子2を工業的に多数生産
し、その電気的性能を検査するには、図18および図1
9に示すような構造の接続装置が用いられている。この
接続装置は、プローブカード4と、これから斜めに出た
タングステン針からなるプローブ5とで構成される。こ
の接続装置による検査では、プローブ5のたわみを利用
した接触圧により前記電極3をこすって接触をとり、そ
の電気特性を検査する方法が用いられている。
【0004】また、半導体素子の高密度化が進み、図2
0に示したように、はんだ接続に供するはんだバンプ6
をその電極上に有するチップ状の半導体素子2が開発さ
れている。このような半導体素子2についての検査とし
て、図21に示すように、半導体素子2を、配線基板7
の表面の電極8に対向させ、上記はんだバンプ6を介し
て接続する方法がある。この方法は、高密度実装、歩留
まりの高い一括接続に適することから、その応用が拡大
している。
【0005】上記のような半導体素子の高密度化、狭ピ
ッチ化がさらに進み、高速信号による動作試験が必要に
なった場合の半導体素子の特性検査を可能とする検査方
法および検査装置として、特開昭64−71141号公
報に記載された技術がある。この技術は、互いに反対方
向に突出するようにバネで付勢された2本の可動ピン
を、チューブに出没自在に嵌め込んだ形状のスプリング
プローブを用いるものである。すなわち、このスプリン
グプローブの一端側の可動ピンを、検査対象物の電極に
当接させ、他端側の可動ピンを、測定回路側の基板に設
けられた端子に当接することにより、検査を行う。
【0006】スプリングプローブ以外の極細プローブの
例として、1988年度のITC(インターナショナル
テスト コンファレンス)の講演論文集の601頁か
ら607頁に記載された技術がある。図22は、その構
造概略図、図23は同じく要部拡大斜視図である。ここ
で用いられる導体検査用のプローブは、フレキシブルな
誘電体膜20の上面にリソグラフ技術で配線21を形成
し、被検査対象の半導体の電極に対応する位置に設けた
誘電体膜20のスルーホール22にめっきにより、半円
形のバンプ23を形成したものを接触端子として用いる
ものである。この技術は、誘電体膜20の表面に形成し
た配線21および配線基板24を通じて検査回路(図示
せず)に接続されているバンプ23を、板ばね25によ
って、検査対象の半導体素子の電極に押し当てて、信号
の授受を行って検査する方法である。
【0007】また、特開平5−211218号公報に記
載されるものがある。これは、金属板、例えば、ステン
レス板に、テフロン等の非導電皮膜物で部分的に覆い、
覆われていない金属部分に、先端が尖った形状である突
起を有する窪みツールを用いて、その突起を押しつける
ことにより、突起の形状に相当する形状の窪みを形成
し、これに、金属を鍍金して金属層を形成し、さらに、
それに、誘電体基体が積層される。そして、金属層を含
む誘電体基体を金属板から剥がして、構成される。すな
わち、このものは、基体上に、尖った接触部分を有する
コネクタパッドが複数個配置されたものである。そし
て、この尖った接触部分を集積回路パッドに押しつけ
て、検査を行う。
【0008】
【発明が解決しようとする課題】ところで、近年、半導
体素子の高密度化に伴って、検査用のプローブの高密度
多ピン化が進み、半導体素子の電極と検査回路間で電気
信号を伝送するための簡便な接続装置の開発が望まれて
いる。そこで、このような観点から、上記従来の技術に
ついて検討する。
【0009】図17、図18に示した従来のプローブカ
ードの検査方法では、プローブ5の形状から、そこでの
集中インダクタンスが大きく、高速信号での検査に限界
がある。すなわち、プローブカード上での信号線の特性
インピーダンスをR、プローブの集中インダクタンスを
Lとすると、時定数はL/Rとなり、R=50ohm、
L=50nHの場合で1nsで、この程度の高速信号を
扱うと、波形がなまり、正確な検査ができない。従っ
て、通常は、直流的な特性検査に限られている。また、
上記のプロービング方式では、プローブの空間的な配置
に限界があり、半導体素子の電極の高密度化、総数の増
大に対応できなくなっている。
【0010】一方、2個の可動ピンからなるスプリング
プローブを用いる方法は、プローブの長さが比較的短い
ため高速電気特性を検査することが可能である。但し、
自己インダクタンスは、裸のプローブ長にほぼ比例す
る。したがって、直径0.2mm、長さ10mmのプロ
ーブの場合、そのインダクタンスは、9nH程度とな
る。高速電気信号を乱すクロストークノイズおよびグラ
ンドレベルの変動(グランドのリターン電流)は、上記
自己インダクタンスの関数となり、裸のプローブ長にほ
ぼ比例する。このため、数百MHz以上の高速信号を用
いる場合は、10mm以下の短いプローブが必要であ
る。しかし、このようなスプリングプローブを製作する
ことは、困難であり、現実的ではない。
【0011】また、図22、図23に示した銅配線の一
部にめっきにより形成したバンプをプローブとする方法
は、バンプの先端部が平坦あるいは半円形となるため、
アルミニウム電極やはんだ電極などの材料表面に酸化物
を生成する被接触材料に対しては、接触抵抗が不安定に
なり、接触時の荷重を数百mN以上にする必要がある。
しかし、接触時の荷重を大きくしすぎることには問題が
ある。すなわち、半導体素子の高集積化が進み、高密度
多ピン、狭ピッチの電極が半導体素子表面に形成されて
いる。そのため、電極直下に多数の能動素子が形成され
ているため、半導体素子検査時のプローブの電極への接
触圧が大き過ぎると、電極およびその直下の能動素子に
損傷を与えるおそれがある。
【0012】また、特開平5−211218号公報に開
示される方法は、成形型とする金属板に、窪みツールを
押しつけることにより、機械的に穴をあけるため、穴あ
け精度が悪いという問題がある。すなわち、機械的な操
作で行われるため、位置決め精度に限界がある。また、
穴のあき方にもばらつきを生じる。この結果、突起の位
置、形状および大きさにばらつきが生じるという問題が
ある。
【0013】さらに、特開平5−211218号公報に
開示される方法には、各突起の接触圧を適度な値とする
ことが配慮されていない。特に、特開平5−21121
8号公報に開示される方法には、突起の形状等にばらつ
きが生じることが予想されるため、接触が不十分な突起
を完全に接触させるには、全体として大きな接触圧が必
要となり、部分的には、過大な接触圧となってしまうと
いう問題がある。
【0014】本発明の第1の目的は、被検査対象につい
て、多点かつ高密度で接触できる接触端子を有する接続
装置およびその製造方法を提供することにある。
【0015】本発明の第2の目的は、プローブの長さを
短くできて、高周波数まで対応できる電気特性を有する
接続装置およびその製造方法を提供することにある。
【0016】本発明の第3の目的は、加工精度が高く、
しかも、微細な組立て作業を要せずに製造できる接続装
置およびその製造方法を提供することにある。
【0017】本発明の第4の目的は、小さな接触圧で、
接触特性が安定な接触端子を実現させる接続装置および
その製造方法を提供することにある。
【0018】また、本発明の第5の目的は、高密度かつ
多ピンで、電気特性の優れた接続装置を有する検査装置
を提供することにある。
【0019】
【課題を解決するための手段】上記第1ないし第3の目
的を達成するため、本発明の第1の態様によれば、検査
対象と電気的に接触して、電気信号を授受するための接
続装置であって、検査対象と電気的に接触するための複
数個の接触端子と、各接触端子から引出される引出し用
配線とを備え、前記接触端子は、結晶性の型材を異方性
エッチングして得られる先端が尖った形状のエッチング
穴に充填して得られる形態を有する突起で構成され、該
突起は、少なくともその先端側に、導電性部分を有する
ことを特徴とする接続装置が提供される。
【0020】また、本発明の第2の態様によれば、検査
対象と電気的に接触して、電気信号を授受するための接
続装置の製造方法であって、型材の予め定めた複数箇所
で、該型材を異方性エッチングして、先端が尖った形状
のエッチング穴をそれぞれ形成する工程と、該各エッチ
ング穴ごとに、接触端子用の突起および引出し用配線を
形成すると共に、型材を除去して、接触端子を形成する
工程とを有することを特徴とする接続装置の製造方法が
提供される。
【0021】上記本発明の第4の目的を達成するため、
本発明の第3の態様によれば、前記第1の態様にさら
に、絶縁フィルムと、緩衝層と、基板とをさらに有し、
前記接触端子は、該絶縁フィルム表面から先端が突出し
て形成され、前記絶縁フィルムは、緩衝層を挟んで基板
に固定される構成の接続装置が提供される。
【0022】また、本発明の第4の態様によれば、上記
第2の態様にさらに、前記接触端子を形成する工程は、
前記エッチング穴形成後、型材のエッチング穴のある側
の面に導電性薄膜を成膜する工程と、該導電性薄膜の、
各エッチング穴の箇所以外の部分を、絶縁フィルムで覆
う工程と、各エッチング穴の箇所に導電性材料を充填す
る工程とを含み、前記接触端子を形成する工程は、前記
エッチング穴の箇所に導電性材料を充填した後、型材を
除去する前に、前記絶縁フィルムを、緩衝層を介して基
板に固定する工程をさらに含むことを特徴とする接続装
置の製造方法が提供される。
【0023】また、本発明の第5の目的を達成するた
め、本発明の第5の態様によれば、多数の電極が配置さ
れた検査対象の各電極に接触して、電気信号を授受して
検査を行う検査装置において、検査対象物を変位自在に
支持する試料支持系と、第3の態様の接続装置を有し、
該接続装置の接触端子のある面が、試料支持系の検査対
象物と対向するように配置されるプローブ系と、前記試
料支持系の検査対象の変位駆動を制御する駆動制御系
と、前記プローブ系と接続されて検査を行うテスタとを
有することを特徴とする検査装置が提供される。
【0024】また、本発明の第6の態様によれば、多数
の電極が配置された検査対象の各電極に接触して、電気
信号を授受して検査を行う検査装置において、検査対象
物を支持する試料支持部、および、第3の態様の接続装
置を有し、該接続装置は、その接触端子のある面が、試
料支持部の検査対象物と対向するように配置される、少
なくとも1の個別プローブ系と、前記個別プローブ系と
接続されて検査を行うテスタとを有し、前記個別プロー
ブ系は、マザーボードに装着され、該マザーボードを介
して、テスタと接続されることを特徴とする検査装置が
提供される。
【0025】なお、第6の態様では、個別プローブ系
は、マザーボードに装着され、該マザーボードを介し
て、テスタと接続されるが、マザーボードを用いずに、
個別プローブ系をテスタに接続してもよい。
【0026】また、本発明の各態様において用いられる
接触端子は、例えば、先端側になるほど断面積が小さく
なり、かつ、基端側から先端側に向かう複数本の稜を有
する形態の突起で構成され、該突起は、少なくともその
先端側に、導電性部分を有する構造とすることができ
る。
【0027】
【作用】上記の構成によれば、接触端子を、型材の異方
性エッチング穴を型として形成される突起で構成するこ
とができる。異方性エッチングによれば、例えば、角錐
形状の先端が尖った形状の穴が得られる。この穴を型と
することにより、先端側になるほど断面積が小さくな
り、かつ、基端側から先端側に向かう複数本の稜を有す
る形態の突起が得られる。また、エッチング条件を管理
することにより、微細で、高密度の接触端子を、多数
個、高精度に配置することができる。従って、測定対象
物の高密度化に対応することができる。
【0028】また、異方性エッチングによる穴を利用す
ることにより、接触端子の長さを、接触端子をシリコン
のエッチング工程で形成しうる程度に短く(0.001
〜0.5mm)形成することができる。これにより、高
速信号の乱れを小さくすることができる。
【0029】また、高密度多ピン、狭ピッチの半導体素
子の表面電極を全ピン接触することにより、半導体素子
全面で電源供給可能な電圧変動の少ない安定した動作状
態での検査が実現できる。その結果、高速AC検査が可
能となり、半導体素子の高速動作の確認と出力波形の詳
細な観察が可能となり、半導体素子の特性マージンを把
握することができることにより、半導体素子の設計への
効率の良いフィードバックが可能となる。
【0030】また、緩衝層を設けることにより、電極と
接触端子の間隔のばらつきを吸収することができる。す
なわち、絶縁フィルムの材料、膜厚、および、緩衝層の
弾性率を適宜に設定することにより、接触端子は、プロ
ービング時に電極およびその直下の能動素子に損傷を与
えない適度な値に容易に設定することが可能である。ま
た、接触対象である電極に多少の段差があっても、絶縁
フィルムのたわみおよび緩衝層の弾性により、所定の力
にて電極に接触することができる。
【0031】電極パターンの変更に対しては、エッチン
グパターンを取り換えるのみで容易に対応することがで
きる。
【0032】絶縁フィルムの材料として、ポリイミドの
ような高温で使用できる材料を用いることにより、高温
での動作試験が可能となり、検査対象がシリコン系の半
導体素子の場合は、接触端子を形成した上記絶縁膜をシ
リコン基板に固着することにより、線膨張率の差による
変位が少ない接続装置が実現でき、例えば、ウエハ状態
でも容易に高温で検査可能である。
【0033】また、上記接続装置の接続端子の先端位置
を、製造時の温度と実使用時での温度との差を考慮し
て、製造時に材料間の線膨張率の差による先端位置の変
位をあらかじめ設計値に入れて設計したホトレジストマ
スクを用いて接続端子を形成することにより、高温でも
接続端子の先端位置精度が極めて良好な接続装置が実現
できる。
【0034】従って、半導体素子の電極を被接触対象と
した高密度、超多ピンで高速信号による動作試験が可能
で、高温でも接触端子の先端位置精度が良好で電極パタ
ーンの変更にも容易に対応できる接触装置が製作可能で
ある。
【0035】なお、本発明の接続装置は、接触対象が半
導体素子に限定されることなく、対向する電極の接触装
置としても対応でき、狭ピッチ、多ピンであっても製作
可能である。
【0036】
【実施例】以下、本発明に係る接続装置、接触端子、お
よび、検査装置について、実施例に基づいて説明する。
【0037】図14は、本発明の接続装置の第1実施例
の要部を示す。本実施例の接続装置は、基板109と、
その上に設けられた緩衝層108と、絶縁フィルム10
4と、接触端子103と、絶縁フィルム104に設けら
れ、該接触端子103から引出された引出し用配線10
5とを有する。基板109は、配線基板107に搭載さ
れ、絶縁フィルム104は、その周縁部が基板109よ
り外側に延長するように設けられ、延長部104aは、
基板109の外側で滑らかに折り曲げられて、配線基板
107上に固定されている。その際、引出し用配線10
5が、配線基板107に設けられている電極110a
に、電気的に接続される。接続は、例えば、はんだ11
1を用いて行われる。なお、図14では、簡単のため、
接触端子103を1つのみ示す。
【0038】配線基板107は、例えば、ポリイミド樹
脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線
107aおよび接続端子107bを有している。前記電
極110aは、例えば、内部配線107aの一部に接続
されるスルーホール110bで構成される。配線基板1
07と基板109とは、例えば、シリコン系接着剤を用
いて接着される。
【0039】絶縁フィルム104は、可撓性があり、好
ましくは、耐熱性がある樹脂で形成する。本実施例で
は、ポリイミド樹脂が用いられる。緩衝層108は、エ
ラストマ等の弾性を有する物質で構成される。具体的に
は、シリコンゴム等が用いられる。接触端子103およ
び引出し用配線105は、導電性材料で構成される。こ
れらの詳細については、後述する。また、図14では、
接触端子103および引出し用配線105は、説明の簡
単のため、1の接触端子分のみ示すが、もちろん、実際
には、後述するように複数個が配置される。
【0040】図15に本発明の接続装置の第2実施例の
要部を示す。図15に示す接続装置は、接触端子112
および引出し用配線114の構造が異なる他は、上記図
14に示す接続装置と同様に構成される。すなわち、本
実施例では、絶縁フィルム113に突起部を設け、これ
に導体膜を設けて、接触端子112を構成したのもので
ある。本実施例では、導体膜は、引出し用配線114
と、同じ材料で、同じプロセスで一体的に設けられる。
また、引出し用配線114は、上記図14の例とは異な
り、配線基板107とは対向しない面に設けられる。従
って、配線基板107の電極110aと接続するため
に、絶縁フィルム114に、金属めっきで充填されたビ
ア115が設けてある。なお、ビアでなく、ワイヤボン
ディングによって接続するようにしてもよい。
【0041】図16に本発明の接続装置の第3実施例の
要部を示す。図16に示す接続装置は、接触端子116
および引出し用配線114の構造が異なる他は、上記図
14および図15に示す接続装置と同様に構成される。
すなわち、本実施例では、絶縁フィルム117に図14
に示す実施例と同様の突起部を設け、これに導体膜を設
けて、接触端子116を構成したものである。導体膜
は、引出し用配線114と共に、図15に示す実施例と
同様にして設けられる。
【0042】上述した第1実施例および第3実施例は、
接触端子103および116を、導電性材料で構成して
いる。そのため、この部分が他の部分より硬くなるた
め、測定対象物の電極に当接させた際に、接触がより良
好となる。また、第2実施例および第3実施例は、接触
端子112および116の導電性被覆と配線とを同じプ
ロセスで形成できるので、製造が簡単となる。
【0043】これらの接続装置における接触端子の配置
および引出し用配線の配線パターンは、測定対象物、例
えば、半導体集積回路の電極パターンに対応して種々構
成される。図12および図13に、それらの例を示す。
【0044】図12(a)は、本発明の接続装置におけ
る接触端子の配置および引出し用配線の一例を示す平面
図である。図12(b)は、その配線が設けられている
絶縁フィルムを折り曲げた状態を示す斜視図である。ま
た、図13(a)は、本発明の接続装置における接触端
子の配置および引出し用配線の他の例を示す平面図であ
る。図13(b)は、その配線が設けられている絶縁フ
ィルムを折り曲げた状態を示す斜視図である。なお、こ
れらの図において、接触端子および引出し配線は、図示
および説明の簡単のため、数を少なくし、また、密度を
低くして表示してある。実際には、さらに、多数の接触
端子を設けることができ、また、高密度で配置できるこ
とはいうまでもない。
【0045】図12(a)、(b)、および、図13
(a)、(b)に示すように、接続装置は、例えば、ポ
リイミド膜で構成される絶縁フィルム104上に、測定
対象の電極に対応する位置に配置された接触端子103
と、これらの接触端子103に一端が接続され、他端が
絶縁フィルム104の周縁部104aに設けられる端子
部105aまで引き回される引出し用配線105とが設
けられる。引出し用配線105は、種々の態様で配線で
きる。例えば、各配線を一方向に引出して配線したり、
放射状に配線したりすることができる。具体的にいえ
ば、図12(a)および(b)の例は、絶縁フィルム1
04を長方形状に形成し、両端部に端子部105aを配
置してある。また、図13(a)、(b)の例は、絶縁
フィルム104を八角形状に形成し、八角形の各辺に設
けられる端子部105aまで引出し用配線105が設け
られる。
【0046】次に、これらの接続装置の製造の概要につ
いて説明する。なお、接触端子の製造の詳細について
は、後述する。
【0047】検査装置本体へ電気信号を伝送するための
接続装置における配線の引き出し方法として、例えば、
検査対象がウエハに形成されたLSI表面の電極である
場合は、次のように行う。まず、図12(a)または図
13(a)に示したように、該LSI形成ウエハの領域
101よりもひと回り大きな接触端子形成用型材102
を用いて、該LSI形成ウエハと同じ領域101に、接
触端子103を形成するための穴を、異方性エッチング
により形成して、型を製作する。そして、この型を用い
て、接触端子103を構成するための突起を設ける。さ
らに、接触端子形成用型材102の表面に、ポリイミド
膜よりなる絶縁フィルム104、および、引き出し用配
線105を形成する。また、必要に応じて、絶縁フィル
ム104に、図13(a)に示したように、切れ目10
6を入れる。そして、絶縁フィルム104を、型から外
した後、図12(b)あるいは図13(b)に示すよう
に、該LSI形成ウエハの領域101に対応する、接触
端子103を形成した領域を、多角形で囲うように折り
曲げる。さらに、図14に示したように、該絶縁フィル
ム104と配線基板107との間に、緩衝層108とな
るエラストマ、および、基板109となるシリコンウエ
ハを挾みこんで、該配線基板107の電極110aに、
引き出し用配線105をはんだ111で接続する。
【0048】なお、この例では、絶縁フィルム104
を、型から外してから、折り曲げて、配線基板107上
に載置する例を示したが、本発明は、これに限られな
い。後述するように、型から外す前に、緩衝層108お
よび基板109を一体的に取り付けてから、配線基板に
載置することができる。
【0049】次に、上記第1実施例の接続装置の接触端
子部分の構造および製造方法について説明する。
【0050】図2に示す接続装置は、絶縁フィルム10
4としてポリイミド膜32を有し、かつ、これに接触端
子103とが設けられている。接触端子103は、突起
を構成するためのバンプ35と、その先端部に被着され
た導電性被覆31およびめっき膜31bとで構成され
る。また、この接続装置は、ポリイミド膜32の一方の
面(基板対向面)に、引出し用配線105を構成する、
配線38およびめっき膜39が、その一端を前記バンプ
35に接触させて設けられている。さらに、この上に、
緩衝層108を構成するエラストマとしてシリコンゴム
41と、基板109を構成するシリコンウェハ40とが
配置される。導電性被覆31は、本実施例では、金膜で
構成される。また、めっき膜31bは、ロジウム膜で構
成される。めっき膜31bとして、ロジウムを用いる理
由は、ロジウム膜の硬度が金膜より大きいことによる。
【0051】図2に、本実施例の接続装置の各部の代表
的な寸法を示す。図2に示す寸法例から明らかなよう
に、本実施例では、底面の一辺が40μmの四角錐形状
の接触端子が実現できる。しかも、この四角錐は、型材
について、フォトリソグラフィによりパターニングされ
るので、位置および大きさが高精度に決められる。ま
た、異方性エッチングにより形成されるので、形状がシ
ャープに形成できる。すなわち、断面積が先端側ほど小
さくなり、かつ、稜を持つ形状とすることができる。特
に、先端を、後述する表に示すように、尖った形状とす
ることができる。これらの特徴は、他の実施例において
も共通する。
【0052】また、本実施例の接続装置における、この
ような接触端子の寸法および加工精度の一例を、表1に
示す。なお、寸法および配置は、一例であって、本発明
は、これに限定されるものではない。また、本実施例に
限らず、他の実施例においても、同様の寸法および加工
精度が実現できる。
【0053】
【表1】
【0054】接触端子の先端を尖った形状とするのは、
次の理由からである。
【0055】測定対象の電極がアルミニウムの場合、表
面に酸化膜が形成されていて、接触時の抵抗が不安定と
なる。このような電極に対して、接触時の抵抗値の変動
が0.5Ω以下の安定した抵抗値を得るためには、接触
端子の先端部が、電極表面の酸化膜をつき破って、良好
な接触を確保する必要がある。そのためには、例えば、
接触端子の先端が半円形の場合、1ピン当たり300m
N以上の接触圧で、各接触端子を電極に擦りつける必要
がある。一方、接触端子の先端部が、直径10μm−3
0μmの範囲の平坦部を有する形状の場合には、1ピン
当たり100mN以上の接触圧で、各接触端子を電極に
擦りつける必要がある。
【0056】一方、上記した数値で示される形状を持つ
本実施例の接続装置の接触端子の場合には、1ピン当た
り5mN以上の接触圧があれば、電極に擦り突けること
なく、単に押圧するだけで、安定した接触抵抗で、通電
を行うことができる。その結果、低針圧で電極に接触す
ればよいため、電極、または、その直下にある素子に損
傷を与えることが防止できる。また、全接触端子にピン
圧をかけるために必要な力を小さくすることができる。
その結果、この接続装置を用いる試験装置におけるプロ
ーバ駆動装置の耐荷重を軽減し、製造コストを低減する
ことができる。
【0057】なお、1ピン当たり100mN以上の荷重
をかけることができる場合には、例えば、底面の一辺が
40μmの四角錐台の突起であれば、先端部は、一辺を
30μmより小さくするならば、点のように尖っていな
くともよい。ただし、上述した理由から、可能な限り、
先端部の面積は小さくすることが好ましい。
【0058】次に、図14に示す接続装置を形成するた
めの製造プロセスについて、図1を参照して説明する。
【0059】図1は、図14に示す接続装置を形成する
ための製造プロセスのうち、特に、型材であるシリコン
ウエハに異方性エッチングで形成した四角錐の穴を用い
て、四角錐の接触端子先端部を薄膜で形成するための製
造プロセスを工程順に示したものである。
【0060】図1(a)は、厚さ0.2〜0.4mmの
シリコンウエハ26の(100)面の両面に熱酸化によ
り二酸化シリコン膜27を形成する工程を示す。シリコ
ンウエハ26の酸化は、例えば、ウェット酸素中で酸化
温度1000℃で100分の熱酸化により行なう。これ
により、二酸化シリコン膜27を0.5μm程度形成す
る。
【0061】図1(b)は、上記二酸化シリコン膜27
の表面にホトレジストマスク28を形成し、二酸化シリ
コン膜27をエッチングする工程を示す。ホトレジスト
マスク28の形成およびパターニングは、次のように行
う。まず、二酸化シリコン膜27の表面に、OFPR8
00(東京応化工業製)を塗布する。ついで、接触端子
を形成する位置に、一辺が数十μmの正方形の開口部2
9のパターンを露光し、NMD3(東京応化工業製)に
より現像する。次に、開口部29により露出した二酸化
シリコン膜27を、フッ化水素酸とフッ化アンモニウム
液の1:7混液に浸漬してエッチングする。
【0062】図1(c)は、上記ホトレジストマスク2
8を除去し、二酸化シリコン膜27をマスクとして、シ
リコンウエハ26を異方性エッチングして、(111)
面に囲まれた四角錐のエッチング穴26aを形成する工
程を示す。ホトレジストマスク28は、剥離剤としてS
502a(東京応化工業製)を用いて除去する。シリコ
ンウエハ26のエッチングは、例えば、水酸化カリウム
と水の混液に浸漬することにより行う。なお、この液に
代えて、水酸化カリウムとイソプロパノールと水の混液
を用いてもよい。
【0063】図1(d)は、異方性エッチングしたシリ
コンウエハ26の(111)面に、ウェット酸素中での
熱酸化により、二酸化シリコン膜30を、0.5μm程
度形成する工程を示す。
【0064】図1(e)は、異方性エッチングしたシリ
コンウエハ26の表面の二酸化シリコン膜30の表面
に、下地膜31aおよび導電性被覆31を形成する工程
を示す。導電性被覆31形成工程、ここでは、金膜の形
成は、薄膜形成プロセス、例えば、スパッタリング法あ
るいは蒸着法で形成される。具体的には、スパッタリン
グにより、下地膜31aとなる金属として、二酸化シリ
コンと密着性のよいクロムを0.02μm被着した後、
スパッタリングにより、導電性被覆31となる金を0.
5μm被着して、形成される。
【0065】なお、導電性被覆31は、スパッタリング
法あるいは蒸着法で、下地膜31aとして、二酸化シリ
コンと密着性のよいチタンを0.02μm被着した後、
導電性被覆31となる金を0.5μm被着して、形成す
ることもできる。また、導電性被覆31は、金、ロジウ
ムなどの貴金属を0.1〜0.2μm程度、蒸着法ある
いはスパッタリング法で被着した膜に、ニッケルを1〜
2μm程度スパッタリング法あるいは蒸着法により被着
して形成してもよい。
【0066】図1(f)は、上記導電性被覆31の表面
に、絶縁フィルムとなるポリイミド膜32を膜状に形成
し、ついで、接触端子を形成すべき位置33にあるポリ
イミド膜32を、上記導電性被覆31の表面に至るまで
除去する工程を示す。ポリイミド膜32は、例えば、感
光性ポリイミドを10〜30μm程度塗布し、露光、現
像することにより形成される。この際、ポリイミド膜3
2の、接触端子を形成すべき位置33に、開口部34
が、予め定めたマスクパターンを用いて、露光、現像す
ることにより形成される。
【0067】なお、開口部34の形成は、他の方法で行
ってもよい。例えば、次のように行う。上記導電性被覆
31の表面に、ポリイミドを10〜30μm程度塗布し
てベークし、露光、現像して、ポリイミド膜を形成す
る。または、熱硬化したポリイミドの下面に、熱硬化前
のポリイミドを塗布した二層のポリイミド膜を、上記導
電性被覆31の表面に真空中で接着して、加熱硬化して
ポリイミド膜32を形成する。そのポリイミド膜32の
表面に、接触端子を形成すべき位置33に開口部を設け
たアルミニウムのマスクを形成する。そして、ドライエ
ッチングにより、ポリイミド膜32を、酸素プラズマ異
方性ドライエッチングあるいはエキシマレーザアブレー
ションにより、導電性被覆31の表面に至るまで除去
し、上記アルミニウムのマスクを除去して、開口部34
を形成する。
【0068】図1(g)は、接触端子を形成すべき位置
33に形成したポリイミド膜32の開口部34に露出し
た導電性被覆31に、導電性被覆31を電極として、ニ
ッケルのような硬度の高い材料を電気めっきして、接触
端子とするバンプ35を形成する工程を示す。
【0069】ここで、めっき材料としては、例えば、周
期表第VIII属あるいはIB属の金属およびそれらの合金
が挙げられる。これらの金属または合金を電気めっきす
るか、ニッケルボロン、ニッケルリン等を無電解めっき
すればよい。合金めっきとしては、例えば、Ni−P
d、Ag−Pd、Au−Cu、Au−Ag、Au−Ni
を用いる。
【0070】図1(h)は、上記ポリイミド膜32およ
びバンプ35の表面に、銅を、スパッタリング法あるい
は蒸着法により成膜することにより、厚さ1μm程度の
導電膜36を形成して、その表面に配線形成用のホトレ
ジストマスク37を形成する工程を示す。ホトレジスト
マスク37は、銅の導電膜36の表面に、感光性ポリイ
ミドを塗布し、配線パターンを露光、現像することによ
り、形成する。
【0071】図1(i)は、上記ホトレジストマスク3
7を用いて導電膜36(図1(h)参照)をエッチング
することにより、配線38を形成し、ホトレジストマス
ク37を除去して、配線38に厚さ数十μmの銅のめっ
き膜39を形成する工程を示す。
【0072】図1(j)は、めっき膜39による配線を
形成した上記ポリイミド膜32の表面とシリコン基板4
0との間にシリコンゴム41を挟みこんで、一体化する
工程を示す。
【0073】なお、めっき膜39による配線を形成した
上記ポリイミド膜32の表面に、配線の保護膜として、
ポリイミドを一層形成して、そのポリイミド層の表面と
シリコン基板40との間に、シリコンゴム41を挟みこ
んで一体化しても良い。また、必要に応じて、シリコン
ゴム41を省略することもできる。本実施例では、例え
ば、厚さが0.5〜3mmで、硬さ(JISA)が15
〜70程度のシリコンゴムを、エラストマとして用いて
いる。しかし、エラストマは、これに限定されない。な
お、ポリイミド膜32とシリコン基板40との接着は、
シリコンゴム41自体に接着能力があるので、格別に接
着剤を用いることがない。なお、接着剤を用いて接着す
るようにしてもよい。
【0074】図1(k)は、二酸化シリコン膜30およ
びシリコンウエハ26を導電性被覆31の表面に至るま
で、それぞれエッチングして除去した後、さらに、下地
膜31aをエッチングして除去して、導電性被覆31を
露出させ、この導電性被覆31の表面の接触端子先端部
となる部分を覆うようにホトレジストマスク42を形成
する工程を示す。例えば、下地膜31aとして、クロム
を用いた場合には、クロムの除去には、フェリシアン化
カリウムと水酸化ナトリウムの混液を用いる。
【0075】また、導電性被覆31として、金、ロジウ
ム等の貴金属膜を用いて、該導電性被覆31を、下地膜
31aを形成せずに、二酸化シリコン膜30の表面に形
成した場合は、二酸化シリコン膜30とその表面に形成
した貴金属膜との界面を剥離して、貴金属膜の表面の接
触端子先端部となる部分を覆うようにホトレジストマス
ク42を形成してもよい。この方法によれば、二酸化シ
リコン膜30およびシリコンウエハ26をエッチングす
る工程およびクロムあるいはチタンをエッチングする工
程を除くことができるので、製造時間を短縮することが
できる。
【0076】図2は、上記導電性被覆31をポリイミド
膜32の表面に至るまでエッチングして、個々の四角錐
形状を有する導電性被覆31を必要に応じて電気的に分
離し、ホトレジストマスク42を除去する工程を示す。
【0077】この後に、接触端子先端部の四角錐形状を
有する導電性被覆31の表面に、金あるいはロジウムか
らなるめっき膜31bを形成する。これにより、図2に
示す構造の接触端子が形成される。金あるいはロジウム
をめっきすることにより、電気的な接触特性を安定に
し、かつ、向上させることができる。なお、金またはロ
ジウムのめっきを省略してもよい。
【0078】なお、導電性被覆31より硬度が大きいめ
っき膜を設けると、接触端子を接触させる電極の酸化膜
等を突き破ることに好都合である。例えば、導電性被覆
31が金である場合、それより硬度が大きいロジウムを
用いてめっき膜を形成する。
【0079】本実施例によれば、電極パッド部のピッチ
として、10μm程度の接触端子まで容易に形成でき
る。また、接触端子の高さの精度として、±2μm以内
の精度を達成できる。
【0080】次に、図14に示す接続装置を形成するた
めの他の製造プロセスについて、図3を参照して説明す
る。なお、図1に示すプロセスと同じ工程については、
説明を省略する。
【0081】図3(a)は、前記の図1(c)の異方性
エッチングしたシリコンウエハ26の表面に、下地膜3
1a形成し、その上に導電性被覆31を形成する工程を
示す。この工程では、下地膜31aとして、シリコンと
密着性のよい材料、例えば、クロムを用いている。ま
た、導電性被覆31として、例えば、金を用いている。
クロムおよび金を、順次、スパッタリング法あるいは蒸
着法で被着する。なお、下地膜31aとして、クロムに
代えて、チタンを用いていもよい。
【0082】なお、導電性被覆31として、金、ロジウ
ムなどの貴金属を、0.1〜0.2μm程度、蒸着法あ
るいはスパッタ法で被着した膜に、ニッケルを1〜2μ
m程度、スパッタリング法あるいは蒸着法で被覆した膜
を用いてもよい。
【0083】次に、図1(f)から図1(j)と同様な
製造工程を実施し、図3(b)に示すように、銅のめっ
き膜39による配線を形成した上記ポリイミド膜32の
表面とシリコン基板40の間にシリコンゴム41を挟み
こんで一体化する。
【0084】その後、図3(c)に示すように、二酸化
シリコン膜27およびシリコンウエハ26を導電性被覆
31の表面に至るまで、それぞれエッチングして除去す
る。さらに、導電性被膜31の表面にある下地膜31a
をエッチングして除去して、導電性皮膜31の、接触端
子先端部となる部分を覆うように、ホトレジストマスク
42を形成する。その後、導電性被膜31をポリイミド
膜32の表面に至るまでエッチングする。これにより、
個々の四角錐形状を有した導電性被覆31を必要に応じ
て電気的に分離する。
【0085】次に、ホトレジストマスク42を除去し
て、図3(d)に示す接続装置を形成する。
【0086】なお、この後に、接触端子先端部の四角錐
形状を有する導電性被覆31の表面に、金やロジウムを
めっきしてもよい。これにより、電気的な接触特性を安
定にし、かつ、向上させることができる。
【0087】次に、図15に示す接続装置を形成するた
めの製造プロセスについて、図4を参照して説明する。
【0088】図4は、図15に示す接続装置を形成する
ための製造プロセスのうち、特に、型材であるシリコン
ウエハに異方性エッチングで形成した四角錐の穴を用い
て、四角錐の接触端子先端部を薄膜で形成するための製
造プロセスを工程順に示したものである。なお、図1に
示す工程と同じ工程については、説明を省略する。
【0089】図4(a)は、前記の図1(e)の異方性
エッチングしたシリコンウエハ26の表面の二酸化シリ
コン膜30の表面に、下地膜31aおよび導電性被覆3
1を形成する工程を示す。下地膜31aは、例えば、ス
パッタリング法あるいは蒸着法で、クロムを0.02μ
m被着して形成する。導電性被覆31は、例えば、スパ
ッタリング法あるいは蒸着法で、下地膜31a上に、金
を0.2μm被着して形成される。また、下地膜31a
は、クロムに代えて、チタンを、スパッタリング法ある
いは蒸着法で、0.02μm被着してもよい。さらに、
導電性被覆31は、金膜上に、ニッケルを1〜2μm程
度、スパッタリング法あるいは蒸着法で成膜し、その表
面に、ニッケル、銅または両者を、2〜40μm程度電
気めっきするようにしてもよい。
【0090】なお、導電性被覆31として、金、ロジウ
ムなどの貴金属を、0.1〜0.02μm程度、スパッ
タ法あるいは蒸着法で被着した膜に、ニッケルを1〜2
μm程度、スパッタ法あるいは蒸着法で被着した膜を用
いてもよい。
【0091】次に、図4(b)に示すように、上記の導
電性被覆31の表面に、絶縁フィルム113(図15参
照)を構成するポリイミド膜43を形成し、そのポリイ
ミド膜43の表面とシリコン基板40の間にシリコンゴ
ム45を挟みこんで一体化する。ポリイミド膜43とし
ては、例えば、ポリイミドを10〜30μm程度塗布し
て、加熱硬化して形成したものを用いることができる。
また、熱硬化したポリイミドの下面に熱硬化前のポリイ
ミドを塗布した二層のポリイミド膜を、上記導電性被覆
31の表面に真空中で接着して、加熱硬化して形成した
ものを用いることができる。
【0092】図4(c)は、二酸化シリコン膜30およ
びシリコンウエハ26をそれぞれエッチングして除去し
た後、下地膜31aをエッチングして除去し、さらに、
導電性被膜31表面の接触端子先端部となる部分および
配線部分を覆うように、ホトレジストマスク46を形成
する工程を示す。
【0093】なお、導電性被覆31として、金、ロジウ
ム等の貴金属膜を用いた場合は、二酸化シリコン膜30
とその表面に形成した貴金属膜との界面を剥離して、貴
金属膜の表面の接触端子先端部となる部分および配線部
分を覆うように、ホトレジストマスク46を形成しても
よい。この場合には、上述したように、エッチング工程
を省略できて、製造時間を短縮することができる。
【0094】図4(d)は、上記導電性被覆31をポリ
イミド膜43の表面に至るまでエッチングして、個々の
四角錐形状を有する導電性被覆31を、必要に応じて電
気的に分離して配線を形成し、ホトレジストマスク46
を除去する工程を示す。
【0095】なお、この後に、接触端子先端部の四角錐
形状を有した導電性膜31の表面に、金やロジウムをめ
っきしてもよい。それにより、電気的な接触特性を安定
にし、かつ、向上させることができる。
【0096】次に、図15に示す接続装置を形成するた
めの他の製造プロセスについて、図5を参照して説明す
る。なお、図4に示すプロセスと同じ工程については、
説明を省略する。
【0097】図5(a)は、前記の図1(c)の異方性
エッチングしたシリコンウエハ26の表面に、下地膜3
1aおよび導電性被覆31を形成する工程を示す。下地
膜31aは、例えば、シリコンと密着性のよい、クロム
またはチタンを、スパッタリング法あるいは蒸着法で被
着して形成される。導電性被覆31としては、例えば、
金を、下地膜上31aに、スパッタリング法あるいは蒸
着法で被着して形成される。
【0098】次に、図5(b)に示すように、上記導電
性被覆の表面に、ポリイミド膜43を形成し、この上
に、緩衝層であるシリコンゴム45をはさんで、シリコ
ン基板40を一体的に固定する。この工程は、図4
(b)に示す工程と同様である。
【0099】この後、図5(c)に示すように、二酸化
シリコン膜27およびシリコンウエハ26を、それぞれ
エッチングして除去する。さらに、導電性被覆31の接
触端子先端部となる部分および配線となる部分を覆うよ
うに、ホトレジストマスク46を形成する。
【0100】その後、図4(d)に示すプロセスと同様
にして、図5(d)に示す接続装置を形成する。
【0101】なお、この後に、接触端子先端部の四角錐
形状を有する導電性被覆31の表面に、金やロジウムを
めっきしてもよいことは、前述したとおりである。
【0102】次に、図16に示す接続装置を形成するた
めの製造プロセスについて、図6を参照して説明する。
【0103】図6は、図16に示す接続装置を形成する
ための製造プロセスのうち、特に、型材であるシリコン
ウエハに異方性エッチングで形成した四角錐の穴を用い
て、四角錐の接触端子先端部を薄膜で形成するための製
造プロセスを工程順に示したものである。なお、図1ま
たは図4に示す工程と同じ工程については、説明を省略
する。
【0104】図6(a)は、前記の図1(c)の異方性
エッチングした後、二酸化シリコン膜30を形成した図
1(d)に示す状態にあるシリコンウェハ26の、二酸
化シリコン膜30の表面に、下地膜31aおよび導電性
被覆31を形成する工程を示す。下地膜31aは、上記
した各実施例と同様に、例えば、スパッタリング法また
は蒸着法で、二酸化シリコン膜30の密着性のよい、ク
ロムまたはチタンを0.02μm被着して形成すること
ができる。導電性被覆31は、上記した各実施例と同様
に、例えば、スパッタリング法または蒸着法で、下地膜
31a上に、金を0.2μm被着して形成することがで
きる。また、導電性被覆31は、その上に、ニッケルを
1〜2μm程度、スパッタリング法または蒸着法により
被着し、その表面に、ニッケル、銅または両者を、2〜
40μm程度めっきするようにしてもよい。それによ
り、電気的な接触特性を安定にし、かつ、向上させるこ
とができる。
【0105】なお、導電性被覆31として、金、ロジウ
ムなどの貴金属を0.1〜0.2μm程度、蒸着法また
はスパッタリング法で被着した膜に、ニッケルを1〜2
μm程度スパッタリング法または蒸着法で被着し、さら
に、ニッケル、銅または両者を2〜40μm程度めっき
して形成される膜を用いることもできる。
【0106】次に、図6(b)に示すように、上記の導
電性被覆31の表面に、絶縁フィルム117(図16参
照)を構成するためのポリイミド膜32を膜状に形成す
る。このポリイミド膜32に、図1(f)および(g)
に示すように、導電性被覆31を電極として、ニッケル
のような硬度の高い材料を電気めっきして、バンプ35
を形成する。
【0107】そのポリイミド膜32の表面とシリコン基
板40の間にシリコンゴム41を挟みこんで一体化す
る。ポリイミド膜32としては、例えば、ポリイミドを
10〜30μm程度塗布して加熱硬化したもの、また
は、熱硬化したポリイミドの下面に熱硬化前のポリイミ
ドを塗布した二層のポリイミド膜を上記導電性被覆31
の表面に真空中で接着して加熱硬化したものを用いるこ
とができる。
【0108】図6(c)は、二酸化シリコン膜30およ
びシリコンウエハ26をそれぞれエッチングして除去し
た後、下地膜31aをエッチングして除去して、導電性
被覆31の接触端子先端部となる部分および配線となる
部分を覆うようにホトレジストマスク46を形成する工
程を示す。
【0109】図6(d)は、上記ホトレジストマスク4
6で覆われていない導電性被覆31を、ポリイミド膜3
2の表面に至るまでエッチングして、個々の四角錐形状
を有した導電性被覆31を電気的に分離して、配線を形
成し、ホトレジストマスク46を除去し、導電性被覆3
1の表面に金属めっきする工程を示す。すなわち、ここ
では、導電性被覆31の上に、ロジウムからなるめっき
膜31bが形成される。これにより、これにより、電気
的な接触特性を安定にし、かつ、向上させることができ
る。
【0110】なお、図6(d)には、各部の寸法の一例
と、導電性被覆31の膜構造とを示している。導電性被
覆31は、絶縁フィルム側から、金、ロジウムの順に積
層されている。
【0111】次に、図16に示す接続装置を形成するた
めの他の製造プロセスについて、図7を参照して説明す
る。なお、図6に示すプロセスと同じ工程については、
説明を省略する。
【0112】図7(a)は、前記の図1(c)の異方性
エッチング後、上記図6に示す導電性被覆31と同じよ
うにして、導電性被覆31をシリコンウェハ26に被着
する。
【0113】次に、図7(b)に示すように、上記の導
電性被覆31の表面に、絶縁フィルム117(図16参
照)を構成するためのポリイミド膜32を膜状に形成す
る。このポリイミド膜32の接触端子を形成すべき位置
33に、図1(f)および(g)に示すように、導電性
被覆31を電極として、ニッケルのような硬度の高い材
料を電気めっきして、バンプ35を形成する。
【0114】これに引き続いて、バンプ35を形成した
ポリイミド膜32の表面と、シリコン基板40の間にエ
ラストマ41を挟みこんで一体化する工程を示す。
【0115】なお、バンプ35を形成した上記ポリイミ
ド膜32の表面に、保護膜として、ポリイミドを一層形
成して、その表面とシリコン基板40の間にシリコンゴ
ム41を挟みこんで一体化しても良い。また、必要に応
じて、シリコンゴム41を省略することもできる。
【0116】図7(c)は、二酸化シリコン膜27およ
びシリコンウエハ26を、それぞれエッチングして除去
した後、下地膜31aをエッチングして除去し、露出し
た導電性被覆31の表面の接触端子先端部となる部分お
よび配線となる部分を覆うようにホトレジストマスク4
6を形成する工程を示す。
【0117】図7(d)は、上記導電性被覆31をポリ
イミド膜32の表面に至るまでエッチングして、個々の
四角錐形状を有した導電性被覆31を必要に応じて電気
的に分離して配線を形成し、ホトレジストマスク46を
除去する工程を示す。
【0118】なお、この後に、接触端子先端部の四角錐
形状を有した導電性被覆31の表面に金やロジウムをめ
っきしてもよい。これにより、電気的な接触特性を安定
にし、かつ、向上させることができる。
【0119】上記の図1ないし図7に示した実施例で
は、前記の図1(e)の異方性エッチングしたシリコン
ウエハ26の表面の二酸化シリコン膜30の表面に形成
する導電性被覆31の形成工程として、スパッタリング
法あるいは蒸着法で導電材料を被着して形成する工程を
示したが、異方性エッチングしたシリコンウエハ26の
表面の二酸化シリコン膜30の表面に、下地膜31aを
形成せずに、導電性被覆31として、有機導電性膜を形
成してもよい。例えば、有機系導電性ポリマーとして、
ポリピロールを塗布した後、希硫酸溶液に浸漬して導電
性膜を形成すればよい。また、前記導電性被覆31とし
て、カーボン膜、パラジウム膜等を用いてもよい。すな
わち、カーボンブラック懸濁液に異方性エッチングした
前記シリコンウエハを浸漬することにより、カーボン膜
を導電性被覆31として形成するか、あるいは、塩化パ
ラジウムと塩化錫の塩酸水溶液に異方性エッチングした
前記シリコンウエハを浸漬した後、硫酸水溶液に浸漬し
てパラジウムを導電性被覆31として形成すればよい。
また、金属の無電解めっき膜を設けてもよい。
【0120】また、図1(h)および図1(i)に示し
た実施例では、ホトレジストマスク37を用いて導電膜
36をエッチングすることにより、配線38を形成し、
ホトレジストマスク37を除去して、配線38に銅のめ
っき膜39を形成したが、配線38を形成する他の方法
として、前記の図1(g)のポリイミド膜32の開口部
34に接触端子とするバンプ35を形成した後、図24
(h)に示すように、ポリイミド膜32およびバンプ3
5の表面に導電膜36を形成し、その表面に配線形成用
のホトレジストマスク47を形成し、図24(i)に示
すように、上記ホトレジストマスク47に被覆されてい
ない導電膜36の表面に、銅のめっき膜39を形成し、
ホトレジストマスク47を除去した後、銅のめっき膜3
9で被覆されていない導電膜36を選択エッチングによ
り除去して、配線38を形成してもよい。ここで、ホト
レジストマスク47としては、例えば、導電膜36の表
面にポジ型ホトレジストLP−10(ヘキストジャパン
製)を塗布し、配線パターンを露光、現像することによ
り形成する。
【0121】その後は、図1(j)、図1(k)および
図2と同様な製造工程を実施して、図24(j)に示す
接続装置を形成すればよい。
【0122】なお、上記導電膜36を形成する工程とし
て、ポリイミド膜32およびバンプ35の表面に導電膜
36をウェット処理により形成してもよい。すなわち、
導電膜36はポリピロールを塗布した後、希硫酸溶液に
浸漬して導電性膜を形成する。
【0123】なお、図1ないし図7あるいは図24に示
した実施例は、図8(a)に示すような二酸化シリコン
膜50の正方形のマスク51を用いて、シリコンウエハ
52の(100)面を異方性エッチングして、四角錐の
接触先端部を有する接触端子を形成する例である。しか
し、本発明は、これに限られない。例えば、図8(b)
に示すような二酸化シリコン膜50の正方形のマスク5
1を用いて、シリコンウエハ52の(100)面を異方
性エッチングして、先端部に(100)面の平坦部を有
し、四角錐状の(111)面で囲まれた接触先端部を有
する接触端子を形成することができる。図8(c)に示
すような二酸化シリコン膜53の長方形のマスク54を
用いて、シリコンウエハ55の(100)面を異方性エ
ッチングして、接触端子の接触先端形状を形成すること
ができる。図8(d)に示すような二酸化シリコン膜5
3の長方形のマスク54を用いて、シリコンウエハ55
の(100)面を異方性エッチングして、先端部に(1
00)面の平坦部を有し、四角錐状の(111)面で囲
まれた接触端子の接触先端形状を形成することができ
る。また、図8(e)に示すような二酸化シリコン膜5
6の正方形のマスク57を用いて、シリコンウエハ58
の(110)面を異方性エッチングして、接触端子の接
触先端形状を形成することができる。さらに、図8
(f)に示すような二酸化シリコン膜59の長方形のマ
スク60を用いて、シリコンウエハ61の(110)面
を異方性エッチングして、接触端子の接触先端形状を形
成してもよい。
【0124】なお、これまで述べた例では、接触端子を
形成するための型材として、シリコンウエハを用いてい
る。しかし、本発明は、これに限定されない。異方性エ
ッチングによって、先端が尖った形状の穴が形成できる
結晶であれば、他の結晶を用いてもよい。
【0125】また、上記各例では、接触端子として設け
られたものは、全て配線が接続され、有効に使用できる
ものである。しかし、配線が接続されない、単なる突起
としてのみ機能するダミー接触端子を設けることができ
る。すなわち、接触端子の高さと同じか、または、適宜
に設定した高さで、ダミーの接触端子を、必要に応じて
適度に配置することができる。これにより、接触端子の
高さばらつき、または、被接触対象への押し付け圧力の
調整が容易になり、接触特性および信頼性を向上するこ
とができる。
【0126】図9は、本発明の接続装置を用いた一実施
例である検査装置の要部を示す説明図である。
【0127】本実施例において、検査装置は、半導体素
子の製造におけるウエハプローバとして構成されてい
る。この検査装置は、被検査物を支持する試料支持系1
60と、被検査物に接触して電気信号の授受を行なうプ
ローブ系100と、試料支持系160の動作を制御する
駆動制御系150と、測定を行なうテスタ170とで構
成される。なお、被検査物としては、半導体ウエハ1を
対象としている。この半導体ウエハ1の表面には、外部
接続電極としての複数の電極1aが形成されている。
【0128】試料支持系160は、半導体ウエハ1が着
脱自在に載置される、ほぼ水平に設けられた試料台16
2と、この試料台162を支持する、垂直に配置される
昇降軸164と、この昇降軸164を昇降駆動する昇降
駆動部165と、この昇降駆動部165を支持するX−
Yステージ167とで構成される。X−Yステージ16
7、筐体166の上に固定される。昇降駆動部165
は、例えば、ステッピングモータなどからなる。X−Y
ステージ167の水平面内における移動動作と、昇降駆
動部165による上下動などを組み合わせることによ
り、試料台162の水平および垂直方向における位置決
め動作が行われるものである。また、試料台162に
は、図示しない回動機構が設けられており、水平面内に
おける試料台162の回動変位が可能にされている。
【0129】試料台162の上方には、プローブ系10
0が配置される。すなわち、当該試料台162に平行に
対向する姿勢で接続装置100aおよび配線基板107
が設けられる。この接続装置100aには、接触端子1
03を有する絶縁フィルム104と、緩衝層108およ
び基板109が一体的に設けられている。各々の接触端
子103は、該接続装置100aの絶縁フィルム104
に設けられた引出し用配線105を介して、配線基板1
07の下部電極110aおよびスルーホール110b
と、内部配線107aとを通して、該配線基板107に
設けられた接続端子107bに接続されている。なお、
本実施例では、接続端子107bは、同軸コネクタで構
成される。この接続端子107bに接続されるケーブル
171を介して、テスタ170と接続される。ここで用
いられる接続装置は、図14に示した構造のものである
が、これに限定されない。図15あるいは図16に示す
構造のものを用いることもできる。
【0130】駆動制御系150は、ケーブル172を介
してテスタ170と接続されている。また、駆動制御系
150は、試料支持系160の各駆動部のアクチュエー
タに制御信号を送って、その動作を制御する。すなわ
ち、駆動制御系150は、内部にコンピュータを備え、
ケーブル172を介して伝達されるテスタ170のテス
ト動作の進行情報に合わせて、試料支持系160の動作
を制御する。また、駆動制御系150は、操作部151
を備え、駆動制御に関する各種指示の入力の受付、例え
ば、手動操作の指示を受け付ける。
【0131】以下、本実施例の検査装置の動作について
説明する。試料台162の上に、半導体ウエハ1を固定
し、X−Yステージ167および回動機構を用いて、該
半導体ウエハ1に形成された電極1aを、接続装置10
0aに形成された接触端子103の直下に位置決めする
ため、調整する。その後、駆動制御系150は、昇降駆
動部165を作動させ、試料台162を所定の高さまで
上昇させることによって、複数の接触端子103の各々
の先端を目的の半導体素子における複数の電極1aの各
々に所定圧で接触させる。ここまでは、操作部151か
らの操作指示に従って、駆動制御系150により実行さ
れる。なお、これらの位置決め等の調整を自動的に行な
うようにしてもよい。例えば、半導体ウェハ1に基準位
置のマークを予め付しておき、これを読み取り装置で読
み取って、座標の原点を設定するようにして、行なうこ
とができる。この場合、電極の位置は、予め設計データ
を受け取ることにより、駆動制御部150において既知
となる。
【0132】この状態で、ケーブル171、配線基板1
07、絶縁フィルム104、および接触端子103を介
して、半導体ウエハ1に形成された半導体素子とテスタ
170との間で、動作電力や動作試験信号などの授受を
行い、当該半導体素子の動作特性の可否などを判別す
る。上記の一連の試験動作が、半導体ウエハ1に形成さ
れた複数の半導体素子の各々について実施され、動作特
性の可否などが判別される。
【0133】次に、本発明の接続装置を用いた一実施例
である半導体素子のバーンイン工程での検査装置の一例
について説明する。
【0134】図10は、本発明の接続装置を用いた一実
施例である半導体素子のバーンイン工程での検査装置の
要部を示す斜視図、図11は、バーンイン用の半導体素
子検査装置の断面図である。
【0135】本実施例は、ウエハ状態の半導体素子に電
気および温度ストレスを高温状態で加え、半導体素子の
特性検査を実施するウエハプローバとして構成されてい
る。また、本実施例は、一度に複数枚のウエハ1を恒温
槽(図示せず)に入れた状態で、特性検査が行なえるよ
うになっている。
【0136】すなわち、本実施例は、図11に示すよう
に、恒温槽(図示せず)に置かれる支持具190に垂直
に取り付けられるマザーボード181と、これに垂直
に、すなわち、前記支持具190に並行にマザーボード
181に取り付けられる、複数の個別プローブ系180
とで構成される。
【0137】マザーボード181は、各個別プローブ系
180ごとに設けられるコネクタ183と、マザーボー
ド181を介して前記コネクタ183と通じているケー
ブル182とを有する。ケーブル182は、本実施例で
は図示していないが、前記図9に示すテスタ170と同
様なテスタに接続される。
【0138】個別プローブ系180は、被検査物ごとに
設けられる。この個別プローブ系180は、上記した接
続装置100aと、この接続装置が固定される配線基板
107と、被検査物である半導体ウェハ1を支持するウ
ェハ支持基板185と、このウェハ支持基板185が載
置され、個別プローブ系自体をマーザーボード181に
取り付けるための支持ボード184と、前記接続装置1
00aを半導体ウェハ1に当接させるための押さえ基板
186とを有する。
【0139】ウェハ支持基板185より上方にある各部
は、図10に示す構造となっている。すなわち、ウェハ
支持基板185は、例えば、金属板で形成され、半導体
ウェハ1を着脱自在に収容するための凹部185aと、
位置決めのためのノックピン187を有する。
【0140】接続装置100aは、上述したように、絶
縁フィルム104、およびこれに設けられている接触端
子103群と、緩衝層108および基板109とで構成
される。この接続装置100aは、配線基板107に搭
載され、各接触端子103から引出される配線が、配線
107dを介して、コネクタ端子107cに接続され
る。このコネクタ端子107cは、前記コネクタ183
と嵌合するようになっている。なお、この例は、接続装
置100aとして、図14に示すものを用いているが、
これに限定されない。例えば、図15および図16に示
すものを用いることができる。
【0141】この接続装置100aの上方には、押さえ
基板186が装着される。この押さえ基板186は、チ
ャネル状に形成され、そのチャネル186a内に、配線
基板107が収容される。また、この押さえ基板186
の周縁部には、前記ノックピン187と嵌合する穴18
8が設けられている。
【0142】次に、本実施例の測定動作について、説明
する。
【0143】ウエハ支持基板185の凹部185aに、
半導体ウエハ1を固定し、ノックピン187を用いて、
該半導体ウエハ1に形成された各電極を、接続装置10
0aに形成された各接触端子103の直下に位置決めし
て、複数の接触端子103の各々の先端を、半導体素子
における複数の電極のうち目的の電極の各々に、所定圧
で接触させる。この状態で、ケーブル182、マザーボ
ード181、コネクタ183、配線基板107、絶縁フ
ィルム104に設けられた図10には示していない引出
し用配線105(図14参照)、および、接触端子10
3を介して、半導体ウエハ1に形成された半導体素子と
テスタとの間で、動作電力や動作試験信号などの授受を
行い、当該半導体素子の動作特性の可否などを判別す
る。上記の一連の操作が、恒温槽(図示せず)内に設置
された支持具190に固定されたマザーボード181に
固定されたウエハ支持基板185に搭載された半導体ウ
エハ1の各々について実施され、動作特性の可否などが
判別される。
【0144】なお、接続装置の接触端子を電極に接触さ
せる場合、上記実施例では、接触端子と電極とを一対一
対応に接続させているが、これに限られない。すなわ
ち、1の電極について、複数個の接触端子を接触させる
ようにしてもよい。これにより、より確実な接触を確保
できる。
【0145】上記の例では、マザーボード181を用い
ているが、これを用いないで、個別プローブ系180に
ケーブルを介してテスタに接続することにより検査を行
なうようにしてもよい。この場合、個別プローブ系18
0は、マザーボード181に取り付けられるものと異な
る構造であってもよい。例えば、マザーボード181に
取り付けるための部材等を省略することができる。
【0146】また、上記接続装置の接触端子の先端位置
を、製造時の温度と実使用時での温度との差を考慮し
て、製造時に材料間の線膨張率の差による先端位置の変
位をあらかじめ設計値に入れて設計したホトレジストマ
スクを用いて接触端子を形成することにより、高温でも
接触端子の先端位置精度が極めて良好な接続装置が実現
できる。その一例を次に述べる。
【0147】ポリイミドの線膨張率が4×10-5/℃
で、検査対象の電極を形成したシリコンウェハの線膨張
率が2.9×10-6/℃であり、マスク形成時の温度が
20℃で、実使用時の温度が150℃であった場合につ
いて、膨張率および温度差を考慮したポリイミドパター
ン設計する場合の計算は、次式で行なう。例えば、8イ
ンチウェハ表面の中心から100mmの電極位置用ホト
レジストマスクは、次式により、ホトレジストマスクの
中心から99.520195mmの位置として設計すれ
ばよい。言い換えれば、20℃でのシリコンウェハの電
極位置の設計値に対して、その設計値の0.99520
195倍の尺度でホトレジストマスクの電極位置を設計
すればよい。
【0148】
【数1】
【0149】上記各実施例では、引出し用配線105お
よび114を通常の集中定数系での配線として扱ってき
たが、本発明は、これに限定されない。接地層を設ける
ことによって、各引出し用配線105および114を、
マイクロストリップ線路とする構成としてもよい。
【0150】これより、DC検査、高周波域、例えば、
数GHz帯までのAC検査等の、半導体素子の特性検査
が可能となる。
【0151】上記の特性検査が可能な接続装置100a
を用いることにより、例えば、図10に示した前記個別
プローブ系180、および、図11に示した半導体素子
検査装置を、前述のバーンイン検査に限ることなく、半
導体素子の製造における特性検査用のウェハプローバと
して用いることができる。この場合、半導体素子とテス
タ170との間の動作電力や動作試験信号などの授受
が、特性検査用とバーンイン用とで異なる場合でも、テ
スタからの信号の切り換え、または、マザーボードを交
換することにより、前記の個別プローブ系180に一旦
ウェハを装着すれば、一連の検査項目が終了するまで、
個別プローブ系180に装着したままで検査することが
可能となる。
【0152】以上説明した実施例によれば、異方性エッ
チングにより、深さおよび形態のそろった穴を形成で
き、その穴を型にして、接触端子のための突起を形成で
きる。従って、接触端子を、フォトリソグラフィ技術に
より、高密度かつ高精度に形成することができる。しか
も、多数個の接触端子を、位置精度よく一括して形成で
きる。また、穴を形成する際、電極位置を定める設計情
報を利用することにより、接触端子を、検査対象物の電
極位置に正確に対応させることができる。
【0153】以上に説明した各実施例は、シリコンウェ
ハを用いているが、本発明は、これに限定されない。結
晶性の他の材料を用いることもできる。
【0154】また、上記図14、15および16に示す
各実施例では、基板109を介して配線基板に接続装置
を搭載しているが、基板を介さずに、緩衝層を介して絶
縁フィルムを配線基板に固定するようにしてもよい。
【0155】
【発明の効果】本発明によれば、接続装置の接触端子
を、多点、かつ、高密度化できる。しかも、多端子化に
おいて、配線基板の電極パッド部に高密度かつ高精度に
先端部が尖った接続端子を一括形成することができるの
で接続装置の組立性を大幅に向上させる効果がある。
【0156】また、接触端子を薄膜プロセスで微細形状
に形成できるので、プローブの長さを短くできて、高周
波数まで対応できる電気特性を持たせることができる。
【0157】さらに、接続端子の高さ方向ばらつきは、
シリコンの(100)面の異方性エッチングによる(1
11)面で囲まれた四角錐の形状を形成することによ
り、横方向ばらつきと同様に、ホトレジストマスクパタ
ーンの寸法精度に近いレベルにもっていくことができ
る。これにより、接続端子の先端部位置精度を大幅に向
上させる効果がある。しかも、薄膜プロセスで形成する
ので、加工精度が高く、しかも、微細な組立て作業を要
せずに製造できる。
【0158】また、本発明の構成による緩衝層の弾性力
によって接続端子を対向した電極に接触させる接続装置
においては、接触端子と電極とのあいだの距離のばらつ
きを吸収して、小さな荷重で、各接触端子に均等の圧力
が加わるようにすることができる。それにより、全ピン
の接触を確実に行うことができる。また、検査対象物に
過大な荷重をかけることを防ぐことができる。
【図面の簡単な説明】
【図1】図1(a)−(k)は、本発明に関わる接続装
置を形成する製造プロセスの一実施例の工程の一部を示
す断面図である。
【図2】図2は、本発明に関わる接続装置を形成する製
造プロセスの一実施例の工程の残部を示す断面図であ
る。
【図3】図3(a)−(d)は、本発明に関わる接続装
置を形成する製造プロセスの他の実施例の工程を示す断
面図である。
【図4】図4(a)−(d)は、本発明に関わる接続装
置を形成する製造プロセスの他の実施例の工程を示す断
面図である。
【図5】図5(a)−(d)は、本発明に関わる接続装
置を形成する製造プロセスの他の実施例を示す断面図で
ある。
【図6】図6(a)−(d)は、本発明に関わる接続装
置を形成する製造プロセスの他の実施例を示す断面図で
ある。
【図7】図(a)−(d)は、本発明に関わる接続装置
を形成する製造プロセスの他の実施例を示す断面図であ
る。
【図8】図(a)−(f)は、本発明に関わる接続装置
の接触端子を形成するための各種形状の型を示す斜視図
である。
【図9】半導体素子検査装置の駆動部の構成図である。
【図10】バーンイン用の半導体素子検査装置の個別プ
ローブの要部を示す斜視図である。
【図11】バーンイン用の半導体素子検査装置の断面図
である。
【図12】図12(a)は、本発明に関わる半導体素子
検査装置の接触端子および引き出し用配線を形成したポ
リイミド膜の一実施例を示す平面図、図12(b)は、
斜視図である。
【図13】図13(a)は、本発明に関わる半導体素子
検査装置の接触端子および引き出し用配線を形成したポ
リイミド膜の一実施例を示す平面図、図13(b)は、
斜視図である。
【図14】本発明の接続装置の第1実施例の要部を示す
断面図である。
【図15】本発明の接続装置の第2実施例の要部を示す
断面図である。
【図16】本発明の接続装置の第3実施例の要部を示す
断面図である。
【図17】ウエハの斜視図および半導体素子の斜視図で
ある。
【図18】従来の検査用プローブの断面図である。
【図19】従来の検査用プローブの平面図である。
【図20】はんだボールを電極上に有する半導体素子を
示す斜視図である。
【図21】はんだ溶融接続をした半導体素子の実装状態
を示す斜視図である。
【図22】従来のめっきによるバンプを用いた半導体素
子検査装置の要部断面図である。
【図23】図22のめっきによるバンプ部分を示す斜視
図である。
【図24】図24(h)、(i)、(j)は、本発明に
関わる接続装置を形成する製造プロセスの他の実施例の
工程の一部を示す断面図である。
【符号の説明】
1…ウエハ、2…半導体素子、3…電極、4…プローブ
カード、5…プローブ、6…はんだバンプ、7…配線基
板、8…電極、20…誘電体膜、21…配線、22…ビ
ア、23…バンプ、24…配線基板、25…板ばね、2
6…シリコンウエハ、27…二酸化シリコン膜、28…
ホトレジストマスク、29…開口部、30…二酸化シリ
コン膜、31…導電性被覆、32,43…ポリイミド
膜、33…接触端子、34…開口部、35…バンプ、3
6…導電膜、37、42、46、47…ホトレジストマ
スク、38…配線、39…めっき膜、40…シリコン基
板、41、45…シリコンゴム、50…二酸化シリコン
膜、51…正方形のマスク、52…シリコンウエハ、5
3…二酸化シリコン膜、54…長方形のマスク、55…
シリコンウエハ、56…二酸化シリコン膜、57…正方
形のマスク、58…シリコンウエハ、59…二酸化シリ
コン膜、60…長方形のマスク、100…プローブ系、
100a…接続装置、101…LSI形成ウエハの領
域、102…接触端子形成用ウエハ、103、112、
116…接触端子、104、113、117…絶縁フィ
ルム、104a…絶縁フィルムの周縁部、105、11
4…引き出し用配線、105a…絶縁フィルムの端子
部、106…ポリイミド膜の切れ目、107…配線基
板、107a…内部配線、107b…接続端子、107
c…コネクタ端子、107d…配線、108…緩衝層、
109…基板、110a…電極、110b…スルーホー
ル、111…はんだ、115…ビア、150…駆動制御
系、151…操作部、160…試料支持系、162…試
料台、164…昇降軸、165…昇降駆動部、166…
筐体、167…X−Yステージ、170…テスタ、17
1、172…ケーブル、180…個別プロ−ブ、181
…マザ−ボ−ド、182…ケ−ブル、183…コネク
タ、184…支持ボ−ド、185…ウエハ支持基板、1
85a…ウエハ支持基板の凹部、186…押え基板、1
86a…チャンネル、187…ノックピン、188…ノ
ックピンと嵌合する穴。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田勢 隆 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石野 正和 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 樫村 隆司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (39)

    【特許請求の範囲】
  1. 【請求項1】検査対象と電気的に接触して、電気信号を
    授受するための接続装置であって、 検査対象と電気的に接触するための複数個の接触端子
    と、 各接触端子から引出される引出し用配線とを備え、 前記接触端子は、結晶性の型材を異方性エッチングして
    得られる先端が尖った形状のエッチング穴に充填して得
    られる形態を有する突起で構成され、該突起は、少なく
    ともその先端側に、導電性部分を有することを特徴とす
    る接続装置。
  2. 【請求項2】請求項1において、絶縁フィルムをさらに
    有し、前記接触端子は、該絶縁フィルム表面から先端が
    突出して形成される接続装置。
  3. 【請求項3】請求項2において、前記接触端子は、前記
    絶縁フィルムから突出している部分の表面に、それを覆
    うように設けられる導電性被覆を有し、前記導電性部分
    は、該導電性被覆である接続装置。
  4. 【請求項4】請求項3において、前記接触端子は、それ
    自体が導電性材料で形成されるものである接続装置。
  5. 【請求項5】請求項4において、前記接触端子は、前記
    絶縁フィルムを貫通して設けられる接続装置。
  6. 【請求項6】請求項5において、前記引出し用配線は、
    前記絶縁フィルム上に設けられ、前記接触端子を介して
    前記導電性被覆と接続される接続装置。
  7. 【請求項7】請求項5において、前記引出し用配線は、
    前記絶縁フィルム上に、前記導電性被覆と一体的に設け
    られる接続装置。
  8. 【請求項8】請求項3において、前記接触端子は、前記
    絶縁フィルムと同じ材料で構成される接続装置。
  9. 【請求項9】請求項8において、前記引出し用配線は、
    前記絶縁フィルム上に、前記導電性被覆と一体的に設け
    られる接続装置。
  10. 【請求項10】請求項1において、前記型材は、シリコ
    ンウェハである接続装置。
  11. 【請求項11】請求項2において、緩衝層と基板とをさ
    らに有し、前記絶縁フィルムは、緩衝層を挟んで基板と
    固定される接続装置。
  12. 【請求項12】請求項11において、配線基板をさらに
    有し、前記引出し用配線と配線基板との配線とが接続さ
    れる接続装置。
  13. 【請求項13】検査対象と電気的に接触して、電気信号
    を授受するための接続装置の製造方法であって、 型材の予め定めた複数箇所で、該型材を異方性エッチン
    グして、先端が尖った形状のエッチング穴をそれぞれ形
    成する工程と、 該各エッチング穴ごとに、接触端子用の突起および引出
    し用配線を形成すると共に、型材を除去して、接触端子
    を形成する工程とを有することを特徴とする接続装置の
    製造方法。
  14. 【請求項14】請求項13において、前記接触端子を形
    成する工程は、前記エッチング穴形成後、型材のエッチ
    ング穴のある側の面に導電性薄膜を成膜する工程と、該
    導電性薄膜の、各エッチング穴の箇所以外の部分を、絶
    縁フィルムで覆う工程と、エッチング穴の箇所に導電性
    材料を充填する工程とを含むことを特徴とする接続装置
    の製造方法。
  15. 【請求項15】請求項14において、前記接触端子を形
    成する工程は、前記エッチング穴の箇所に導電性材料を
    充填した後、型材を除去する前に、前記絶縁フィルム
    を、緩衝層を介して基板に固定する工程をさらに含むこ
    とを特徴とする接続装置の製造方法。
  16. 【請求項16】請求項15において、前記接触端子を形
    成する工程は、前記エッチング穴の箇所に導電性材料を
    充填する工程と、前記絶縁フィルムを基板に固定する工
    程との間に、前記絶縁フィルム上に、一端が、充填され
    た導電性材料のそれぞれと接続される引出し用配線を形
    成する工程を含むことを特徴とする接続装置の製造方
    法。
  17. 【請求項17】請求項16において、前記接触端子を形
    成する工程は、型材を除去した後、前記導電性薄膜の、
    前記接触端子用突起を覆う部分を残して、他の部分をエ
    ッチングにより除去することを特徴とする接続装置の製
    造方法。
  18. 【請求項18】請求項16において、 前記導電性薄膜を成膜する工程は、下地膜を成膜し、さ
    らに、接触端子を覆う導電性被覆を成膜し、 前記接触端子を形成する工程は、型材を除去した後、前
    記導電性薄膜の内、下地膜を除去し、さらに、前記導電
    性被覆の、接触端子用突起を覆う部分を残して、他の部
    分をエッチングにより除去することを特徴とする接続装
    置の製造方法。
  19. 【請求項19】請求項15において、前記接触端子を形
    成する工程は、型材を除去した後、前記導電性薄膜の、
    前記接触端子用突起を覆う部分および引出し用配線を形
    成する部分を残して、他の部分をエッチングにより除去
    して、引出し用配線を形成する工程を含むことを特徴と
    する接続装置の製造方法。
  20. 【請求項20】請求項15において、 前記導電性薄膜を成膜する工程は、下地膜を成膜し、さ
    らに、接触端子を覆う導電性被覆を成膜し、 前記接触端子を形成する工程は、型材を除去した後、前
    記導電性薄膜の内、下地膜を除去し、さらに、前記導電
    性被覆の、接触端子用突起を覆う部分および引出し用配
    線を形成する部分を残して、他の部分をエッチングによ
    り除去することを特徴とする接続装置の製造方法。
  21. 【請求項21】請求項13において、前記接触端子を形
    成する工程は、前記エッチング穴形成後、型材のエッチ
    ング穴のある側の面に導電性薄膜を成膜する工程と、該
    導電性薄膜を覆う絶縁フィルムを形成する工程とを含む
    ことを特徴とする接続装置の製造方法。
  22. 【請求項22】請求項21において、前記接触端子を形
    成する工程は、前記絶縁フィルムを形成した後、型材を
    除去する前に、前記絶縁フィルムを、緩衝層を介して基
    板に固定する工程をさらに含むことを特徴とする接続装
    置の製造方法。
  23. 【請求項23】請求項22において、前記接触端子を形
    成する工程は、型材を除去した後、前記導電性薄膜の、
    前記接触端子用突起を覆う部分および引出し用配線を形
    成する部分を残して、他の部分をエッチングにより除去
    して、引出し用配線を形成する工程を含むことを特徴と
    する接続装置の製造方法。
  24. 【請求項24】請求項22において、 前記導電性薄膜を成膜する工程は、下地膜を成膜し、さ
    らに、接触端子を覆う導電性被覆を成膜し、 前記接触端子を形成する工程は、型材を除去した後、前
    記導電性薄膜の内、下地膜を除去し、さらに、前記導電
    性被覆の、接触端子用突起を覆う部分および引出し用配
    線を形成する部分を残して、他の部分をエッチングによ
    り除去することを特徴とする接続装置の製造方法。
  25. 【請求項25】請求項13において、型材として結晶性
    の材料を用い、該型材の特定の面を、エッチング穴を形
    成する箇所以外の部分をマスクで覆って、異方性エッチ
    ングを行うことを特徴とする接続装置の製造方法。
  26. 【請求項26】請求項25において、型材として、シリ
    コンウェハを用い、該シリコンウェハに二酸化シリコン
    膜を形成して、これをマスクとしてエッチングを行うこ
    とを特徴とする接続装置の製造方法。
  27. 【請求項27】請求項26において、前記接触端子を形
    成する工程は、前記エッチング穴形成後、型材のエッチ
    ング穴のある側の面に、二酸化シリコン膜を形成する工
    程と、該二酸化シリコン膜上に、二酸化シリコンと密着
    性のよい金属の薄膜を少なくとも1層含む導電性薄膜を
    成膜する工程と、該金属薄膜の、各エッチング穴の箇所
    以外の部分を、絶縁フィルムで覆う工程と、エッチング
    穴の箇所に導電性材料を充填する工程とを含むことを特
    徴とする接続装置の製造方法。
  28. 【請求項28】請求項27において、 前記導電性薄膜を成膜する工程は、二酸化シリコンと密
    着性のよい金属の薄膜を下地膜として成膜し、その上
    に、導電性被覆を成膜し、 前記接触端子を形成する工程は、型材を除去すると共
    に、二酸化シリコンと密着性のよい金属の薄膜を除去す
    る工程と、前記導電性被覆の、接触端子用突起を覆う部
    分を少なくとも残して、他の部分をエッチングにより除
    去する工程とをさらに有することを特徴とする接続装置
    の製造方法。
  29. 【請求項29】請求項27において、前記絶縁フィルム
    で覆う工程は、絶縁フィルムとしてポリイミド膜を形成
    することを特徴とする接続装置の製造方法。
  30. 【請求項30】請求項13において、エッチング穴を形
    成する工程において、各エッチング穴の位置は、製造時
    の温度と実使用時の温度との温度差による熱膨張の変位
    を差し引いて設定される接続装置の製造方法。
  31. 【請求項31】請求項17または19において、前記接
    触端子を形成する工程は、前記導電性薄膜のエッチング
    の際に除去せずに残こした部分に、めっき膜を成膜する
    工程をさらに有する接続装置の製造方法。
  32. 【請求項32】請求項18、20、24または28にお
    いて、前記接触端子を形成する工程は、前記導電性被覆
    のエッチングの際に除去せずに残こした部分に、めっき
    膜を成膜する工程をさらに有する接続装置の製造方法。
  33. 【請求項33】請求項32において、めっき膜は、導電
    性被覆より硬度の大きい材料で形成される接続装置の製
    造方法。
  34. 【請求項34】多数の電極が配置された検査対象の各電
    極に接触して、電気信号を授受して検査を行う検査装置
    において、 検査対象物を変位自在に支持する試料支持系と、 請求項12記載の接続装置を有し、該接続装置の接触端
    子のある面が、試料支持系の検査対象物と対向するよう
    に配置されるプローブ系と、 前記試料支持系の検査対象の変位駆動を制御する駆動制
    御系と、 前記プローブ系と接続されて検査を行うテスタとを有す
    ることを特徴とする検査装置。
  35. 【請求項35】多数の電極が配置された検査対象の各電
    極に接触して、電気信号を授受して検査を行う検査装置
    において、 検査対象物を支持する試料支持部、および、請求項12
    記載の接続装置を有し、該接続装置は、その接触端子の
    ある面が、試料支持部の検査対象物と対向するように配
    置される、少なくとも1の個別プローブ系と、 前記個別プローブ系と接続されて検査を行うテスタとを
    有することを特徴とする検査装置。
  36. 【請求項36】多数の電極が配置された検査対象の各電
    極に接触して、電気信号を授受して検査を行う検査装置
    において、 検査対象物を支持する試料支持部、および、請求項12
    記載の接続装置を有し、該接続装置は、その接触端子の
    ある面が、試料支持部の検査対象物と対向するように配
    置される、少なくとも1の個別プローブ系と、 前記個別プローブ系と接続されて検査を行うテスタとを
    有し、 前記個別プローブ系は、マザーボードに装着され、該マ
    ザーボードを介して、テスタと接続されることを特徴と
    する検査装置。
  37. 【請求項37】請求項14において、前記導電性薄膜
    は、有機導電性膜、カーボン膜およびパラジウム膜のい
    ずれかで形成されるものである接続装置の製造方法。
  38. 【請求項38】検査すべき半導体素子に接触して、信号
    の授受を行なう複数の接触端子、および、各接触端から
    引きだされる引出し用配線を有するプローブと、これら
    の複数の接触端子と接続され、接触端子を解して半導体
    素子に信号を送ると共に、該半導体素子から信号を取り
    込んで検査を行なうテスタとを備える検査装置による半
    導体素子の検査方法において、 前記複数の接触端子を前記半導体素子の電極に押し当
    て、 電気信号を入力して動作試験を行うテスタから前記半導
    体素子に入力信号を供給して、前記半導体素子を電気的
    に動作させ、 前記半導体素子の出力信号を前記テスタに取り込んで、 前記入力信号および出力信号に基づいて検査を行い、 前記各接触端子は、先端側になるほど断面積が小さくな
    り、かつ、基端側から先端側に向かう複数本の稜を有す
    る突起を有し、該突起は、少なくともその先端側に、前
    記引き出し用配線と接続される導電性部分を有し、この
    導電性部分を前記半導体素子の電極に押し当てることを
    特徴とする半導体素子の検査方法。
  39. 【請求項39】検査対象と電気的に接触して、電気信号
    を授受するための接続装置であって、 検査対象と電気的に接触するための複数個の接触端子
    と、 各接触端子から引出される引出し用配線とを備え、 前記接触端子は、先端側になるほど断面積が小さくな
    り、かつ、基端側から先端側に向かう複数本の稜を有す
    る形態の突起で構成され、該突起は、少なくともその先
    端側に、導電性部分を有することを特徴とする接続装
    置。
JP02689595A 1994-02-21 1995-02-15 接続装置およびその製造方法 Expired - Fee Related JP3658029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02689595A JP3658029B2 (ja) 1994-02-21 1995-02-15 接続装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2288594 1994-02-21
JP6-22885 1994-02-21
JP02689595A JP3658029B2 (ja) 1994-02-21 1995-02-15 接続装置およびその製造方法

Related Child Applications (6)

Application Number Title Priority Date Filing Date
JP2001091641A Division JP3718133B2 (ja) 1994-02-21 2001-03-28 半導体装置の製造方法
JP2001091643A Division JP3658334B2 (ja) 1994-02-21 2001-03-28 半導体装置の製造方法
JP2001091642A Division JP3563361B2 (ja) 1994-02-21 2001-03-28 半導体装置の製造方法
JP2003334546A Division JP2004012470A (ja) 1994-02-21 2003-09-26 半導体装置
JP2003334545A Division JP3677027B2 (ja) 1994-02-21 2003-09-26 接続装置
JP2005023980A Division JP4343853B2 (ja) 1994-02-21 2005-01-31 接続装置および接続装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07283280A true JPH07283280A (ja) 1995-10-27
JP3658029B2 JP3658029B2 (ja) 2005-06-08

Family

ID=26360179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02689595A Expired - Fee Related JP3658029B2 (ja) 1994-02-21 1995-02-15 接続装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3658029B2 (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056345A (ja) * 1999-08-19 2001-02-27 Tokyo Electron Ltd プロービングカード及びその製造方法
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
US6344752B1 (en) 1998-08-12 2002-02-05 Tokyo Electron Limited Contactor and production method for contractor
JP2002071720A (ja) * 2000-09-01 2002-03-12 Kobe Steel Ltd 接続装置の製造方法
JP2002243762A (ja) * 2001-02-15 2002-08-28 Mitsubishi Materials Corp コンタクトプローブ及びその製造方法
JP2003028895A (ja) * 2001-07-17 2003-01-29 Kyushu Hitachi Maxell Ltd バンプ付きコンタクトプローブの製造方法
WO2003015155A1 (fr) * 2001-08-07 2003-02-20 Shinozaki Manufacturing Co., Ltd. Procede de fabrication d'une feuille de film mince a bossages et feuille de film mince a bossages
US6784681B2 (en) 2001-02-05 2004-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit testing system and method
US6815962B2 (en) 2001-08-17 2004-11-09 Kabushiki Kaisha Kobe Seiko Sho Connection/inspection device for semiconductor elements
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
US6900646B2 (en) 1998-04-03 2005-05-31 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
JP2006017460A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd フィルムプローブ及びその製造方法
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US6998857B2 (en) 2001-09-20 2006-02-14 Yamaha Corporation Probe unit and its manufacture
WO2006051880A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
WO2006051878A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
US7049837B2 (en) 2002-10-02 2006-05-23 Renesas Technology Corp. Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
JP2006186120A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体検査装置および半導体装置の製造方法
JP2006189430A (ja) * 2004-12-31 2006-07-20 Wen-Chang Dong マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
US7219422B2 (en) 2003-03-19 2007-05-22 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7235413B2 (en) 2003-10-31 2007-06-26 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
CN1327502C (zh) * 2004-01-14 2007-07-18 精工爱普生株式会社 检测装置及其制造方法
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
JP2010098046A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp プローブカードおよび半導体装置の製造方法
US7724006B2 (en) 2008-02-27 2010-05-25 Renesas Technology Corp. Probe card, manufacturing method of probe card, semiconductor inspection apparatus and manufacturing method of semiconductor device
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP4669651B2 (ja) * 2000-06-28 2011-04-13 日本発條株式会社 導電性接触子
CN111868912A (zh) * 2018-03-23 2020-10-30 日本碍子株式会社 半导体制造装置
JP2021043054A (ja) * 2019-09-11 2021-03-18 国立大学法人東北大学 プローブ、プローブユニットおよびプローブカード、並びに、それらの製造方法

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541202B2 (en) 1997-05-09 2009-06-02 Renesas Technology Corp. Connection device and test system
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
US7285430B2 (en) 1997-05-09 2007-10-23 Hitachi, Ltd. Connection device and test system
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
US6900646B2 (en) 1998-04-03 2005-05-31 Hitachi, Ltd. Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof
US6344752B1 (en) 1998-08-12 2002-02-05 Tokyo Electron Limited Contactor and production method for contractor
USRE41515E1 (en) 1998-08-12 2010-08-17 Tokyo Electron Limited Contactor and production method for contactor
JP2001056345A (ja) * 1999-08-19 2001-02-27 Tokyo Electron Ltd プロービングカード及びその製造方法
JP4514855B2 (ja) * 1999-08-19 2010-07-28 東京エレクトロン株式会社 プロービングカードの製造方法
JP4669651B2 (ja) * 2000-06-28 2011-04-13 日本発條株式会社 導電性接触子
JP2002071720A (ja) * 2000-09-01 2002-03-12 Kobe Steel Ltd 接続装置の製造方法
US6784681B2 (en) 2001-02-05 2004-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit testing system and method
JP2002243762A (ja) * 2001-02-15 2002-08-28 Mitsubishi Materials Corp コンタクトプローブ及びその製造方法
JP2003028895A (ja) * 2001-07-17 2003-01-29 Kyushu Hitachi Maxell Ltd バンプ付きコンタクトプローブの製造方法
WO2003015155A1 (fr) * 2001-08-07 2003-02-20 Shinozaki Manufacturing Co., Ltd. Procede de fabrication d'une feuille de film mince a bossages et feuille de film mince a bossages
US6815962B2 (en) 2001-08-17 2004-11-09 Kabushiki Kaisha Kobe Seiko Sho Connection/inspection device for semiconductor elements
US6998857B2 (en) 2001-09-20 2006-02-14 Yamaha Corporation Probe unit and its manufacture
US7049837B2 (en) 2002-10-02 2006-05-23 Renesas Technology Corp. Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US7351597B2 (en) 2003-03-19 2008-04-01 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7219422B2 (en) 2003-03-19 2007-05-22 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
US7235413B2 (en) 2003-10-31 2007-06-26 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
CN1327502C (zh) * 2004-01-14 2007-07-18 精工爱普生株式会社 检测装置及其制造方法
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
JP2006017460A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd フィルムプローブ及びその製造方法
JP4541782B2 (ja) * 2004-06-30 2010-09-08 東レエンジニアリング株式会社 フィルムプローブ及びその製造方法
US7656174B2 (en) 2004-07-15 2010-02-02 Renesas Technology Corp. Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
WO2006051880A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
WO2006051878A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
CN100380622C (zh) * 2004-12-28 2008-04-09 瑞萨科技有限公司 半导体检查装置以及半导体装置的制造方法
US7227370B2 (en) 2004-12-28 2007-06-05 Renesas Technology Corp. Semiconductor inspection apparatus and manufacturing method of semiconductor device
JP2006186120A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体検査装置および半導体装置の製造方法
JP2006189430A (ja) * 2004-12-31 2006-07-20 Wen-Chang Dong マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US8357933B2 (en) 2005-03-11 2013-01-22 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
US7534629B2 (en) 2005-06-08 2009-05-19 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7407823B2 (en) 2005-06-21 2008-08-05 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2007005405A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
US7501300B2 (en) 2005-06-29 2009-03-10 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
US7537943B2 (en) 2006-10-24 2009-05-26 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
US7724006B2 (en) 2008-02-27 2010-05-25 Renesas Technology Corp. Probe card, manufacturing method of probe card, semiconductor inspection apparatus and manufacturing method of semiconductor device
JP2010098046A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp プローブカードおよび半導体装置の製造方法
CN111868912A (zh) * 2018-03-23 2020-10-30 日本碍子株式会社 半导体制造装置
CN111868912B (zh) * 2018-03-23 2023-11-03 日本碍子株式会社 半导体制造装置
JP2021043054A (ja) * 2019-09-11 2021-03-18 国立大学法人東北大学 プローブ、プローブユニットおよびプローブカード、並びに、それらの製造方法

Also Published As

Publication number Publication date
JP3658029B2 (ja) 2005-06-08

Similar Documents

Publication Publication Date Title
JPH07283280A (ja) 接続装置およびその製造方法
JP3502874B2 (ja) 接続装置およびその製造方法
JP3553791B2 (ja) 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
US7409762B2 (en) Method for fabricating an interconnect for semiconductor components
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
JP4560292B2 (ja) シリコンフィンガーコンタクタを有するコンタクトストラクチャ
JP2001284421A (ja) コンタクトストラクチャ
US20080029763A1 (en) Transmission Circuit, Connecting Sheet, Probe Sheet, Probe Card, Semiconductor Inspection System and Method of Manufacturing Semiconductor Device
KR20010086060A (ko) 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
JP3677027B2 (ja) 接続装置
JP3658334B2 (ja) 半導体装置の製造方法
JP3502875B2 (ja) 接続装置およびその製造方法
JPH10239348A (ja) 接続装置、その製造方法および検査装置
JP3563361B2 (ja) 半導体装置の製造方法
JP4343853B2 (ja) 接続装置および接続装置の製造方法
JP3718133B2 (ja) 半導体装置の製造方法
WO1995034000A1 (fr) Dispositif de connexion et sa fabrication
JP2008185596A (ja) 接続装置
JP3825290B2 (ja) 半導体素子の製造方法
JP2004212148A (ja) プローブカード及びコンタクトプローブの接合固定方法
JP2005197757A (ja) 半導体装置の製造方法
JP2004012470A (ja) 半導体装置
JP3581677B2 (ja) 接続装置およびその製造方法
JP2004157127A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050311

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees