JPH0727450B2

JPH0727450B2 - ビデオハードコピー装置

Info

Publication number: JPH0727450B2
Application number: JP1124288A
Authority: JP
Inventors: 康浩吉本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1995-03-29
Anticipated expiration: 2010-03-29
Also published as: JPH02303840A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ビデオ信号仕様（タイミング）の異なる数
種類のビデオ信号を自動判別して、鮮明なハードコピー
を出力できるビデオハードコピー装置に関するものであ
る。

［従来の技術］従来例の構成を第３図及び第４図を参照しながら説明す
る。

第３図は、従来のビデオハードコピー装置の要部を示す
ブロック図である。

第３図において、従来のビデオハードコピー装置は、CP
U（１）と、このCPU（１）に接続されたバス（２）と、
CPU（１）にバス（２）を介して接続されたROM（３）
と、CPU（１）に接続されたRAM（４）と、CPU（１）に
接続されたパラメータ格納メモリ回路（５）と、CPU
（１）に接続されたビデオインターフェイス（６）とか
ら構成されている。

なお、パラメータ格納メモリ回路（５）には１種類のビ
デオ信号のパラメータ群が格納されている。

第４図は、従来のビデオハードコピー装置のビデオイン
ターフェイス（６）を示す回路図である。

第４図において、ビデオインターフェイス（６）は、垂
直ブランキング回路（61）と、垂直アドレス発生回路
（62）と、水平ブランキング回路（63）と、水平アドレ
ス発生回路（64）と、フレームメモリ（65）と、A/D変
換回路（66）と、画像データ入力回路（67）と、タイミ
ング信号発生回路（68）とから構成されている。

つぎに、上述した従来例の動作を第５図及び第６図を参
照しながら説明する。

第５図及び第６図は、ビデオ信号のパラメータ群の一部
を示す説明図である。

第５図において、Ｖ−DST−LINEは垂直表示スタートラ
イン数、Ｖ−DS−LINEは垂直表示ライン数、POLARITY−
Ｖ−SYNCは垂直同期信号（Ｖ）の極性（この図ではマイ
ナスを示す）を表す。

第６図において、Ｈ−DST−DOTは水平表示スタートドッ
ト数、Ｈ−DS−DOTは水平表示ドット数、TOTAL−DOTは
水平トータルドット数、POLARITY−Ｈ−SYNCは水平同期
信号（Ｈ）の極性（この図ではマイナスを示す）を表
す。

ビデオ信号のパラメータとしては、このほかに画像デー
タのＲ、Ｇ、Ｂ各色のビデオゲイン値及びセットアップ
値を表すＶ−GAIN及びSET−UP、サンプリングディレイ
値を表すDELAY等がある。

まず、CPU（１）は、パラメータ格納メモリ回路（５）
からバス（２）を経由して、ビデオ信号のパラメータ群
を読み込み、RAM（４）に書き込む。

つづいて、CPU（１）は、RAM（４）に書き込まれたパラ
メータ群をビデオインターフェイス（６）内の各回路に
供給し設定する。例えば、パラメータＶ−DST−LINEが
垂直ブランキング回路（61）に、パラメータＶ−DS−LI
NEが垂直アドレス発生回路（62）に、パラメータＨ−DS
T−DOTが水平ブランキング回路（63）に、パラメータＨ
−DS−DOTが水平アドレス発生回路（64）に、パラメー
タＶ−GAIN、SET−UPが画像データ入力回路（67）に、
パラメータPOLARITY−Ｖ−SYNC、POLARITY−Ｈ−SYNC、
DELAYがタイミング信号発生回路（68）に供給され設定
される。

タイミング信号発生回路（68）は、パラメータPOLARITY
−Ｖ−SYNC、POLARITY−Ｈ−SYNC、DELAYに基づいて、
垂直及び水平同期信号から各種のタイミング信号を発生
して各回路に供給する。

垂直ブランキング回路（61）及び垂直アドレス発生回路
（62）は、パラメータＶ−DST−LINE、Ｖ−DS−LINE、
及び水平同期信号（Ｈ）に基づいて、垂直アドレスを発
生してフレームメモリ（65）に供給する。

同様に、水平ブランキング回路（63）及び水平アドレス
発生回路（64）は、パラメータＨ−DST−DOT、Ｈ−DS−
DOT、及びDOTCLKに基づいて、水平アドレスを発生して
フレームメモリ（65）に供給する。

画像データ入力回路（67）は、パラメータＶ−GAIN、SE
T−UPに基づいて、画像データを入力処理してA/D変換回
路（66）に供給する。

A/D変換回路（66）は、画像データをサンプリングクロ
ックに基づいて、A/D変換してフレームメモリ（65）に
供給する。

フレームメモリ（65）は、デジタルの画像データを垂直
アドレス、水平アドレス、及びサンプリングクロックに
基づいて、書き込む。

この後、必要に応じて、フレームメモリ（65）に書き込
まれた画像データが出力され印画される。

こうして、従来のビデオハードコピー装置は、パラメー
タ格納メモリ回路（５）に格納されたパラメータ群に基
づいて、このパラメータ群に対応したビデオ信号から画
像データを抽出することができる。

［発明が解決しようとする課題］上述したような従来のビデオハードコピー装置では、ビ
デオ信号仕様の異なるビデオ信号を印画することができ
ないという問題点があった。

また、ビデオ信号仕様の異なるビデオ信号を印画する場
合には、パラメータ格納メモリ回路にビデオ信号仕様に
対応する異なるパラメータをその都度格納しなければな
らないという問題点があった。

この発明は、上述した問題点を解決するためになされた
もので、ビデオ信号仕様の異なるビデオ信号を自動的に
効率よくかつ鮮明に印画することができるビデオハード
コピー装置を得ることを目的とする。

［課題を解決するための手段］この発明に係るビデオハードコピー装置は、以下に述べ
るような手段を備えたものである。

（ｉ）．同期信号の極性を判別する極性判別回路。

（ii）．上記同期信号の周波数を判別する周波数判別回
路。

（iii）．複数のビデオ信号のパラメータ群を格納する
パラメータ格納メモリ回路。

（iv）．上記ビデオ信号のパラメータ群に基づいてビデ
オ信号を取り込むビデオインターフェイス。

（ｖ）．上記同期信号の極性又は周波数の判別結果に基
づいて複数の上記ビデオ信号のパラメータ群の中から１
つの上記ビデオ信号のパラメータ群を選択して上記ビデ
オインターフェイスに設定するCPU。

［作用］この発明においては、極性判別回路によって、同期信号
の極性が判別される。

また、周波数判別回路によって、上記同期信号の周波数
が判別される。

さらに、パラメータ格納メモリ回路によって、複数のビ
デオ信号のパラメータ群が格納される。

さらにまた、ビデオインターフェイスによって、上記ビ
デオ信号のパラメータ群に基づいてビデオ信号が取り込
まれる。

そして、CPUによって、上記同期信号の極性又は周波数
の判別結果に基づいて、複数の上記ビデオ信号のパラメ
ータ群の中から１つの上記ビデオ信号のパラメータ群が
選択され、上記ビデオインターフェイスに設定される。

［実施例］この発明の実施例の構成を第１図を参照しながら説明す
る。

第１図は、この発明の一実施例を示すブロック図であ
り、バス（２）〜RAM（４）、ビデオインターフェイス
（６）は上記従来装置のものと全く同一である。

第１図において、この発明の一実施例は、上述した従来
装置のものと全く同一のものと、CPU（1A）と、このCPU
（1A）にバス（２）を介して接続され例えばEEP−ROMか
らなるパラメータ格納メモリ回路（5A）と、CPU（1A）
に接続された極性判別回路（７）と、CPU（1A）に接続
された極性判別回路（８）と、CPU（1A）に接続された
周波数判別回路（９）とから構成されている。

なお、パラメータ格納メモリ回路（5A）には、各パラメ
ータの値が異なる複数のパラメータ群が格納されてい
る。

つぎに、上述した実施例の動作を第２図を参照しながら
説明する。

第２図は、この発明の一実施例の動作を示すフローチャ
ート図である。

まず、ステップ（10）において、CPU（1A）は、極性判
別回路（７）により垂直同期信号の極性を判別する。例
えば、垂直同期信号を一定時間サンプリングし、その正
“1"、負“0"の数をカウントすることにより極性を判別
する。

ステツプ（11）において、CPU（1A）は、極性判別回路
（８）により水平同期信号の極性を判別する。例えば、
水平同期信号を一定時間サンプリングし、その正“1"、
負“0"の数をカウントすることにより極性を判別する。

ステツプ（12）において、CPU（1A）は、周波数判別回
路（９）により水平同期信号の周波数を判別する。例え
ば、水平同期信号のパルス数を一定時間カウントするこ
とにより周波数を判別する。

ステップ（13）において、CPU（1A）は、上述した垂
直、水平同期信号の極性及び水平同期信号の周波数に基
づいて、パラメータ格納メモリ回路（5A）に格納された
複数のパラメータ群のうち、最適な１つのパラメータ群
を選択する。

なお、場合によっては、垂直、水平同期信号の極性又は
水平同期信号の周波数のいずれかに基づいて、適当なパ
ラメータ群を選択してもよい。

ステップ（14）〜（15）において、CPU（1A）は、選択
されたパラメータ群をビデオインターフェイス（６）の
各回路に設定して、ビデオ信号から画像データを取り込
む。ここのステップの動作は、上述した従来の装置と同
一である。

この発明の一実施例は、上述したようにビデオ信号仕様
（タイミング）の異なる数種類のビデオ信号を自動的に
判別し、そのビデオ信号に対応するパラメータ群を選択
し、そのビデオ信号の仕様に適した条件で、ハードコピ
ーを取ることができ、数種類のビデオ信号をサポートす
ることができるという効果を奏する。

なお、上記実施例ではパラメータ格納メモリ回路が装置
本体に直接接続されているが、着脱自在な別体に組み込
まれていても同様の動作を期待できる。

［発明の効果］この発明は、以上説明したとおり、同期信号の極性を判
別する極性判別回路と、上記同期信号の周波数を判別す
る周波数判別回路と、複数のビデオ信号のパラメータ群
を格納するパラメータ格納メモリ回路と、上記ビデオ信
号のパラメータ群に基づいてビデオ信号を取り込むビデ
オインターフェイスと、上記同期信号の極性又は周波数
の判別結果に基づいて複数の上記ビデオ信号のパラメー
タ群の中から１つの上記ビデオ信号のパラメータ群を選
択して上記ビデオインターフェイスに設定するCPUとを
備えたので、ビデオ信号仕様の異なるビデオ信号を自動
的に効率よくかつ鮮明に印画することができるという効
果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の一実施例の動作を示すフローチャート図、
第３図は従来のビデオハードコピー装置を示すブロック
図、第４図は従来のビデオハードコピー装置のビデオイ
ンターフェイスを示す回路図、第５図はビデオ信号のパ
ラメータを示す説明図、第６図はビデオ信号のパラメー
タを示す説明図である。図において、（1A）…CPU、（２）…バス、（３）…ROM、（４）…RA
M、（5A）…パラメータ格納メモリ回路、（６）…ビデ
オインターフェイス、（７）…極性判別回路、（８）…
極性判別回路、（９）…周波数判別回路である。なお、各図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】同期信号の極性を判別する極性判別回路、
上記同期信号の周波数を判別する周波数判別回路、複数
のビデオ信号のパラメータ群を格納するパラメータ格納
メモリ回路、上記ビデオ信号のパラメータ群に基づいて
ビデオ信号を取り込むビデオインターフェイス、及び上
記周期信号の極性又は周波数の判別結果に基づいて複数
の上記ビデオ信号のパラメータ群の中から１つの上記ビ
デオ信号のパラメータ群を選択して上記ビデオインター
フェイスに設定するCPUを備えたことを特徴とするビデ
オハードコピー装置。