JPH07273134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07273134A JPH07273134A JP6060547A JP6054794A JPH07273134A JP H07273134 A JPH07273134 A JP H07273134A JP 6060547 A JP6060547 A JP 6060547A JP 6054794 A JP6054794 A JP 6054794A JP H07273134 A JPH07273134 A JP H07273134A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- die bond
- semiconductor device
- diluent
- bond paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【目的】 半導体チップをリードフレームに固着する接
着剤を、気泡が発生することなく熱硬化させる半導体装
置の製造方法を提供する。 【構成】 半導体チップ１をリードフレーム２の上に希
釈剤を含有するダイボンドペースト３でダイボンドし、
該ダイボンドペースト３を熱硬化する半導体装置の製造
方法において、上記ダイボンドペースト３を、前記希釈
剤が蒸散し始める温度を下限として、前記ダイボンドペ
ースト３の熱硬化反応開始温度より低い温度で予備加熱
した後、熱硬化反応開始温度以上で加熱してなることを
特徴とする。
着剤を、気泡が発生することなく熱硬化させる半導体装
置の製造方法を提供する。 【構成】 半導体チップ１をリードフレーム２の上に希
釈剤を含有するダイボンドペースト３でダイボンドし、
該ダイボンドペースト３を熱硬化する半導体装置の製造
方法において、上記ダイボンドペースト３を、前記希釈
剤が蒸散し始める温度を下限として、前記ダイボンドペ
ースト３の熱硬化反応開始温度より低い温度で予備加熱
した後、熱硬化反応開始温度以上で加熱してなることを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体チップを接着するダイボンド用ペー
ストの熱硬化方法に関する。
に関し、特に半導体チップを接着するダイボンド用ペー
ストの熱硬化方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、通常、図７（ａ）
および（ｂ）に示すように実装される。すなわち、半導
体チップ１は、リードフレーム２のヘッダー部の所定位
置に、ダイボンドペースト３を介して搭載され、前記ダ
イボンドペースト３はオーブンの中で約１時間の加熱で
熱硬化することにより、半導体チップ１はリードフレー
ム２のヘッダー部の所定位置に固着される。
および（ｂ）に示すように実装される。すなわち、半導
体チップ１は、リードフレーム２のヘッダー部の所定位
置に、ダイボンドペースト３を介して搭載され、前記ダ
イボンドペースト３はオーブンの中で約１時間の加熱で
熱硬化することにより、半導体チップ１はリードフレー
ム２のヘッダー部の所定位置に固着される。
【０００３】次に半導体チップ１の表面電極４とリード
フレーム２のリードピン５とを金線６により接続され
る。
フレーム２のリードピン５とを金線６により接続され
る。
【０００４】このように実装された半導体チップ１は、
さらに、エポキシ樹脂によるトランスファーモールド方
式等、またはキャップシール等により外部から遮断され
保護される。
さらに、エポキシ樹脂によるトランスファーモールド方
式等、またはキャップシール等により外部から遮断され
保護される。
【０００５】ところで、近年、実装上の効率アップや手
番短縮，省人化によるバリューエンジニアリング（Ｖ
Ｅ）が必要となってきた。
番短縮，省人化によるバリューエンジニアリング（Ｖ
Ｅ）が必要となってきた。
【０００６】例えば、ダイボンド，ワイヤボンド工程で
は、ダイボンドペーストの改良によりダイボンドペース
トの短時間熱硬化が可能となり、これによりダイボンド
ペーストの熱硬化炉を接続し、ダイボンド工程とワイヤ
ボンド工程とを連続して行うインラインが構築されてき
た。さらには後工程のモールドも接続した一貫ラインが
構築されてきた。
は、ダイボンドペーストの改良によりダイボンドペース
トの短時間熱硬化が可能となり、これによりダイボンド
ペーストの熱硬化炉を接続し、ダイボンド工程とワイヤ
ボンド工程とを連続して行うインラインが構築されてき
た。さらには後工程のモールドも接続した一貫ラインが
構築されてきた。
【０００７】従来のインラインにおけるダイボンドペー
スト３の熱硬化炉の熱硬化温度プロファイルは、図８に
示すように、２分間程度２００℃に加熱、または、図９
に示すように、１分間程度１４０℃に加熱し、さらに１
分間程度２００℃に加熱して行われる。
スト３の熱硬化炉の熱硬化温度プロファイルは、図８に
示すように、２分間程度２００℃に加熱、または、図９
に示すように、１分間程度１４０℃に加熱し、さらに１
分間程度２００℃に加熱して行われる。
【０００８】
【発明が解決しようとする課題】上記半導体チップ１
が、例えば発光ダイオードチップである場合、上記ダイ
ボンドペースト３は銀片等の導電性フィラーがエポキシ
系樹脂に加えられた導電性ダイボンドペースト３からな
り、該導電性ダイボンドペースト３による半導体チップ
固着部は、強い接着性とともに、チップ裏面電極とコン
タクトをとるため、良好な電気伝導性と、通電使用にお
ける半導体チップ１の発熱量をリードフレーム２へ放熱
する良好な熱抵抗が要求される。つまり、良好で安定し
たダイボンド状態が必要となる。
が、例えば発光ダイオードチップである場合、上記ダイ
ボンドペースト３は銀片等の導電性フィラーがエポキシ
系樹脂に加えられた導電性ダイボンドペースト３からな
り、該導電性ダイボンドペースト３による半導体チップ
固着部は、強い接着性とともに、チップ裏面電極とコン
タクトをとるため、良好な電気伝導性と、通電使用にお
ける半導体チップ１の発熱量をリードフレーム２へ放熱
する良好な熱抵抗が要求される。つまり、良好で安定し
たダイボンド状態が必要となる。
【０００９】このダイボンド状態を、ある熱抵抗のパラ
メータ［△Ｖ］で評価することができる。この方法は、
例えば発光ダイオードチップの接合温度に対してリニア
に変化する電気的パラメータ（順方向電圧）を、発光ダ
イオードチップに通電によって熱を加える前後に測定
し、その値の変化分でダイボンド状態を判定する方法で
ある。
メータ［△Ｖ］で評価することができる。この方法は、
例えば発光ダイオードチップの接合温度に対してリニア
に変化する電気的パラメータ（順方向電圧）を、発光ダ
イオードチップに通電によって熱を加える前後に測定
し、その値の変化分でダイボンド状態を判定する方法で
ある。
【００１０】図１０に標準的な測定波形を示す。まず、
電流ＩMを時間ｔ1印加し、電圧Ｖ1を測定する。次に、
加熱用の電流としてＩMの数十倍から数百倍の電流ＩHを
時間ｔH印加し加熱する。次に、再び、初期電流と同じ
電流ＩMを時間ｔ2印加し、電圧Ｖ2を測定する。このと
き、加熱前後の電圧Ｖ1とＶ2との差△Ｖによりダイボン
ド部分の出来具合を判定する。電流ＩHにより発光ダイ
オードチップに短時間に発生した熱は、図７（ｂ）の矢
印で示すように、主にダイボンド部分を通じてリードフ
レーム２に伝わり放熱されるので、この△Ｖが小さい程
ダイボンドの状態が良好であることが判断できる。例え
ば、上記電流ＩMを１ｍＡ、電流ＩHを８００ｍＡ、時間
ｔ1，ｔ2を８ｍｓｅｃ、ｔHを２０ｍｓｅｃとし、加熱
前後のＶ1とＶ2とを測定し、その差△Ｖ［ｍＶ］を求め
る。
電流ＩMを時間ｔ1印加し、電圧Ｖ1を測定する。次に、
加熱用の電流としてＩMの数十倍から数百倍の電流ＩHを
時間ｔH印加し加熱する。次に、再び、初期電流と同じ
電流ＩMを時間ｔ2印加し、電圧Ｖ2を測定する。このと
き、加熱前後の電圧Ｖ1とＶ2との差△Ｖによりダイボン
ド部分の出来具合を判定する。電流ＩHにより発光ダイ
オードチップに短時間に発生した熱は、図７（ｂ）の矢
印で示すように、主にダイボンド部分を通じてリードフ
レーム２に伝わり放熱されるので、この△Ｖが小さい程
ダイボンドの状態が良好であることが判断できる。例え
ば、上記電流ＩMを１ｍＡ、電流ＩHを８００ｍＡ、時間
ｔ1，ｔ2を８ｍｓｅｃ、ｔHを２０ｍｓｅｃとし、加熱
前後のＶ1とＶ2とを測定し、その差△Ｖ［ｍＶ］を求め
る。
【００１１】この熱抵抗のパラメータ△Ｖ（以下、単に
「△Ｖ」と称す。）は、この場合、７０以下であるとダ
イボンドペーストによる固着部の状態が良好であること
を示している。
「△Ｖ」と称す。）は、この場合、７０以下であるとダ
イボンドペーストによる固着部の状態が良好であること
を示している。
【００１２】ところが、図８の２分間程度２００℃に加
熱する硬化温度プロファイルでは、△Ｖは図１１に示す
分布となり、また、図９の１分間程度１４０℃に加熱
し、さらに１分間程度２００℃に加熱する硬化温度プロ
ファイルでは、△Ｖは図１２に示す分布となる。
熱する硬化温度プロファイルでは、△Ｖは図１１に示す
分布となり、また、図９の１分間程度１４０℃に加熱
し、さらに１分間程度２００℃に加熱する硬化温度プロ
ファイルでは、△Ｖは図１２に示す分布となる。
【００１３】これにより、図１２に示す硬化温度プロフ
ァイルでの△Ｖの分布は、図１１に示す硬化温度プロフ
ァイルでの△Ｖの分布よりやや良いものの、何れも△Ｖ
の分布は７０以上が多く、ダイボンドペーストによる固
着部の状態は良くないことが分かる。
ァイルでの△Ｖの分布は、図１１に示す硬化温度プロフ
ァイルでの△Ｖの分布よりやや良いものの、何れも△Ｖ
の分布は７０以上が多く、ダイボンドペーストによる固
着部の状態は良くないことが分かる。
【００１４】これは、図８，９に示すように、ダイボン
ドペーストをいきなり熱硬化反応開始温度まで昇温させ
ていたことによるもので、これによってダイボンドペー
スト中に一般に含有されている希釈剤が蒸散する際に、
ダイボンドペースト中に閉じ込められ易く、この結果、
後述するように気泡発生の原因となって悪影響を及ぼし
ている。なお、前記希釈剤は、樹脂の粘度を調整するた
めのものであり、一般のダイボンドペーストにはほとん
ど含有されている。
ドペーストをいきなり熱硬化反応開始温度まで昇温させ
ていたことによるもので、これによってダイボンドペー
スト中に一般に含有されている希釈剤が蒸散する際に、
ダイボンドペースト中に閉じ込められ易く、この結果、
後述するように気泡発生の原因となって悪影響を及ぼし
ている。なお、前記希釈剤は、樹脂の粘度を調整するた
めのものであり、一般のダイボンドペーストにはほとん
ど含有されている。
【００１５】また、接着性や電気伝導性についても、こ
の熱抵抗と同じく良くないことが分かっている。
の熱抵抗と同じく良くないことが分かっている。
【００１６】図１３は、上記△Ｖの分布が７０以上のダ
イボンドペーストによる固着部において、図７（ａ）の
Ａ−Ａ′断面を切断した際の断面図であり、導電性ダイ
ボンドペースト３の中に気泡７の発生が確認されてい
る。この気泡７の発生が、熱抵抗とともに接着性や電気
伝導性に悪影響を及ぼしている。
イボンドペーストによる固着部において、図７（ａ）の
Ａ−Ａ′断面を切断した際の断面図であり、導電性ダイ
ボンドペースト３の中に気泡７の発生が確認されてい
る。この気泡７の発生が、熱抵抗とともに接着性や電気
伝導性に悪影響を及ぼしている。
【００１７】本発明は、上記課題に鑑み、半導体チップ
をリードフレームに固着する接着剤を、気泡が発生する
ことなく熱硬化させる半導体装置の製造方法の提供を目
的とするものである。
をリードフレームに固着する接着剤を、気泡が発生する
ことなく熱硬化させる半導体装置の製造方法の提供を目
的とするものである。
【００１８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、請求項１では、半導体チップをリードフレー
ムの上に希釈剤を含有する接着剤でダイボンドし、該接
着剤を熱硬化する半導体装置の製造方法において、上記
接着剤を、前記希釈剤が蒸散し始める温度を下限とし
て、前記接着剤の熱硬化反応開始温度より低い温度で予
備加熱した後、熱硬化反応開始温度以上で加熱してなる
ことを特徴とするものである。
造方法は、請求項１では、半導体チップをリードフレー
ムの上に希釈剤を含有する接着剤でダイボンドし、該接
着剤を熱硬化する半導体装置の製造方法において、上記
接着剤を、前記希釈剤が蒸散し始める温度を下限とし
て、前記接着剤の熱硬化反応開始温度より低い温度で予
備加熱した後、熱硬化反応開始温度以上で加熱してなる
ことを特徴とするものである。
【００１９】また、請求項２では、光学チップをリード
フレームの上に希釈剤を含有する導電性接着剤でダイボ
ンドし、該導電性接着剤を熱硬化させ、前記光学チップ
の周囲を保護樹脂で封止し、該保護樹脂を熱硬化する半
導体装置の製造方法において、上記導電性接着剤を、前
記希釈剤が蒸散し始める温度を下限として、前記導電性
接着剤の熱硬化反応開始温度より低い温度で予備加熱し
た後、熱硬化反応開始温度以上で加熱してなることを特
徴とするものである。
フレームの上に希釈剤を含有する導電性接着剤でダイボ
ンドし、該導電性接着剤を熱硬化させ、前記光学チップ
の周囲を保護樹脂で封止し、該保護樹脂を熱硬化する半
導体装置の製造方法において、上記導電性接着剤を、前
記希釈剤が蒸散し始める温度を下限として、前記導電性
接着剤の熱硬化反応開始温度より低い温度で予備加熱し
た後、熱硬化反応開始温度以上で加熱してなることを特
徴とするものである。
【００２０】さらに、請求項３では、請求項１または２
記載の半導体装置の製造方法において、上記予備加熱の
温度は、６０℃から８０℃の間とし、該予備加熱の保持
時間を２０秒以上確保してなることを特徴とするもので
ある。
記載の半導体装置の製造方法において、上記予備加熱の
温度は、６０℃から８０℃の間とし、該予備加熱の保持
時間を２０秒以上確保してなることを特徴とするもので
ある。
【００２１】
【作用】上記構成によれば、本発明の半導体装置の製造
方法は、接着剤を、希釈剤が蒸散し始める温度を下限と
して、前記接着剤の熱硬化反応開始温度より低い温度で
予備加熱した後、熱硬化反応開始温度以上で加熱してい
るので、前記接着剤は、予備加熱時には熱硬化前の低粘
度状態が確保されるとともに、前記希釈剤が蒸散して均
一な状態となり、後の熱硬化反応開始温度以上で加熱す
る本硬化時には気泡発生の無い硬化反応が得られる。
方法は、接着剤を、希釈剤が蒸散し始める温度を下限と
して、前記接着剤の熱硬化反応開始温度より低い温度で
予備加熱した後、熱硬化反応開始温度以上で加熱してい
るので、前記接着剤は、予備加熱時には熱硬化前の低粘
度状態が確保されるとともに、前記希釈剤が蒸散して均
一な状態となり、後の熱硬化反応開始温度以上で加熱す
る本硬化時には気泡発生の無い硬化反応が得られる。
【００２２】
【実施例】本発明からなる半導体装置の製造方法は、ダ
イボンドペースト硬化炉を接続し、ダイボンド工程とワ
イヤボンド工程を連続して行うインライン工程において
活用されるものであり、以下に実施例を説明する。な
お、半導体装置の構造は、従来例に示す図７のものと同
一であるので、同一符号を称し、構造の説明を省略す
る。 本実施例の半導体装置の製造方法は、半導体チップ１
が、リードフレーム２のヘッダー部の所定位置に希釈剤
を含有するダイボンドペースト３を介して搭載され、続
いて前記ダイボンドペースト３は硬化炉中で数分間の加
熱で熱硬化することにより、半導体チップ１がリードフ
レーム２のヘッダー部の所定位置に固着される点、およ
び前記半導体チップ１の表面電極４とリードフレーム２
のリードピン５とを金線６により接続され、さらに、こ
れらがエポキシ樹脂によるトランスファーモールド方式
等、またはキャップシール等により外部から遮断され保
護される点は従来例と同様であるが、本実施例では、上
記ダイボンドペースト３の熱硬化において、あらかじめ
前記ダイボンドペースト３を、前記希釈剤が蒸散し始め
る温度を下限として、前記ダイボンドペースト３の熱硬
化反応開始温度より低い温度で予備加熱を行い保持時間
を確保した後、連続して熱硬化開始温度以上に加熱する
点で従来例と異なる。 すなわち、従来では、図８，９に示すように、いずれも
熱硬化反応開始温度以上までいきなり昇温していたた
め、蒸散した希釈剤がダイボンドペースト中に閉じ込め
られやすく、この結果、気泡の発生したダイボンドペー
ストの硬化状態となっていたが、本実施例では、上述し
たように、あらかじめダイボンドペースト３を、前記希
釈剤が蒸散し始める温度を下限として、前記ダイボンド
ペースト３の熱硬化反応開始温度より低い温度で予備加
熱を行い保持時間を確保した後、連続して熱硬化開始温
度以上に加熱するので、予備加熱時には熱硬化前の低粘
度状態が確保されるとともに、希釈剤が蒸散して均一な
状態となり、続いての本硬化時には気泡発生の無い硬化
反応が得られる。
イボンドペースト硬化炉を接続し、ダイボンド工程とワ
イヤボンド工程を連続して行うインライン工程において
活用されるものであり、以下に実施例を説明する。な
お、半導体装置の構造は、従来例に示す図７のものと同
一であるので、同一符号を称し、構造の説明を省略す
る。 本実施例の半導体装置の製造方法は、半導体チップ１
が、リードフレーム２のヘッダー部の所定位置に希釈剤
を含有するダイボンドペースト３を介して搭載され、続
いて前記ダイボンドペースト３は硬化炉中で数分間の加
熱で熱硬化することにより、半導体チップ１がリードフ
レーム２のヘッダー部の所定位置に固着される点、およ
び前記半導体チップ１の表面電極４とリードフレーム２
のリードピン５とを金線６により接続され、さらに、こ
れらがエポキシ樹脂によるトランスファーモールド方式
等、またはキャップシール等により外部から遮断され保
護される点は従来例と同様であるが、本実施例では、上
記ダイボンドペースト３の熱硬化において、あらかじめ
前記ダイボンドペースト３を、前記希釈剤が蒸散し始め
る温度を下限として、前記ダイボンドペースト３の熱硬
化反応開始温度より低い温度で予備加熱を行い保持時間
を確保した後、連続して熱硬化開始温度以上に加熱する
点で従来例と異なる。 すなわち、従来では、図８，９に示すように、いずれも
熱硬化反応開始温度以上までいきなり昇温していたた
め、蒸散した希釈剤がダイボンドペースト中に閉じ込め
られやすく、この結果、気泡の発生したダイボンドペー
ストの硬化状態となっていたが、本実施例では、上述し
たように、あらかじめダイボンドペースト３を、前記希
釈剤が蒸散し始める温度を下限として、前記ダイボンド
ペースト３の熱硬化反応開始温度より低い温度で予備加
熱を行い保持時間を確保した後、連続して熱硬化開始温
度以上に加熱するので、予備加熱時には熱硬化前の低粘
度状態が確保されるとともに、希釈剤が蒸散して均一な
状態となり、続いての本硬化時には気泡発生の無い硬化
反応が得られる。
【００２３】上記ダイボンドペースト３の加熱硬化は、
例えば図１に示す熱硬化温度プロファイルの如く行われ
る。なお、図１はダイボンドペーストとして、後述する
ような導電性ダイボンドペーストを使用した場合の熱硬
化温度プロファイルである。 まず、希釈剤が蒸散し始める温度を下限として、ダイボ
ンドペースト３の熱硬化反応より低い温度の例えば７０
℃で予備加熱をした後、前記ダイボンドペースト３の硬
化反応開始温度より高い例えば１４０℃、２００℃と順
次に加熱し、２分程度で完了する。ここで、１４０℃の
ステップがあるのは、７０℃と２００℃では温度差が大
きく、互いに干渉された温度プロファイルになり、予備
加熱を十分確保できないので、中間的に１４０℃のステ
ップゾーンを設けることにより、所望の予備加熱を確保
している。
例えば図１に示す熱硬化温度プロファイルの如く行われ
る。なお、図１はダイボンドペーストとして、後述する
ような導電性ダイボンドペーストを使用した場合の熱硬
化温度プロファイルである。 まず、希釈剤が蒸散し始める温度を下限として、ダイボ
ンドペースト３の熱硬化反応より低い温度の例えば７０
℃で予備加熱をした後、前記ダイボンドペースト３の硬
化反応開始温度より高い例えば１４０℃、２００℃と順
次に加熱し、２分程度で完了する。ここで、１４０℃の
ステップがあるのは、７０℃と２００℃では温度差が大
きく、互いに干渉された温度プロファイルになり、予備
加熱を十分確保できないので、中間的に１４０℃のステ
ップゾーンを設けることにより、所望の予備加熱を確保
している。
【００２４】上記半導体チップ１が、例えば発光ダイオ
ードチップである場合、上記ダイボンドペースト３は、
例えば銀片等の導電性フィラーがエポキシ系樹脂に加え
られてなる導電性ダイボンドペーストからなり、該ペー
ストの熱重量測定−示差熱分析（ＴＧ−ＤＴＡ）データ
は図２に示すようになる。図中、ＤＴＡ曲線のプラス側
方向は発熱反応を示し、マイナス側方向は吸熱反応を示
す。ここで、希釈剤の蒸散開始温度、すなわち重量（Ｔ
Ｇ曲線）が減少し始める温度は６０℃であり、熱硬化反
応開始温度、すなわち発熱反応が始まる温度は１００℃
であることを示している。
ードチップである場合、上記ダイボンドペースト３は、
例えば銀片等の導電性フィラーがエポキシ系樹脂に加え
られてなる導電性ダイボンドペーストからなり、該ペー
ストの熱重量測定−示差熱分析（ＴＧ−ＤＴＡ）データ
は図２に示すようになる。図中、ＤＴＡ曲線のプラス側
方向は発熱反応を示し、マイナス側方向は吸熱反応を示
す。ここで、希釈剤の蒸散開始温度、すなわち重量（Ｔ
Ｇ曲線）が減少し始める温度は６０℃であり、熱硬化反
応開始温度、すなわち発熱反応が始まる温度は１００℃
であることを示している。
【００２５】この内容から、前記予備加熱の温度を６０
℃から８０℃の範囲とし、保持時間を２０秒以上行うこ
とが望ましい。これは、６０℃未満であると希釈剤が蒸
散せず、また８０℃を越えると保持時間をかけた際に熱
硬化反応開始温度に近いほど硬化反応が起こりうるから
である。このため、予備加熱の温度を６０℃から８０℃
の範囲とし、保持時間を２０秒以上とすることによっ
て、安定して熱硬化前の低粘度状態が確保されるととも
に、希釈剤が蒸散して均一な状態となり、続いての本硬
化時には気泡発生の無い硬化反応が得られる。
℃から８０℃の範囲とし、保持時間を２０秒以上行うこ
とが望ましい。これは、６０℃未満であると希釈剤が蒸
散せず、また８０℃を越えると保持時間をかけた際に熱
硬化反応開始温度に近いほど硬化反応が起こりうるから
である。このため、予備加熱の温度を６０℃から８０℃
の範囲とし、保持時間を２０秒以上とすることによっ
て、安定して熱硬化前の低粘度状態が確保されるととも
に、希釈剤が蒸散して均一な状態となり、続いての本硬
化時には気泡発生の無い硬化反応が得られる。
【００２６】図３は、図１のダイボンドペースト硬化温
度プロファイルによる熱放散性指数分布を示す図であ
る。このように、ダイボンドペースト３の加熱硬化を数
分間行うことにより、△Ｖは７０以下の分布となり、ダ
イボンドペースト３による固着部の状態が良好であるこ
とを示している。
度プロファイルによる熱放散性指数分布を示す図であ
る。このように、ダイボンドペースト３の加熱硬化を数
分間行うことにより、△Ｖは７０以下の分布となり、ダ
イボンドペースト３による固着部の状態が良好であるこ
とを示している。
【００２７】図４は、上記実施例による半導体装置の半
導体チップ固着部の断面図である。図示の如く、上記実
施例による半導体装置は、ダイボンドペースト３中に従
来例で発生していた気泡は無く、熱抵抗が良好となって
いる。また、接着性についても熱抵抗が従来例に比べ大
幅に改善されたと同じく良好となる。上記半導体チップ
１の裏面側とリードフレーム２とを電気的に接続するも
の（例えば、発光ダイオードチップ）においては、さら
に良好な電気伝導性が得られる。
導体チップ固着部の断面図である。図示の如く、上記実
施例による半導体装置は、ダイボンドペースト３中に従
来例で発生していた気泡は無く、熱抵抗が良好となって
いる。また、接着性についても熱抵抗が従来例に比べ大
幅に改善されたと同じく良好となる。上記半導体チップ
１の裏面側とリードフレーム２とを電気的に接続するも
の（例えば、発光ダイオードチップ）においては、さら
に良好な電気伝導性が得られる。
【００２８】図５は、上記実施例を実施する際の熱硬化
炉の一例を示す構成図であり、（ａ）は平面図であり、
（ｂ）は側面図である。
炉の一例を示す構成図であり、（ａ）は平面図であり、
（ｂ）は側面図である。
【００２９】図示の如く、熱硬化炉は、ヒーターブロッ
クＨＢ１〜ＨＢ６から構成され、ダイボンドペースト３
を介して半導体チップ１を搭載したリードフレーム２
は、順次ヒーターブロックＨＢ１よりＨＢ６まで搬送さ
れる。この搬送は、搬送ワイヤ８によって行われ、該搬
送ワイヤの動作は、図５（ｂ）の如く、まずヒーターブ
ロックＨＢ１に搭載されたリードフレーム２を持ち上
げ、次に該リードフレーム２がヒーターブロックＨＢ２
の上方の位置にくるよう移動させ、次に前記リードフレ
ーム２をヒーターブロックＨＢ２に搭載し、次に初期状
態の位置まで移動する。すなわち、搬送ワイヤ８は、上
昇、右移動、下降、左移動を繰り返し、リードフレーム
２をヒーターブロックＨＢ１からＨＢ６まで搬送してい
る。ここで、搬送のサイクルタイムを２０秒、ヒーター
ブロックの温度をＨＢ１，２を７０℃、ＨＢ３を１４０
℃、ＨＢ４，５，６を２００℃に設定することにより、
図１に示す熱硬化温度プロファイルが得られる。
クＨＢ１〜ＨＢ６から構成され、ダイボンドペースト３
を介して半導体チップ１を搭載したリードフレーム２
は、順次ヒーターブロックＨＢ１よりＨＢ６まで搬送さ
れる。この搬送は、搬送ワイヤ８によって行われ、該搬
送ワイヤの動作は、図５（ｂ）の如く、まずヒーターブ
ロックＨＢ１に搭載されたリードフレーム２を持ち上
げ、次に該リードフレーム２がヒーターブロックＨＢ２
の上方の位置にくるよう移動させ、次に前記リードフレ
ーム２をヒーターブロックＨＢ２に搭載し、次に初期状
態の位置まで移動する。すなわち、搬送ワイヤ８は、上
昇、右移動、下降、左移動を繰り返し、リードフレーム
２をヒーターブロックＨＢ１からＨＢ６まで搬送してい
る。ここで、搬送のサイクルタイムを２０秒、ヒーター
ブロックの温度をＨＢ１，２を７０℃、ＨＢ３を１４０
℃、ＨＢ４，５，６を２００℃に設定することにより、
図１に示す熱硬化温度プロファイルが得られる。
【００３０】このように、上記実施例の半導体装置の製
造方法によれば、あらかじめダイボンドペースト３を、
前記希釈剤が蒸散し始める温度を下限として、前記ダイ
ボンドペースト３の熱硬化反応開始温度より低い温度で
予備加熱を行い保持時間を確保した後、連続して熱硬化
開始温度以上に加熱することによって、予備加熱時には
熱硬化前の低粘度状態が確保されるとともに、希釈剤が
蒸散して均一な状態となり、後の本硬化時には気泡発生
の無い硬化反応が得られる。これにより、前記ダイボン
ドペースト３による固着部は、熱抵抗および接着性が従
来例に比べ大幅に改善される。また、半導体チップ１の
裏面側とリードフレーム２とを電気的に接続するものに
おいては、さらに、良好な電気伝導性が得られる。
造方法によれば、あらかじめダイボンドペースト３を、
前記希釈剤が蒸散し始める温度を下限として、前記ダイ
ボンドペースト３の熱硬化反応開始温度より低い温度で
予備加熱を行い保持時間を確保した後、連続して熱硬化
開始温度以上に加熱することによって、予備加熱時には
熱硬化前の低粘度状態が確保されるとともに、希釈剤が
蒸散して均一な状態となり、後の本硬化時には気泡発生
の無い硬化反応が得られる。これにより、前記ダイボン
ドペースト３による固着部は、熱抵抗および接着性が従
来例に比べ大幅に改善される。また、半導体チップ１の
裏面側とリードフレーム２とを電気的に接続するものに
おいては、さらに、良好な電気伝導性が得られる。
【００３１】また、上記のように予備加熱を行うことに
より、ダイボンドペースト３表面の凹凸を滑らかにする
ことができる。
より、ダイボンドペースト３表面の凹凸を滑らかにする
ことができる。
【００３２】したがって、これを半導体チップ１が発光
ダイオードチップ等からなる半導体装置に応用すると、
ワイヤボンド後、図６の如く、発光ダイオードチップを
シリコーン樹脂等の保護樹脂９で覆い熱硬化することが
あるが、上述したように、ダイボンドペースト３表面が
滑らかなことおよびダイボンドペースト３内に気泡が発
生しないことから、シリコーン樹脂等の保護樹脂９を熱
硬化する時にダイボンドペースト３の内部や表面からシ
リコーン樹脂等の中への気泡の混入を防止でき、この結
果、光学特性が阻害されるのを防止できるといった優れ
た効果がある。また、シリコーン樹脂等の保護樹脂９の
熱硬化工程において、前述のように保護樹脂９内に気泡
は発生しないので、熱硬化前に気泡を保護樹脂９の外部
へ出すことは考慮しなくてもよく、その結果、保護樹脂
９の熱硬化時間を短縮でき、さらにインライン硬化も可
能となり、手番短縮とともに省人化もできるといった優
れた効果がある。
ダイオードチップ等からなる半導体装置に応用すると、
ワイヤボンド後、図６の如く、発光ダイオードチップを
シリコーン樹脂等の保護樹脂９で覆い熱硬化することが
あるが、上述したように、ダイボンドペースト３表面が
滑らかなことおよびダイボンドペースト３内に気泡が発
生しないことから、シリコーン樹脂等の保護樹脂９を熱
硬化する時にダイボンドペースト３の内部や表面からシ
リコーン樹脂等の中への気泡の混入を防止でき、この結
果、光学特性が阻害されるのを防止できるといった優れ
た効果がある。また、シリコーン樹脂等の保護樹脂９の
熱硬化工程において、前述のように保護樹脂９内に気泡
は発生しないので、熱硬化前に気泡を保護樹脂９の外部
へ出すことは考慮しなくてもよく、その結果、保護樹脂
９の熱硬化時間を短縮でき、さらにインライン硬化も可
能となり、手番短縮とともに省人化もできるといった優
れた効果がある。
【００３３】本発明は、上述したように、特に接着剤の
硬化工程を、（急激な温度上昇をともなう）数分の短い
時間にて行うものに対して、非常に有効な手段である。
硬化工程を、（急激な温度上昇をともなう）数分の短い
時間にて行うものに対して、非常に有効な手段である。
【００３４】本発明は、上記実施例に限定されるもので
はなく、本発明の範囲内で上記実施例に多くの修正およ
び変更を加え得ることは勿論である。
はなく、本発明の範囲内で上記実施例に多くの修正およ
び変更を加え得ることは勿論である。
【００３５】例えば、上記実施例では、半導体チップの
一例として発光ダイオードチップを用いて説明したが、
その他の発光チップやフォトトランジスタチップ等の受
光チップ、またはＩＣチップ，ＬＳＩチップ等の集積回
路チップであっても良い。また、ダイボンドペースト
は、希釈剤を含有したものであれば何でもよく、シリカ
等の絶縁性フィラーがエポキシ系樹脂に加えられた絶縁
性ダイボンドペーストであっても良く、樹脂についても
エポキシ系に限らずシリコーン系等の樹脂であっても良
い。
一例として発光ダイオードチップを用いて説明したが、
その他の発光チップやフォトトランジスタチップ等の受
光チップ、またはＩＣチップ，ＬＳＩチップ等の集積回
路チップであっても良い。また、ダイボンドペースト
は、希釈剤を含有したものであれば何でもよく、シリカ
等の絶縁性フィラーがエポキシ系樹脂に加えられた絶縁
性ダイボンドペーストであっても良く、樹脂についても
エポキシ系に限らずシリコーン系等の樹脂であっても良
い。
【００３６】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、接着剤を、希釈剤が蒸散し始める温度
を下限として、前記接着剤の熱硬化反応開始温度より低
い温度で予備加熱した後、熱硬化反応開始温度以上で加
熱しているので、前記接着剤は、予備加熱時には熱硬化
前の低粘度状態が確保されるとともに、前記希釈剤が蒸
散して均一な状態となり、後の熱硬化反応開始温度以上
で加熱する本硬化時には気泡発生の無い硬化反応が得ら
れる。これにより、前記接着剤による固着部は、良好な
熱抵抗、接着性が得られる。また、請求項２記載の半導
体装置の製造方法においては、さらに良好な電気伝導性
が得られる。
造方法によれば、接着剤を、希釈剤が蒸散し始める温度
を下限として、前記接着剤の熱硬化反応開始温度より低
い温度で予備加熱した後、熱硬化反応開始温度以上で加
熱しているので、前記接着剤は、予備加熱時には熱硬化
前の低粘度状態が確保されるとともに、前記希釈剤が蒸
散して均一な状態となり、後の熱硬化反応開始温度以上
で加熱する本硬化時には気泡発生の無い硬化反応が得ら
れる。これにより、前記接着剤による固着部は、良好な
熱抵抗、接着性が得られる。また、請求項２記載の半導
体装置の製造方法においては、さらに良好な電気伝導性
が得られる。
【００３７】また、上記のように予備加熱を行うことに
より、接着剤の表面の凹凸を滑らかにすることができ
る。これにより、請求項２記載の半導体装置の製造方法
においては、接着剤表面が滑らかなことおよび接着剤中
に気泡が発生しないことから、保護樹脂を熱硬化する時
に接着剤の内部や表面から保護樹脂の中への気泡の混入
を防止でき、この結果、光学特性が阻害されるのを防止
できる。加えて、保護樹脂の熱硬化工程において、前述
のように保護樹脂内に気泡は発生しないので、熱硬化前
に気泡を保護樹脂の外部へ出すことは考慮しなくてもよ
く、その結果、保護樹脂の熱硬化時間を短縮でき、さら
にインライン硬化も可能となり、手番短縮とともに省人
化もできる。
より、接着剤の表面の凹凸を滑らかにすることができ
る。これにより、請求項２記載の半導体装置の製造方法
においては、接着剤表面が滑らかなことおよび接着剤中
に気泡が発生しないことから、保護樹脂を熱硬化する時
に接着剤の内部や表面から保護樹脂の中への気泡の混入
を防止でき、この結果、光学特性が阻害されるのを防止
できる。加えて、保護樹脂の熱硬化工程において、前述
のように保護樹脂内に気泡は発生しないので、熱硬化前
に気泡を保護樹脂の外部へ出すことは考慮しなくてもよ
く、その結果、保護樹脂の熱硬化時間を短縮でき、さら
にインライン硬化も可能となり、手番短縮とともに省人
化もできる。
【図１】本発明からなるダイボンドペースト硬化温度プ
ロファイルの一例を説明するための図である。
ロファイルの一例を説明するための図である。
【図２】エポキシ系樹脂の導電性ダイボンドペーストの
熱重量測定−示差熱分析（ＴＧ−ＤＴＡ）データを示す
図である。
熱重量測定−示差熱分析（ＴＧ−ＤＴＡ）データを示す
図である。
【図３】図１のダイボンドペースト硬化温度プロファイ
ルによる熱抵抗パラメータ分布を示す図である。
ルによる熱抵抗パラメータ分布を示す図である。
【図４】図１のダイボンドペースト硬化温度プロファイ
ルによる半導体装置の半導体チップ固着部の断面図であ
る。
ルによる半導体装置の半導体チップ固着部の断面図であ
る。
【図５】図１のダイボンドペースト硬化温度プロファイ
ルを実施する際の熱硬化炉の一例を示す構成図であり、
（ａ）は平面図であり、（ｂ）は側面図である。
ルを実施する際の熱硬化炉の一例を示す構成図であり、
（ａ）は平面図であり、（ｂ）は側面図である。
【図６】半導体チップを保護樹脂にて封止した半導体装
置の要部側面断面図である。
置の要部側面断面図である。
【図７】従来の一般的な半導体装置の要部を示す図であ
り、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ′
断面図である。
り、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ′
断面図である。
【図８】従来のダイボンドペースト硬化温度プロファイ
ルの一例を説明するための図である。
ルの一例を説明するための図である。
【図９】従来のダイボンドペースト硬化温度プロファイ
ルの他の一例を説明するための図である。
ルの他の一例を説明するための図である。
【図１０】（ａ）（ｂ）は、熱抵抗パラメータの標準的
な測定波形を説明するための図である。
な測定波形を説明するための図である。
【図１１】図８のダイボンドペースト硬化温度プロファ
イルによる熱抵抗パラメータ分布を示す図である。
イルによる熱抵抗パラメータ分布を示す図である。
【図１２】図９のダイボンドペースト硬化温度プロファ
イルによる熱抵抗パラメータ分布を示す図である。
イルによる熱抵抗パラメータ分布を示す図である。
【図１３】従来のダイボンドペースト硬化温度プロファ
イルによる半導体装置の半導体チップ固着部の断面図で
ある。
イルによる半導体装置の半導体チップ固着部の断面図で
ある。
１ 半導体チップ ２ リードフレーム ３ 接着剤 ９ 保護樹脂
Claims (3)
- 【請求項１】 半導体チップをリードフレームの上に希
釈剤を含有する接着剤でダイボンドし、該接着剤を熱硬
化する半導体装置の製造方法において、 上記接着剤を、前記希釈剤が蒸散し始める温度を下限と
して、前記接着剤の熱硬化反応開始温度より低い温度で
予備加熱した後、熱硬化反応開始温度以上で加熱してな
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 光学チップをリードフレームの上に希釈
剤を含有する導電性接着剤でダイボンドし、該導電性接
着剤を熱硬化させ、前記光学チップの周囲を保護樹脂で
封止し、該保護樹脂を硬化する半導体装置の製造方法に
おいて、 上記導電性接着剤を、前記希釈剤が蒸散し始める温度を
下限として、前記導電性接着剤の熱硬化反応開始温度よ
り低い温度で予備加熱した後、熱硬化反応開始温度以上
で加熱してなることを特徴とする半導体装置の製造方
法。 - 【請求項３】 上記予備加熱の温度は、６０℃から８０
℃の間とし、該予備加熱の保持時間を２０秒以上確保し
てなることを特徴とする請求項１または２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06054794A JP3200280B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06054794A JP3200280B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273134A true JPH07273134A (ja) | 1995-10-20 |
| JP3200280B2 JP3200280B2 (ja) | 2001-08-20 |
Family
ID=13145432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06054794A Expired - Fee Related JP3200280B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200280B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007234A1 (en) * | 1998-07-28 | 2000-02-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method for manufacturing the same |
| US6677184B2 (en) | 2000-02-07 | 2004-01-13 | Sharp Kabushiki Kaisha | Semiconductor laser apparatus and method of producing the same |
| JP2016207728A (ja) * | 2015-04-17 | 2016-12-08 | 豊田合成株式会社 | 発光装置の製造方法 |
-
1994
- 1994-03-30 JP JP06054794A patent/JP3200280B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007234A1 (en) * | 1998-07-28 | 2000-02-10 | Hitachi Chemical Company, Ltd. | Semiconductor device and method for manufacturing the same |
| US6611064B1 (en) | 1998-07-28 | 2003-08-26 | Hitachi Chemical Company, Ltd. | Semiconductor device and method for manufacturing the same |
| US6677184B2 (en) | 2000-02-07 | 2004-01-13 | Sharp Kabushiki Kaisha | Semiconductor laser apparatus and method of producing the same |
| US6888865B2 (en) | 2000-02-07 | 2005-05-03 | Sharp Kabushiki Kaisha | Semiconductor laser apparatus and method of producing the same |
| JP2016207728A (ja) * | 2015-04-17 | 2016-12-08 | 豊田合成株式会社 | 発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3200280B2 (ja) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105794094B (zh) | 半导体装置 | |
| US20060091512A1 (en) | Semiconductor device and manufacturing process thereof | |
| US20050073043A1 (en) | Semiconductor device having heat conducting plates | |
| EP1796156A4 (en) | FLIP CHIP ATTACHING METHOD AND FLIP CHIP APPLICATION | |
| JPH09219421A (ja) | 半導体電子部品の製造方法およびウエハ | |
| JPS59181627A (ja) | 半導体装置の製造方法 | |
| JP2014072305A (ja) | 半導体モジュールの製造方法、接合装置、半導体モジュール | |
| JP2676828B2 (ja) | 混成集積回路装置の製造方法 | |
| JPS63306651A (ja) | 電力用半導体装置とその製造方法 | |
| JP3200280B2 (ja) | 半導体装置の製造方法 | |
| KR20180071169A (ko) | 반도체 장치의 제조 방법 | |
| JP3140330B2 (ja) | 半導体装置の製造方法 | |
| TWI575679B (zh) | 功率模組及其製造方法 | |
| JPH05327028A (ja) | 光学装置の製造方法 | |
| JP3793413B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US11631627B2 (en) | Method of manufacturing semiconductor having double-sided substrate | |
| US7022554B2 (en) | Method for fabricating circuit module | |
| JP3377660B2 (ja) | 加熱炉およびダイボンドペーストの硬化方法 | |
| US20220254749A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ | |
| JPH11345918A (ja) | 半導体素子の実装方法とその実装体 | |
| JP2002373953A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| KR101428466B1 (ko) | 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법 | |
| JPH03208355A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |