JPH0727014B2 - 波形レベル測定装置 - Google Patents
波形レベル測定装置Info
- Publication number
- JPH0727014B2 JPH0727014B2 JP61044399A JP4439986A JPH0727014B2 JP H0727014 B2 JPH0727014 B2 JP H0727014B2 JP 61044399 A JP61044399 A JP 61044399A JP 4439986 A JP4439986 A JP 4439986A JP H0727014 B2 JPH0727014 B2 JP H0727014B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- time
- trigger level
- measuring
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Testing Relating To Insulation (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、主として、電子デバイスの出力波形が正常か
異常かを判定することによってその電子デバイスが良品
であるか不良品であるかの検査に使用するものであっ
て、例えば、VTRのモータサーボ信号や同期信号などの
波形を測定してその制御回路の良否を判定したりするこ
と等に使用する波形レベル測定装置に関する。
異常かを判定することによってその電子デバイスが良品
であるか不良品であるかの検査に使用するものであっ
て、例えば、VTRのモータサーボ信号や同期信号などの
波形を測定してその制御回路の良否を判定したりするこ
と等に使用する波形レベル測定装置に関する。
＜従来技術＞ 従来のこの種の波形レベル測定装置を第４図に示す。
第４図において、１は電子デバイス、２はサンプルホー
ルド回路、３はタイミング回路、４はサンプリングパル
ス発生回路、５がサンプリング時間設定回路である。
ルド回路、３はタイミング回路、４はサンプリングパル
ス発生回路、５がサンプリング時間設定回路である。
次に、第５図に基づいて動作を説明する。
電子デバイス１から例えば図示のような波形の信号S1が
出力されているとし、この信号S1の時間T0におけるレベ
ルVXを測定し、このレベルVXが規定のレベルVRの供給範
囲（±α）内にあるかどうか（VR−α≦VX≦VR＋α）を
判定する場合について説明する。
出力されているとし、この信号S1の時間T0におけるレベ
ルVXを測定し、このレベルVXが規定のレベルVRの供給範
囲（±α）内にあるかどうか（VR−α≦VX≦VR＋α）を
判定する場合について説明する。
サンプリング時間設定回路５では、予めサンプリングす
る時間T0を設定しておく。
る時間T0を設定しておく。
電子デバイス１から出力される信号S1は、サンプルホー
ルド回路２とタイミング回路３とに入力される。タイミ
ング回路３は、入力信号S1の立ち上がりおよび立ち下が
りのタイミングでタイミングパルスS2を発生する。この
タイミングパルスS2がサンプリングパルス発生回路４に
出力される。
ルド回路２とタイミング回路３とに入力される。タイミ
ング回路３は、入力信号S1の立ち上がりおよび立ち下が
りのタイミングでタイミングパルスS2を発生する。この
タイミングパルスS2がサンプリングパルス発生回路４に
出力される。
サンプリングパルス発生回路４は、入力したタイミング
パルスS2およびサンプリング時間設定回路５で設定され
ているサンプリング時間T0に基づいて、サンプリングパ
ルスS3をサンプルホールド回路２に出力する。
パルスS2およびサンプリング時間設定回路５で設定され
ているサンプリング時間T0に基づいて、サンプリングパ
ルスS3をサンプルホールド回路２に出力する。
サンプルホールド回路２は、このサンプリングパルスS3
の入力時間T0内において、電子デバイス１から入力した
信号S1をサンプリングする。このサンプリングされた信
号S4のレベルはVXとなる。
の入力時間T0内において、電子デバイス１から入力した
信号S1をサンプリングする。このサンプリングされた信
号S4のレベルはVXとなる。
そして、このようにして測定されたレベルVXの信号を図
示しない判定回路に出力し、前記の VR−α≦VX≦VR＋α の判定を行う。
示しない判定回路に出力し、前記の VR−α≦VX≦VR＋α の判定を行う。
＜発明が解決しようとする問題点＞ しかしながら、このような構成を有する従来例には、次
のような問題点がある。
のような問題点がある。
（イ）波形レベル測定装置の回路構成として、測定デバ
イス個々の出力波形専用のサンプルホールド回路2,タイ
ミング回路3,サンプリングパルス発生回路4,サンプリン
グ時間設定回路５を必要とし、回路全体が複雑で高価な
ものとなっている。
イス個々の出力波形専用のサンプルホールド回路2,タイ
ミング回路3,サンプリングパルス発生回路4,サンプリン
グ時間設定回路５を必要とし、回路全体が複雑で高価な
ものとなっている。
（ロ）タイミングパルスS2とサンプリングパルスS3との
同期ならびにサンプリングパルスS3と入力信号S1との同
期がむずかしく、同期ミスによって誤ったレベルの信号
S4を出力するおそれがある。ことに、信号S1における測
定すべき時間T0が短いときや信号S1の波形が複雑なとき
には、測定しようとする期間T0にずれが生じ、測定不能
になる。
同期ならびにサンプリングパルスS3と入力信号S1との同
期がむずかしく、同期ミスによって誤ったレベルの信号
S4を出力するおそれがある。ことに、信号S1における測
定すべき時間T0が短いときや信号S1の波形が複雑なとき
には、測定しようとする期間T0にずれが生じ、測定不能
になる。
＜発明の目的＞ 本発明は、従来例のこのような問題点を解消し、回路構
成の簡略化と測定精度の向上とを図ることを目的とす
る。
成の簡略化と測定精度の向上とを図ることを目的とす
る。
＜問題点を解決するための手段＞ 本発明は、上記の目的を達成するために、次のような構
成をとる。
成をとる。
即ち、本発明の波形レベル測定装置は、 段階的にレベルが変化する入力波形について、この入力
波形に含まれる対象となる一つのレベルを測定するため
の装置であって、 前記入力波形のレベル判断用として予め所定の時間Ｔを
設定する所定時間設定手段と、 前記入力波形に対するトリガレベルを設定するトリガレ
ベル設定手段と、 前記入力波形が前記トリガレベル設定手段で設定された
トリガレベルと交差する２点間の時間ｔを測定する時間
測定手段と、 この時間測定手段によって測定された時間ｔと前記所定
時間設定手段によって設定された所定時間Ｔとを比較す
る時間比較手段と、 前記測定時間ｔと所定時間Ｔとが一致するまで前記トリ
ガレベルを段階的に微小変更するトリガレベル微変手段
と、 前記時間比較手段によって比較される両時間t,Tが一致
したときに、その時点でのトリガレベルを測定対象レベ
ルとして出力する測定レベル出力手段と、 を備えた構成とした。
波形に含まれる対象となる一つのレベルを測定するため
の装置であって、 前記入力波形のレベル判断用として予め所定の時間Ｔを
設定する所定時間設定手段と、 前記入力波形に対するトリガレベルを設定するトリガレ
ベル設定手段と、 前記入力波形が前記トリガレベル設定手段で設定された
トリガレベルと交差する２点間の時間ｔを測定する時間
測定手段と、 この時間測定手段によって測定された時間ｔと前記所定
時間設定手段によって設定された所定時間Ｔとを比較す
る時間比較手段と、 前記測定時間ｔと所定時間Ｔとが一致するまで前記トリ
ガレベルを段階的に微小変更するトリガレベル微変手段
と、 前記時間比較手段によって比較される両時間t,Tが一致
したときに、その時点でのトリガレベルを測定対象レベ
ルとして出力する測定レベル出力手段と、 を備えた構成とした。
＜作用＞ この構成による作用は、次の通りである。
一方においては、入力波形がトリガレベルと交差する２
点間の時間ｔと設定された所定時間Ｔとが比較され、他
方において、測定時間ｔと所定時間Ｔとが一致するまで
トリガレベルが段階的に微小変更され、比較される両時
間t,Tが一致したときに、その時点でのトリガレベルが
測定対象レベルとして出力される。
点間の時間ｔと設定された所定時間Ｔとが比較され、他
方において、測定時間ｔと所定時間Ｔとが一致するまで
トリガレベルが段階的に微小変更され、比較される両時
間t,Tが一致したときに、その時点でのトリガレベルが
測定対象レベルとして出力される。
＜実施例＞ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例に係る波形レベル測定装置の
ブロック回路図である。
ブロック回路図である。
第１図において、６は電子デバイス、７は電子デバイス
６からの入力信号S1をカウントするカウンタ回路、８は
全体の制御，演算を司る制御・演算回路、９は制御・演
算回路８から出力されたトリガレベル信号S5をD/A変換
してそのアナログ信号S6をカウンタ回路７に出力するD/
A変換回路、10はカウンタ回路７でアナログ信号S6（ト
リガレベル信号S5）に対応して測定した測定時間ｔを示
すアナログ信号S7をA/D変換してそのデジタル信号S8を
制御・演算回路８に出力するA/D変換回路である。
６からの入力信号S1をカウントするカウンタ回路、８は
全体の制御，演算を司る制御・演算回路、９は制御・演
算回路８から出力されたトリガレベル信号S5をD/A変換
してそのアナログ信号S6をカウンタ回路７に出力するD/
A変換回路、10はカウンタ回路７でアナログ信号S6（ト
リガレベル信号S5）に対応して測定した測定時間ｔを示
すアナログ信号S7をA/D変換してそのデジタル信号S8を
制御・演算回路８に出力するA/D変換回路である。
11は入力波形のレベル判断用として予め所定の時間Ｔを
設定する所定時間設定手段としての設定回路である。
設定する所定時間設定手段としての設定回路である。
12は入力信号S1の波形に対する初期のトリガレベルV0の
設定回路であり、制御・演算回路８に接続されている。
この初期トリガレベル設定回路12が発明の構成にいう
「入力波形に対するトリガレベルの設定手段」に相当す
る。
設定回路であり、制御・演算回路８に接続されている。
この初期トリガレベル設定回路12が発明の構成にいう
「入力波形に対するトリガレベルの設定手段」に相当す
る。
次に、この実施例の動作を第２図のフローチャートおよ
び第３図（Ａ）の波形図に基づいて説明する。
び第３図（Ａ）の波形図に基づいて説明する。
ステップ＃１では、所定時間設定回路11において、既知
の正規の入力信号S1の波形についての所定時間Ｔを設定
し、これを制御・演算回路８におけるレジスタRTにスト
アする（RT←Ｔ）。ステップ＃２では、初期トリガレベ
ル設定回路12において、初期のトリガレベルV0を設定
し、これを制御・演算回路８におけるレジスタRTLにス
トアする（RTL←V0）。
の正規の入力信号S1の波形についての所定時間Ｔを設定
し、これを制御・演算回路８におけるレジスタRTにスト
アする（RT←Ｔ）。ステップ＃２では、初期トリガレベ
ル設定回路12において、初期のトリガレベルV0を設定
し、これを制御・演算回路８におけるレジスタRTLにス
トアする（RTL←V0）。
ステップ＃３では、初期のトリガレベルV0において、入
力信号S1の立下り・立上り間の時間t1を測定する。即
ち、制御・演算回路８から初期のトリガレベル信号S5を
D/A変換回路９に出力する。D/A変換回路９は、この初期
のトリガレベル信号S5をアナログ信号S6に変換してカウ
ンタ回路７に出力する。カウンタ回路７は、アナログ信
号S6によって指定された初期のトリガレベルV0におい
て、入力信号S1の立下り・立上り間の時間t1を測定す
る。第３図（Ａ）の場合は、t1＝０である。この測定さ
れた時間t1（＝０）を示すアナログ信号S7はA/D変換回
路10によってデジタル信号S8に変換され、制御・演算回
路８に入力される。
力信号S1の立下り・立上り間の時間t1を測定する。即
ち、制御・演算回路８から初期のトリガレベル信号S5を
D/A変換回路９に出力する。D/A変換回路９は、この初期
のトリガレベル信号S5をアナログ信号S6に変換してカウ
ンタ回路７に出力する。カウンタ回路７は、アナログ信
号S6によって指定された初期のトリガレベルV0におい
て、入力信号S1の立下り・立上り間の時間t1を測定す
る。第３図（Ａ）の場合は、t1＝０である。この測定さ
れた時間t1（＝０）を示すアナログ信号S7はA/D変換回
路10によってデジタル信号S8に変換され、制御・演算回
路８に入力される。
このステップ＃３が、本発明の時間測定手段に相当す
る。
る。
ステップ＃４では、初期のトリガレベルV0における測定
時間t1とレジスタRTにストアされている所定時間Ｔとを
比較し、t1＝Ｔかどうかを判断する。
時間t1とレジスタRTにストアされている所定時間Ｔとを
比較し、t1＝Ｔかどうかを判断する。
このステップ＃４が、本発明の時間比較手段に相当す
る。
る。
初期のトリガレベルV0の場合は、ステップ＃４でNOと判
断するのでステップ＃５に移行し、トリガレベルを桁上
げする。即ち、レジスタRTLにストアされている初期の
トリガレベルV0に微小レベルΔＶを加算して、その合計
値を第１微小変更トリガレベル（V0＋ΔＶ）としてレジ
スタRTLにストアする（RTL←V0＋ΔＶ）。
断するのでステップ＃５に移行し、トリガレベルを桁上
げする。即ち、レジスタRTLにストアされている初期の
トリガレベルV0に微小レベルΔＶを加算して、その合計
値を第１微小変更トリガレベル（V0＋ΔＶ）としてレジ
スタRTLにストアする（RTL←V0＋ΔＶ）。
このステップ＃５が、本発明のトリガレベル微変手段に
相当する。
相当する。
次いでステップ＃６では、レジスタRTLにストアした第
１微小変更トリガレベル（V0＋ΔＶ）が予想される入力
信号S1の波形の最大値Vmax以下かどうかを判断する。第
３図（Ａ）の場合はYESと判断し、ステップ＃３にリタ
ーンする。
１微小変更トリガレベル（V0＋ΔＶ）が予想される入力
信号S1の波形の最大値Vmax以下かどうかを判断する。第
３図（Ａ）の場合はYESと判断し、ステップ＃３にリタ
ーンする。
このステップ＃３では、第１微小変更トリガレベル（V0
＋ΔＶ）に基づいて、前述と同様に入力信号S1の立下り
・立上り間の時間t2を測定する。第３図（Ａ）の場合
は、０＜t2＜Ｔであるから、次のステップ＃４で再びNO
と判断し、ステップ＃５に移行する。
＋ΔＶ）に基づいて、前述と同様に入力信号S1の立下り
・立上り間の時間t2を測定する。第３図（Ａ）の場合
は、０＜t2＜Ｔであるから、次のステップ＃４で再びNO
と判断し、ステップ＃５に移行する。
このステップ＃５では、再度、トリガレベルを桁上げす
る。即ち、レジスタRTLにストアされている第１微小変
更トリガレベル（V0＋ΔＶ）に微小レベルΔＶを加算し
て、その合計値を第２微小変更トリガレベル（V0＋２・
ΔＶ）としてレジスタRTLにストアする（RTL←V0＋２・
ΔＶ）。
る。即ち、レジスタRTLにストアされている第１微小変
更トリガレベル（V0＋ΔＶ）に微小レベルΔＶを加算し
て、その合計値を第２微小変更トリガレベル（V0＋２・
ΔＶ）としてレジスタRTLにストアする（RTL←V0＋２・
ΔＶ）。
次いでステップ＃６を経て、ステップ＃３で、第２微小
変更トリガレベル（V0＋２・ΔＶ）に基づいて、前述と
同様に入力信号S1の立下り・立上り間の時間t3を測定す
る。第３図（Ａ）の場合は、t3＝t2＜Ｔであるから、次
のステップ＃４で再びNOと判断し、ステップ＃５に移行
する。
変更トリガレベル（V0＋２・ΔＶ）に基づいて、前述と
同様に入力信号S1の立下り・立上り間の時間t3を測定す
る。第３図（Ａ）の場合は、t3＝t2＜Ｔであるから、次
のステップ＃４で再びNOと判断し、ステップ＃５に移行
する。
このステップ＃５では、再度、トリガレベルを桁上げす
る。即ち、レジスタRTLにストアされている第２微小変
更トリガレベル（V0＋２・ΔＶ）に微小レベルΔＶを加
算して、その合計値を第３微小変更トリガレベル（V0＋
３・ΔＶ）としてレジスタRTLにストアする（RTL←V0＋
３・ΔＶ）。
る。即ち、レジスタRTLにストアされている第２微小変
更トリガレベル（V0＋２・ΔＶ）に微小レベルΔＶを加
算して、その合計値を第３微小変更トリガレベル（V0＋
３・ΔＶ）としてレジスタRTLにストアする（RTL←V0＋
３・ΔＶ）。
次いでステップ＃６を経て、ステップ＃３で、第３微小
変更トリガレベル（V0＋３・ΔＶ）に基づいて、前述と
同様に入力信号S1の立下り・立上り間の時間t4を測定す
る。第３図（Ａ）の場合は、t4＝Ｔであるから、次のス
テップ＃４ではYESと判断し、ステップ＃７に移行す
る。
変更トリガレベル（V0＋３・ΔＶ）に基づいて、前述と
同様に入力信号S1の立下り・立上り間の時間t4を測定す
る。第３図（Ａ）の場合は、t4＝Ｔであるから、次のス
テップ＃４ではYESと判断し、ステップ＃７に移行す
る。
ステップ＃７では、レジスタRTLにストアされている第
３微小変更トリガレベル（V0＋３・ΔＶ）を実測定レベ
ルVRDとみなしてメモリに書き込むとともに、この実測
定レベルVRDのデータを外部に出力した後、フローを終
了する。
３微小変更トリガレベル（V0＋３・ΔＶ）を実測定レベ
ルVRDとみなしてメモリに書き込むとともに、この実測
定レベルVRDのデータを外部に出力した後、フローを終
了する。
このステップ＃７が、本発明の測定レベル出力手段に相
当する。
当する。
なお、場合によっては、ステップ＃６の判断でレジスタ
RTLの内容が最大値Vmaxを超えることがある。その場合
は、直ちにフローを終了する。
RTLの内容が最大値Vmaxを超えることがある。その場合
は、直ちにフローを終了する。
なお、電子デバイス６からの入力信号S1の波形が第３図
（Ｂ）のような場合には、初期のトリガレベルV0が高
く、１段階ごとの微小レベルΔＶの変更は、マイナス側
になる。即ち、V0−ΔＶのようになる。
（Ｂ）のような場合には、初期のトリガレベルV0が高
く、１段階ごとの微小レベルΔＶの変更は、マイナス側
になる。即ち、V0−ΔＶのようになる。
ところで、ステップ＃４での判断において、レジスタR
TLにストアしたトリガレベルが測定対象レベルVDと一致
せず、測定対象レベルVDよりも大きくなる場合がある。
TLにストアしたトリガレベルが測定対象レベルVDと一致
せず、測定対象レベルVDよりも大きくなる場合がある。
しかし、微小レベルΔＶを電子デバイス６の良否判断の
許容範囲α以下（ΔＶ≦α）としておけば、不一致であ
っても電子デバイス６の良否の判断を誤ることがない。
許容範囲α以下（ΔＶ≦α）としておけば、不一致であ
っても電子デバイス６の良否の判断を誤ることがない。
また、ステップ＃４の判断が最初にYESとなったとき
に、レジスタRTLにストアしたトリガレベルが測定対象
レベルVDよりも大きい場合には、変更する微小レベルを
最初の微小レベルΔＶよりもさらに小さい微小レベルΔ
V1とし、かつ、レジスタRTLの内容からその微小レベル
ΔV1を今度は順次段階的に減算しながら、同様のサイク
ルを繰り返し、次にステップ＃４の判断がNOとなったと
きに、変更する微小レベルを先の微小レベルΔV1よりも
さらに小さい微小レベルΔV2にして、再度順次段階的に
加算しながら、同様のサイクルを繰り返すように構成す
れば、最終的にはレジスタRTLストアしたトリガレベル
と測定対象レベルVDとが一致することになる。従って、
電子デバイス６の良否の判定を高精度化することができ
る。
に、レジスタRTLにストアしたトリガレベルが測定対象
レベルVDよりも大きい場合には、変更する微小レベルを
最初の微小レベルΔＶよりもさらに小さい微小レベルΔ
V1とし、かつ、レジスタRTLの内容からその微小レベル
ΔV1を今度は順次段階的に減算しながら、同様のサイク
ルを繰り返し、次にステップ＃４の判断がNOとなったと
きに、変更する微小レベルを先の微小レベルΔV1よりも
さらに小さい微小レベルΔV2にして、再度順次段階的に
加算しながら、同様のサイクルを繰り返すように構成す
れば、最終的にはレジスタRTLストアしたトリガレベル
と測定対象レベルVDとが一致することになる。従って、
電子デバイス６の良否の判定を高精度化することができ
る。
＜発明の効果＞ 本発明によれば、次の効果が発揮される。
（ａ）トリガレベルの変更に基づいて測定対象レベルを
測定しているため、従来例のようにシビアなタイミング
処理を必要とせず、全体として回路構成を簡略化するこ
とができる。
測定しているため、従来例のようにシビアなタイミング
処理を必要とせず、全体として回路構成を簡略化するこ
とができる。
（ｂ）前記（ａ）と同様の理由により、従来例で生じて
いた同期ミスに起因する誤測定をなくすことができると
ともに、測定対象レベルを測定すべき時間が短いことや
入力波形が複雑であっても、そのことには影響されるこ
となく高精度な測定を行うことができる。
いた同期ミスに起因する誤測定をなくすことができると
ともに、測定対象レベルを測定すべき時間が短いことや
入力波形が複雑であっても、そのことには影響されるこ
となく高精度な測定を行うことができる。
第１図ないし第３図は本発明の実施例に係り、第１図は
波形レベル測定装置のブロック回路図、第２図はフロー
チャート、第３図は波形図である。第４図および第５図
は従来例に係り、第４図は波形レベル測定装置のブロッ
ク回路図、第５図は波形図である。 ８…制御・演算回路 11…所定時間設定回路（手段） 12…トリガレベル設定回路（手段）
波形レベル測定装置のブロック回路図、第２図はフロー
チャート、第３図は波形図である。第４図および第５図
は従来例に係り、第４図は波形レベル測定装置のブロッ
ク回路図、第５図は波形図である。 ８…制御・演算回路 11…所定時間設定回路（手段） 12…トリガレベル設定回路（手段）
Claims (1)
- 【請求項１】段階的にレベルが変化する入力波形につい
て、この入力波形に含まれる対象となる一つのレベルを
測定するための装置であって、 前記入力波形のレベル判断用として予め所定の時間Ｔを
設定する所定時間設定手段と、 前記入力波形に対するトリガレベルを設定するトリガレ
ベル設定手段と、 前記入力波形が前記トリガレベル設定手段で設定された
トリガレベルと交差する２点間の時間ｔを測定する時間
測定手段と、 この時間測定手段によって測定された時間ｔと前記所定
時間設定手段によって設定された所定時間Ｔとを比較す
る時間比較手段と、 前記測定時間ｔと所定時間Ｔとが一致するまで前記トリ
ガレベルを段階的に微小変更するトリガレベル微変手段
と、 前記時間比較手段によって比較される両時間t,Tが一致
したときに、その時点でのトリガレベルを測定対象レベ
ルとして出力する測定レベル出力手段と、 を備えた波形レベル測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61044399A JPH0727014B2 (ja) | 1986-03-01 | 1986-03-01 | 波形レベル測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61044399A JPH0727014B2 (ja) | 1986-03-01 | 1986-03-01 | 波形レベル測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62203066A JPS62203066A (ja) | 1987-09-07 |
| JPH0727014B2 true JPH0727014B2 (ja) | 1995-03-29 |
Family
ID=12690431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61044399A Expired - Fee Related JPH0727014B2 (ja) | 1986-03-01 | 1986-03-01 | 波形レベル測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727014B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106419A (en) * | 1980-01-25 | 1981-08-24 | Casio Comput Co Ltd | Voltage level detector |
-
1986
- 1986-03-01 JP JP61044399A patent/JPH0727014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62203066A (ja) | 1987-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01502933A (ja) | 周波数カウント装置および方法 | |
| JPH0727014B2 (ja) | 波形レベル測定装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| US5410245A (en) | Method and apparatus for calibrating electronic scales for the horizontal axis | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JP3047264B2 (ja) | 時間計測装置 | |
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| SU1310866A2 (ru) | Устройство дл анализа результатов измерений | |
| JPS6262299B2 (ja) | ||
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JP2837451B2 (ja) | 電子ビームテスタの測定タイミング生成装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP2527608Y2 (ja) | 論理判定回路 | |
| JPH0646199B2 (ja) | 力率計 | |
| JP3536619B2 (ja) | 走査線数判別装置 | |
| JPS5912570Y2 (ja) | 流量計測装置 | |
| SU918874A1 (ru) | Устройство дл автоматической обработки сигналов частотных первичных преобразователей | |
| JP2607113B2 (ja) | Ａ／ｄ変換方法 | |
| JP2917278B2 (ja) | 位相差検出回路 | |
| JPH0961503A (ja) | 半導体試験装置における試験信号のタイミング校正装置 | |
| JPS61221661A (ja) | デイジタル電圧変化率計測器 | |
| JPS6267831A (ja) | 電子ビ−ム装置 | |
| JPS6166912A (ja) | 位置検出誤差補正装置 | |
| JPS5926072A (ja) | 高精度位相差計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |