JPH07260864A - プラグ挿抜検出回路 - Google Patents
プラグ挿抜検出回路Info
- Publication number
- JPH07260864A JPH07260864A JP6055472A JP5547294A JPH07260864A JP H07260864 A JPH07260864 A JP H07260864A JP 6055472 A JP6055472 A JP 6055472A JP 5547294 A JP5547294 A JP 5547294A JP H07260864 A JPH07260864 A JP H07260864A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- plug
- removal
- jack
- break
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】
【目的】 プラグ１１の挿抜を検出するためのスイッチ
を用いなくともプラグ１１の挿抜を検出することがで
き、そのぶん配線基板側の実装面積を拡大することがで
きるプラグ挿抜検出回路を提供すること。 【構成】 ア−ス端子１、ブレ−ク端子２及び信号端子
３を備えたブレ−ク接点付ジャック１０のア−ス端子１
と信号端子３との間に終端抵抗ＲT が介装され、ブレ−
ク端子２にはベ−ス抵抗ＲB を介してＰＮＰトランジス
タＱ1 のベ−スが接続され、ＰＮＰトランジスタＱ1 の
エミッタには電圧源（＋５Ｖ）が接続され、ＰＮＰトラ
ンジスタのコレクタからは挿抜検出信号が出力されるよ
うに構成されているプラグ挿抜検出回路。
を用いなくともプラグ１１の挿抜を検出することがで
き、そのぶん配線基板側の実装面積を拡大することがで
きるプラグ挿抜検出回路を提供すること。 【構成】 ア−ス端子１、ブレ−ク端子２及び信号端子
３を備えたブレ−ク接点付ジャック１０のア−ス端子１
と信号端子３との間に終端抵抗ＲT が介装され、ブレ−
ク端子２にはベ−ス抵抗ＲB を介してＰＮＰトランジス
タＱ1 のベ−スが接続され、ＰＮＰトランジスタＱ1 の
エミッタには電圧源（＋５Ｖ）が接続され、ＰＮＰトラ
ンジスタのコレクタからは挿抜検出信号が出力されるよ
うに構成されているプラグ挿抜検出回路。
Description
【０００１】
【産業上の利用分野】本発明はプラグ挿抜検出回路に関
し、より詳細にはビデオ信号ラインあるいはオ−ディオ
信号ライン等の低インピ−ダンス信号ラインにおけるプ
ラグの挿抜を検出するプラグ挿抜検出回路に関する。
し、より詳細にはビデオ信号ラインあるいはオ−ディオ
信号ライン等の低インピ−ダンス信号ラインにおけるプ
ラグの挿抜を検出するプラグ挿抜検出回路に関する。
【０００２】
【従来の技術】ジャックには一般的なブレ−ク接点付の
ジャックの他に、プラグの挿抜検出用のスイッチを備え
ているジャックがある。図３に前記スイッチを備えたジ
ャックの構成を示す。図３（ａ）は前記ジャックを示し
た概略正面図、図３（ｂ）は概略側断面図であり、図３
（ｃ）は前記ジャックを基板に搭載する時に前記基板に
形成されるピンホ−ルの配置を示した図である。
ジャックの他に、プラグの挿抜検出用のスイッチを備え
ているジャックがある。図３に前記スイッチを備えたジ
ャックの構成を示す。図３（ａ）は前記ジャックを示し
た概略正面図、図３（ｂ）は概略側断面図であり、図３
（ｃ）は前記ジャックを基板に搭載する時に前記基板に
形成されるピンホ−ルの配置を示した図である。
【０００３】図３（ａ）及び（ｂ）において２０はジャ
ックを示しており、ジャック２０はブレ−ク接点付ジャ
ック１０とプラグの挿抜を検知するためのスイッチ３０
とで構成され、ブレ−ク接点付ジャック１０にはプラグ
挿入孔１９が設けられている。またブレ−ク接点付ジャ
ック１０にはア−ス端子１、ブレ−ク端子２及び信号端
子３が突出形成されており、スイッチ３０には検知用端
子３４、検知用端子３６及び電源端子３５が突出形成さ
れている。これらの各端子は図３（ｃ）に示した位置関
係にある。なお、図３（ｃ）において１ａはア−ス端子
１のピンホ−ルを示し、２ａはブレ−ク端子２のピンホ
−ルを示し、３ａは信号端子３のピンホ−ルを示し、３
４ａ及び３６ａはそれぞれ検知用端子３４、検知用端子
３６のピンホ−ルを示し、３５ａは電源端子３５のピン
ホ−ルを示している。
ックを示しており、ジャック２０はブレ−ク接点付ジャ
ック１０とプラグの挿抜を検知するためのスイッチ３０
とで構成され、ブレ−ク接点付ジャック１０にはプラグ
挿入孔１９が設けられている。またブレ−ク接点付ジャ
ック１０にはア−ス端子１、ブレ−ク端子２及び信号端
子３が突出形成されており、スイッチ３０には検知用端
子３４、検知用端子３６及び電源端子３５が突出形成さ
れている。これらの各端子は図３（ｃ）に示した位置関
係にある。なお、図３（ｃ）において１ａはア−ス端子
１のピンホ−ルを示し、２ａはブレ−ク端子２のピンホ
−ルを示し、３ａは信号端子３のピンホ−ルを示し、３
４ａ及び３６ａはそれぞれ検知用端子３４、検知用端子
３６のピンホ−ルを示し、３５ａは電源端子３５のピン
ホ−ルを示している。
【０００４】次に図４に基づいてプラグ挿抜の検出方法
を説明する。図４はジャック２０の内部構成を示した等
価回路図である。ア−ス端子１にはア−ススプリング９
が接続され、ブレ−ク端子２にはブレ−ク接点７が接続
され、信号端子３にはチップスプリング８が接続されて
いる。スイッチ３０はチップスプリング８により押圧さ
れる位置に配設されている。
を説明する。図４はジャック２０の内部構成を示した等
価回路図である。ア−ス端子１にはア−ススプリング９
が接続され、ブレ−ク端子２にはブレ−ク接点７が接続
され、信号端子３にはチップスプリング８が接続されて
いる。スイッチ３０はチップスプリング８により押圧さ
れる位置に配設されている。
【０００５】プラグ（図示せず）が挿入されていない場
合、ブレ−ク接点７とチップスプリング８とが接触した
状態にあり、チップスプリング８によりスイッチ３０は
押圧されない。この場合、電源端子３５と検出用端子３
４とが接続された状態にあり、検出用端子３６はオ−プ
ンとなっている。電源は電源端子３５から検出用端子３
４へと供給される。これに対してプラグ（図示せず）が
挿入されると、プラグの先端部によりチップスプリング
８が図中矢印Ａ方向に押し下げられ、チップスプリング
８とブレ−ク接点７とが離れる。そしてチップスプリン
グ８と共にスイッチ３０も押し下げられて電源端子３５
と接続される端子が検出用端子３４から検出用端子３６
に切り替えられ、今度は検出用端子３４がオ−プンにな
る。以上の説明から分かるようにジャック２０にあって
は、検出用端子３６から電源が出力されるか或は検出用
端子３４から電源が出力されるかで、ジャック２０にプ
ラグが挿入されているかどうかを検出することができる
ようになっている。
合、ブレ−ク接点７とチップスプリング８とが接触した
状態にあり、チップスプリング８によりスイッチ３０は
押圧されない。この場合、電源端子３５と検出用端子３
４とが接続された状態にあり、検出用端子３６はオ−プ
ンとなっている。電源は電源端子３５から検出用端子３
４へと供給される。これに対してプラグ（図示せず）が
挿入されると、プラグの先端部によりチップスプリング
８が図中矢印Ａ方向に押し下げられ、チップスプリング
８とブレ−ク接点７とが離れる。そしてチップスプリン
グ８と共にスイッチ３０も押し下げられて電源端子３５
と接続される端子が検出用端子３４から検出用端子３６
に切り替えられ、今度は検出用端子３４がオ−プンにな
る。以上の説明から分かるようにジャック２０にあって
は、検出用端子３６から電源が出力されるか或は検出用
端子３４から電源が出力されるかで、ジャック２０にプ
ラグが挿入されているかどうかを検出することができる
ようになっている。
【０００６】
【発明が解決しようとする課題】しかし、ジャック２０
にはプラグの挿抜を検出するためのスイッチ３０をブレ
−ク接点付ジャック１０に添設しなければならず、その
分、ジャック２０の形状が大型化し、配線基板（図示せ
ず）における実装面積の確保を妨げるという課題があ
る。例えば18.6×12mmのジャック２０において、スイッ
チ３０は3.6 ×１２ｍｍとなりジャック２０の１／５
程度を占める。
にはプラグの挿抜を検出するためのスイッチ３０をブレ
−ク接点付ジャック１０に添設しなければならず、その
分、ジャック２０の形状が大型化し、配線基板（図示せ
ず）における実装面積の確保を妨げるという課題があ
る。例えば18.6×12mmのジャック２０において、スイッ
チ３０は3.6 ×１２ｍｍとなりジャック２０の１／５
程度を占める。
【０００７】本発明は上記課題に鑑みなされたものであ
り、プラグの挿抜を検出するためのスイッチを用いなく
ともプラグの挿抜を検出することができ、そのぶん配線
基板側の実装面積を拡大することができるプラグ挿抜検
出回路を提供することを目的としている。
り、プラグの挿抜を検出するためのスイッチを用いなく
ともプラグの挿抜を検出することができ、そのぶん配線
基板側の実装面積を拡大することができるプラグ挿抜検
出回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るプラグ挿抜検出回路は、ア−ス端子、信
号端子及びブレ−ク端子を備えたブレ−ク接点付ジャッ
クに接続されるプラグ挿抜検出回路において、前記ア−
ス端子と前記信号端子との間に終端抵抗が介装され、前
記ブレ−ク端子にはベ−ス抵抗を介してＰＮＰトランジ
スタのベ−スが接続され、該ＰＮＰトランジスタのエミ
ッタには電圧源が接続さ、前記ＰＮＰトランジスタのコ
レクタからは挿抜検出信号が出力されるように構成され
ていることを特徴としている。
に本発明に係るプラグ挿抜検出回路は、ア−ス端子、信
号端子及びブレ−ク端子を備えたブレ−ク接点付ジャッ
クに接続されるプラグ挿抜検出回路において、前記ア−
ス端子と前記信号端子との間に終端抵抗が介装され、前
記ブレ−ク端子にはベ−ス抵抗を介してＰＮＰトランジ
スタのベ−スが接続され、該ＰＮＰトランジスタのエミ
ッタには電圧源が接続さ、前記ＰＮＰトランジスタのコ
レクタからは挿抜検出信号が出力されるように構成され
ていることを特徴としている。
【０００９】
【作用】図２に基づいて作用を説明する。図２は上記構
成に係るプラグ挿抜検出回路を示した回路構成図であ
る。図２においてＱ1 はエミッタが電圧源に接続された
ＰＮＰトランジスタを示し、ＲB はＰＮＰトランジスタ
Ｑ1 のベ−スとブレ−ク端子３との間に介装されたベ−
ス抵抗を示し、ＲT はア−ス端子１と信号端子３との間
に介装された終端抵抗を示している。信号は信号端子３
から出力され、ＰＮＰトランジスタＱ1 のコレクタから
はプラグ挿抜の検出を示す挿抜検出信号が出力される。
成に係るプラグ挿抜検出回路を示した回路構成図であ
る。図２においてＱ1 はエミッタが電圧源に接続された
ＰＮＰトランジスタを示し、ＲB はＰＮＰトランジスタ
Ｑ1 のベ−スとブレ−ク端子３との間に介装されたベ−
ス抵抗を示し、ＲT はア−ス端子１と信号端子３との間
に介装された終端抵抗を示している。信号は信号端子３
から出力され、ＰＮＰトランジスタＱ1 のコレクタから
はプラグ挿抜の検出を示す挿抜検出信号が出力される。
【００１０】プラグが挿入されていない場合 ブレ−ク接点７とチップスプリング８とが接触してお
り、ＰＮＰトランジスタＱ1 にベ−ス電流が流れ、ＰＮ
ＰトランジスタＱ1 がオンしている。したがってＰＮＰ
トランジスタＱ1 のコレクタからは電圧源の電圧が出力
される。 プラグが挿入された場合 プラグ（図示せず）によりチップスプリング８が押し下
げられ、チップスプリング８がブレ−ク接点７から離れ
る。これによりＰＮＰトランジスタＱ1 にベ−ス電流が
流れなくなり、ＰＮＰトランジスタＱ1 がオフする。よ
ってＰＮＰトランジスタＱ1 のコレクタはオ−プン状態
になる。
り、ＰＮＰトランジスタＱ1 にベ−ス電流が流れ、ＰＮ
ＰトランジスタＱ1 がオンしている。したがってＰＮＰ
トランジスタＱ1 のコレクタからは電圧源の電圧が出力
される。 プラグが挿入された場合 プラグ（図示せず）によりチップスプリング８が押し下
げられ、チップスプリング８がブレ−ク接点７から離れ
る。これによりＰＮＰトランジスタＱ1 にベ−ス電流が
流れなくなり、ＰＮＰトランジスタＱ1 がオフする。よ
ってＰＮＰトランジスタＱ1 のコレクタはオ−プン状態
になる。
【００１１】以上の説明からわかるように、上記構成に
係るプラグ挿抜検出回路にあってはＰＮＰトランジスタ
Ｑ1 のコレクタから前記電圧源の電圧が出力されるかど
うかでプラグの挿抜を検出することが可能となってい
る。
係るプラグ挿抜検出回路にあってはＰＮＰトランジスタ
Ｑ1 のコレクタから前記電圧源の電圧が出力されるかど
うかでプラグの挿抜を検出することが可能となってい
る。
【００１２】
【実施例】以下、本発明に係るプラグ挿抜検出回路の実
施例を図１に基づいて説明する。図１は実施例に係るプ
ラグ挿抜検出回路を概略的に示した回路構成図であり、
（ａ）はブレ−ク接点付ジャック１０にプラグ１１が挿
入された場合を示し、（ｂ）はブレ−ク接点付ジャック
１０にプラグ１１が挿入されていない場合を示してい
る。
施例を図１に基づいて説明する。図１は実施例に係るプ
ラグ挿抜検出回路を概略的に示した回路構成図であり、
（ａ）はブレ−ク接点付ジャック１０にプラグ１１が挿
入された場合を示し、（ｂ）はブレ−ク接点付ジャック
１０にプラグ１１が挿入されていない場合を示してい
る。
【００１３】まず、ブレ−ク接点ジャック１０の構成を
説明する。ブレ−ク接点付ジャック１０には信号端子
３、ブレ−ク端子２及びア−ス１２に接続されたア−ス
端子１が形成されており、ア−ス端子１にはア−ススプ
リング９が接続され、ブレ−ク端子２にはブレ−ク接点
７が接続され、信号端子３にはチップスプリング８が接
続されている。
説明する。ブレ−ク接点付ジャック１０には信号端子
３、ブレ−ク端子２及びア−ス１２に接続されたア−ス
端子１が形成されており、ア−ス端子１にはア−ススプ
リング９が接続され、ブレ−ク端子２にはブレ−ク接点
７が接続され、信号端子３にはチップスプリング８が接
続されている。
【００１４】次に、ブレ−ク接点付ジャック１０に対す
る外付け回路の構成を説明する。Ｑ1 はＰＮＰトランジ
スタを示しており、ＰＮＰトランジスタＱ1 のエミッタ
には電圧源（＋５Ｖ）が接続され、エミッタとベ−スと
の間にはＰＮＰトランジスタＱ1 がオフしている場合に
ベ−スの電位を安定させるための抵抗Ｒ1 が介装されて
いる。ＰＮＰトランジスタＱ1 のベ−スはベ−ス抵抗Ｒ
B を介してブレ−ク端子２に接続されており、ア−ス端
子１と信号端子３との間には終端抵抗ＲＴが介装され、
信号端子３は直流カット用のコンデンサＣ１ に接続さ
れている。プラグ１１の挿抜を検出する挿抜検出信号は
ＰＮＰトランジスタのコレクタから出力され、ビデオ信
号あるいはオ−ディオ信号等の信号は信号端子３から出
力されるようになっている。なお、ベ−ス抵抗ＲB 及び
抵抗Ｒ1 の値は終端抵抗ＲT よりも十分大きい値に設定
される。例えば、終端抵抗ＲT の値を７５Ωとすると、
べ−ス抵抗ＲB 及び抵抗Ｒ1 は共に１００ｋΩ程度に設
定される。また、電圧源の電圧の値はア−ススプリング
９に現れる電圧よりも高い値に設定される。
る外付け回路の構成を説明する。Ｑ1 はＰＮＰトランジ
スタを示しており、ＰＮＰトランジスタＱ1 のエミッタ
には電圧源（＋５Ｖ）が接続され、エミッタとベ−スと
の間にはＰＮＰトランジスタＱ1 がオフしている場合に
ベ−スの電位を安定させるための抵抗Ｒ1 が介装されて
いる。ＰＮＰトランジスタＱ1 のベ−スはベ−ス抵抗Ｒ
B を介してブレ−ク端子２に接続されており、ア−ス端
子１と信号端子３との間には終端抵抗ＲＴが介装され、
信号端子３は直流カット用のコンデンサＣ１ に接続さ
れている。プラグ１１の挿抜を検出する挿抜検出信号は
ＰＮＰトランジスタのコレクタから出力され、ビデオ信
号あるいはオ−ディオ信号等の信号は信号端子３から出
力されるようになっている。なお、ベ−ス抵抗ＲB 及び
抵抗Ｒ1 の値は終端抵抗ＲT よりも十分大きい値に設定
される。例えば、終端抵抗ＲT の値を７５Ωとすると、
べ−ス抵抗ＲB 及び抵抗Ｒ1 は共に１００ｋΩ程度に設
定される。また、電圧源の電圧の値はア−ススプリング
９に現れる電圧よりも高い値に設定される。
【００１５】上記の如く構成されたプラグ挿抜検出回路
において、プラグ１１の挿抜は以下のようにして検出さ
れる。まず、図１（ｂ）に基づいてプラグ１１が挿入さ
れていない場合を説明し、次いで図１（ａ）に基づいて
プラグ１１がブレ−ク接点付ジャック１０に挿入された
場合を説明する。
において、プラグ１１の挿抜は以下のようにして検出さ
れる。まず、図１（ｂ）に基づいてプラグ１１が挿入さ
れていない場合を説明し、次いで図１（ａ）に基づいて
プラグ１１がブレ−ク接点付ジャック１０に挿入された
場合を説明する。
【００１６】プラグ１１が挿入されていない場合 ブレ−ク接点７とチップスプリング８とが接触した状態
にあり、電圧源から抵抗Ｒ1 とベ−ス抵抗ＲB と終端抵
抗ＲT を通ってＰＮＰトランジスタＱ1 のベ−ス電流が
流れ、ＰＮＰトランジスタＱ1 がオンする。したがって
ＰＮＰトランジスタＱ1 のコレクタからは挿抜検出信号
として電圧源の電圧＋５Ｖが出力される。
にあり、電圧源から抵抗Ｒ1 とベ−ス抵抗ＲB と終端抵
抗ＲT を通ってＰＮＰトランジスタＱ1 のベ−ス電流が
流れ、ＰＮＰトランジスタＱ1 がオンする。したがって
ＰＮＰトランジスタＱ1 のコレクタからは挿抜検出信号
として電圧源の電圧＋５Ｖが出力される。
【００１７】プラグ１１が挿入された場合 プラグ１１がブレ−ク接点付ジャック１０に挿入される
と、図１（ａ）に示したようにプラグ１１の先端部によ
りチップスプリング８が押し下げられ、ブレ−ク接点７
とチップスプリング８とが離れる。これによりＰＮＰト
ランジスタＱ1がオフされ、ＰＮＰトランジスタＱ1 の
コレクタはオ−プン状態となる。
と、図１（ａ）に示したようにプラグ１１の先端部によ
りチップスプリング８が押し下げられ、ブレ−ク接点７
とチップスプリング８とが離れる。これによりＰＮＰト
ランジスタＱ1がオフされ、ＰＮＰトランジスタＱ1 の
コレクタはオ−プン状態となる。
【００１８】以上の説明からわかるように実施例に係る
プラグ挿抜検出回路にあっては、ＰＮＰトランジスタＱ
1 のコレクタから電圧源の電圧＋５Ｖが出力されるかど
うかでブレ−ク接点付ジャック１０にプラグ１１が挿入
されたかどうかを検出することができる。したがって図
３に示した従来のジャック２０の場合のようにスイッチ
３０を添設する必要がないので、その分、ジャックを小
型化することができ、実装面積を拡大することができ
る。実際スイッチ３０の占める実装面積は3.6 ×12mm程
度であったが、実施例に係るプラグ挿抜検出回路の場
合、外付け回路の実装面積はほぼＰＮＰトランジスタＱ
1 に必要な実装面積で済ますことができるので、前記外
付け回路を実装するのに必要な面積をわずか3.2 ×2mm
程度に済ますことができる。
プラグ挿抜検出回路にあっては、ＰＮＰトランジスタＱ
1 のコレクタから電圧源の電圧＋５Ｖが出力されるかど
うかでブレ−ク接点付ジャック１０にプラグ１１が挿入
されたかどうかを検出することができる。したがって図
３に示した従来のジャック２０の場合のようにスイッチ
３０を添設する必要がないので、その分、ジャックを小
型化することができ、実装面積を拡大することができ
る。実際スイッチ３０の占める実装面積は3.6 ×12mm程
度であったが、実施例に係るプラグ挿抜検出回路の場
合、外付け回路の実装面積はほぼＰＮＰトランジスタＱ
1 に必要な実装面積で済ますことができるので、前記外
付け回路を実装するのに必要な面積をわずか3.2 ×2mm
程度に済ますことができる。
【００１９】
【発明の効果】以上詳述したように本発明に係るプラグ
挿抜検出回路にあっては、プラグの挿抜検出専用のスイ
ッチをブレ−ク接点付ジャックに添設しなくともプラグ
の挿抜を検出することができ、その分、配線基板側にお
ける実装面積を拡大することができる。
挿抜検出回路にあっては、プラグの挿抜検出専用のスイ
ッチをブレ−ク接点付ジャックに添設しなくともプラグ
の挿抜を検出することができ、その分、配線基板側にお
ける実装面積を拡大することができる。
【図１】本発明の実施例に係るプラグ挿抜検出回路を概
略的に示した回路構成図であり、（ａ）図はプラグが挿
入された場合を示し、（ｂ）図はプラグが挿入されてい
ない場合を示している。
略的に示した回路構成図であり、（ａ）図はプラグが挿
入された場合を示し、（ｂ）図はプラグが挿入されてい
ない場合を示している。
【図２】本発明に係るプラグ挿抜検出回路を示した回路
構成図である。
構成図である。
【図３】（ａ）図は従来のジャックを概略的に示した正
面図であり、（ｂ）図は従来のジャックを概略的に示し
た側断面図であり、（ｃ）図は従来のジャックを基板に
搭載する場合におけるピンホ−ルの配置を示した図であ
る。
面図であり、（ｂ）図は従来のジャックを概略的に示し
た側断面図であり、（ｃ）図は従来のジャックを基板に
搭載する場合におけるピンホ−ルの配置を示した図であ
る。
【図４】従来のジャックの内部構成を示した等価回路図
である。
である。
１ ア−ス端子 ２ ブレ−ク端子 ３ 信号端子 １０ ブレ−ク接点付ジャック １１ プラグ Ｑ1 ＰＮＰトランジスタ ＲT 終端抵抗 ＲB ベ−ス抵抗
Claims (1)
- 【請求項１】 ア−ス端子、信号端子及びブレ−ク端子
を備えたブレ−ク接点付ジャックに接続されるプラグ挿
抜検出回路において、前記ア−ス端子と前記信号端子と
の間に終端抵抗が介装され、前記ブレ−ク端子にはベ−
ス抵抗を介してＰＮＰトランジスタのベ−スが接続さ
れ、該ＰＮＰトランジスタのエミッタには電圧源が接続
され、前記ＰＮＰトランジスタのコレクタからは挿抜検
出信号が出力されるように構成されていることを特徴と
するプラグ挿抜検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055472A JPH07260864A (ja) | 1994-03-25 | 1994-03-25 | プラグ挿抜検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6055472A JPH07260864A (ja) | 1994-03-25 | 1994-03-25 | プラグ挿抜検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07260864A true JPH07260864A (ja) | 1995-10-13 |
Family
ID=12999555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6055472A Withdrawn JPH07260864A (ja) | 1994-03-25 | 1994-03-25 | プラグ挿抜検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07260864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882214A (en) * | 1996-06-28 | 1999-03-16 | The Whitaker Corporation | Electrical connector with contact assembly |
-
1994
- 1994-03-25 JP JP6055472A patent/JPH07260864A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882214A (en) * | 1996-06-28 | 1999-03-16 | The Whitaker Corporation | Electrical connector with contact assembly |
| US6041498A (en) * | 1996-06-28 | 2000-03-28 | The Whitaker Corporation | Method of making a contact assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9301045B2 (en) | Audio I O headset plug and plug detection circuitry | |
| US4420216A (en) | Connecting device | |
| US20050048816A1 (en) | Apparatus for intrinsically safe power interface | |
| CN111182417B (zh) | 音频接口适配电路、数据线和音频设备 | |
| JPH07260864A (ja) | プラグ挿抜検出回路 | |
| JPH0320978A (ja) | コネクタ | |
| US6549013B1 (en) | Ionic current measuring glow plug and process and circuit for its activation | |
| JP2814160B2 (ja) | 発光ダイオードの断線及び短絡故障検出回路 | |
| JPS63153899A (ja) | 活線挿抜用電子回路パッケ−ジ | |
| JPH0451477A (ja) | 接続端子装置 | |
| KR900006713Y1 (ko) | 뮤팅신호 출력회로 | |
| JPS6318233Y2 (ja) | ||
| JP2965183B2 (ja) | Ｉｃカード | |
| JP2511704Y2 (ja) | 電源ジャック用コネクタ | |
| JP3245565B2 (ja) | マイクアンプの省電力回路 | |
| JPH019341Y2 (ja) | ||
| KR19980017597U (ko) | 디지탈 위성수신기의 플래쉬메모리 전원공급회로 | |
| JPH0524144Y2 (ja) | ||
| JPH04299024A (ja) | 電圧逆接続保護回路 | |
| JPH06153393A (ja) | 電源回路 | |
| JPH0347331Y2 (ja) | ||
| KR940000424Y1 (ko) | 스피커 출력 차단회로 | |
| JP2923755B2 (ja) | スピーカ切換回路 | |
| KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
| JP3066951B2 (ja) | 電子スイッチとこれを用いた補聴器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |