JPH0725502B2 - エレベーターの故障解析装置 - Google Patents
エレベーターの故障解析装置Info
- Publication number
- JPH0725502B2 JPH0725502B2 JP1248501A JP24850189A JPH0725502B2 JP H0725502 B2 JPH0725502 B2 JP H0725502B2 JP 1248501 A JP1248501 A JP 1248501A JP 24850189 A JP24850189 A JP 24850189A JP H0725502 B2 JPH0725502 B2 JP H0725502B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- abnormality
- trace
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はマイクロコンピュータ（以下マイコンとい
う）を用いてエレベーターを制御するに際し、状態デー
タを記憶して故障解析を行う故障解析装置に関するもの
である。
う）を用いてエレベーターを制御するに際し、状態デー
タを記憶して故障解析を行う故障解析装置に関するもの
である。
［従来の技術］ 第６図〜第10図は、例えば特開昭63−310485号公報に示
された従来のエレベーターの故障解析装置を示す図で、
第６図は機器構成図、第７図は故障解析動作を示すフロ
ーチャート、第８図はトレース演算動作を示すフローチ
ャート、第９図はRAMのデータ構成図、第10図はトレー
スデータの説明図である。
された従来のエレベーターの故障解析装置を示す図で、
第６図は機器構成図、第７図は故障解析動作を示すフロ
ーチャート、第８図はトレース演算動作を示すフローチ
ャート、第９図はRAMのデータ構成図、第10図はトレー
スデータの説明図である。
第６図中、（１）はマイコンにより構成された制御盤
で、CPU（1A）、プログラムを格納するROM（1B）、RAM
（1C）、仕様データや制御データを格納するE2PROM（電
気的に消去可能なROM）（1D）及び入出力装置（1E），
（1F）を有し、これらは信号線群（1G）で接続されてい
る。（２）は入出力装置（1F）に接続された巻上用電動
機、（３）は電動機（２）により駆動され、かご（４）
及びつり合おもり（５）を昇降させる駆動綱車、（６）
は入出力装置（1E）に着脱可能に接続されエレベーター
の状態データを監視したり、制御データを書き換えたり
するための保守用コンピュータである。
で、CPU（1A）、プログラムを格納するROM（1B）、RAM
（1C）、仕様データや制御データを格納するE2PROM（電
気的に消去可能なROM）（1D）及び入出力装置（1E），
（1F）を有し、これらは信号線群（1G）で接続されてい
る。（２）は入出力装置（1F）に接続された巻上用電動
機、（３）は電動機（２）により駆動され、かご（４）
及びつり合おもり（５）を昇降させる駆動綱車、（６）
は入出力装置（1E）に着脱可能に接続されエレベーター
の状態データを監視したり、制御データを書き換えたり
するための保守用コンピュータである。
従来のエレベーターの故障解析装置は上記のように構成
され、その動作を第７図〜第10図により説明する。
され、その動作を第７図〜第10図により説明する。
今、エレベーターは通常状態であるとする。まず、ステ
ップ（11）で異常検出条件TRG1が異常を検出しているか
を判断し、現在通常状態であるので、ステップ（12）へ
進み、異常検出条件TRG1を演算（例えば安全回路が成立
するかの演算）する。ステップ（13）で異常検出条件TR
G1が異常を検出しているかを判断し、ステップ（14）で
レジスタＡ（トレースデータの個数）＝８、レジスタＢ
（トレースデータのアドレス）＝8100、レジスタＣ（ト
レース結果データのアドレス）＝8200に初期設定して、
ステップ（15）で第８図のトレース演算プログラムをコ
ールする。
ップ（11）で異常検出条件TRG1が異常を検出しているか
を判断し、現在通常状態であるので、ステップ（12）へ
進み、異常検出条件TRG1を演算（例えば安全回路が成立
するかの演算）する。ステップ（13）で異常検出条件TR
G1が異常を検出しているかを判断し、ステップ（14）で
レジスタＡ（トレースデータの個数）＝８、レジスタＢ
（トレースデータのアドレス）＝8100、レジスタＣ（ト
レース結果データのアドレス）＝8200に初期設定して、
ステップ（15）で第８図のトレース演算プログラムをコ
ールする。
トレース演算プログラムでは、最初ステップ（21）でト
レース終了かをレジスタＡが零になかったかで判断し、
現在レジスタＡ＝８≠０のため、ステップ（22）へ進。
ステップ（22）ではレジスタＣのアドレスのデータ、す
なわち第９図のアドレス8200のデータSTOを左へシフト
する。第10図では１周期目にデータ“1"がトレースされ
ている。ステップ（23）でレジスタＣのアドレス8200の
データSTOの最下位ビット（LSB）D0のデータをレジスタ
Ｂのアドレス8100の最下位ビットD0に設定する。ステッ
プ（24）でレジスタＡ＝Ａ−１＝７、レジスタＢ＝Ｂ＋
１＝8101（データSD1）、レジスタＣ＝Ｃ＋１＝8201
（データST1）として、ステップ（21）に戻る。以下同
様にしてトレース終了、すなわちレジスタＡ＝０となる
まで８回繰り返し、データST0〜ST7を左へシフトして、
その最下位ビットD0のデータをデータSD0〜SD7の最下位
ビットD0に設定する。次に、再びステップ（11）〜（1
4）により、レジスタＡ〜Ｃを初期設定して第２周期目
のトレースを行う。第10図の２周期目にはデータSD0が
左へシフトされ最下位ビットD0が“1"、次のビットD1が
“1"となっている。このようにして、データSD0〜SD7の
８周期分のデータST0〜ST7を第10図に示すような形式で
トレースする。９周期目には８周期目の最上位ビットD7
のデータ“1"は追い出されることになり、最上位ビット
D7のデータが最も古く、最下位ビットD0のデータが最も
新しいものとなる。また、アドレスＢのデータSD0〜SD7
常に最新のデータが設定されることになる。
レース終了かをレジスタＡが零になかったかで判断し、
現在レジスタＡ＝８≠０のため、ステップ（22）へ進。
ステップ（22）ではレジスタＣのアドレスのデータ、す
なわち第９図のアドレス8200のデータSTOを左へシフト
する。第10図では１周期目にデータ“1"がトレースされ
ている。ステップ（23）でレジスタＣのアドレス8200の
データSTOの最下位ビット（LSB）D0のデータをレジスタ
Ｂのアドレス8100の最下位ビットD0に設定する。ステッ
プ（24）でレジスタＡ＝Ａ−１＝７、レジスタＢ＝Ｂ＋
１＝8101（データSD1）、レジスタＣ＝Ｃ＋１＝8201
（データST1）として、ステップ（21）に戻る。以下同
様にしてトレース終了、すなわちレジスタＡ＝０となる
まで８回繰り返し、データST0〜ST7を左へシフトして、
その最下位ビットD0のデータをデータSD0〜SD7の最下位
ビットD0に設定する。次に、再びステップ（11）〜（1
4）により、レジスタＡ〜Ｃを初期設定して第２周期目
のトレースを行う。第10図の２周期目にはデータSD0が
左へシフトされ最下位ビットD0が“1"、次のビットD1が
“1"となっている。このようにして、データSD0〜SD7の
８周期分のデータST0〜ST7を第10図に示すような形式で
トレースする。９周期目には８周期目の最上位ビットD7
のデータ“1"は追い出されることになり、最上位ビット
D7のデータが最も古く、最下位ビットD0のデータが最も
新しいものとなる。また、アドレスＢのデータSD0〜SD7
常に最新のデータが設定されることになる。
次に、異常が発生すると、ステップ（12）で異常検出条
件TRG1が演算され、ステップ（13）で異常が検出され
る。したがって、以後のデータST0〜ST7のトレース演算
は行われずに終了する。また、その後はステップ（11）
で異常が検出されるため、異常条件が消滅しても、異常
検出条件TGR1の演算及びデータST0〜ST7のトレース演算
はしない。したがって、異常発生時点よりも前の８周期
分のデータSD0〜SD7のトレース結果がトレースデータST
0〜ST7として保持される。こにより、異常発生時点でな
くても必要なデータが確認できるので、異常の原因究明
が容易となる。
件TRG1が演算され、ステップ（13）で異常が検出され
る。したがって、以後のデータST0〜ST7のトレース演算
は行われずに終了する。また、その後はステップ（11）
で異常が検出されるため、異常条件が消滅しても、異常
検出条件TGR1の演算及びデータST0〜ST7のトレース演算
はしない。したがって、異常発生時点よりも前の８周期
分のデータSD0〜SD7のトレース結果がトレースデータST
0〜ST7として保持される。こにより、異常発生時点でな
くても必要なデータが確認できるので、異常の原因究明
が容易となる。
また、特開昭62−255377号公報に示されるように、保守
用コンピュータ（６）を利用して、E2PROM（1D）に仕様
データや制御データを書き込むことが行われるようにな
って来た。したがって、故障解析のためのプログラムを
保守用コンピュータ（６）を利用してE2PROM（1D）に入
力し、E2PROM内のプログラムで故障解析することも考え
られる。
用コンピュータ（６）を利用して、E2PROM（1D）に仕様
データや制御データを書き込むことが行われるようにな
って来た。したがって、故障解析のためのプログラムを
保守用コンピュータ（６）を利用してE2PROM（1D）に入
力し、E2PROM内のプログラムで故障解析することも考え
られる。
［発明が解決とようとする課題］ 上記のような従来のエレベーターの故障解析装置では、
異常検出条件やトレースデータが固定されているため、
事前に予測して準備してある異常しか診断できず、異常
の種類によっては検出できない場合が生じたり、トレー
スデータが不足したりする。また、任意の条件及び任意
の時期で信号がどう変化するのか測定したい場合でも、
限定された個々のデータをリアルタイマで監視する必要
があり、実質的には測定不能である等の問題点がある。
また、任意の条件及び任意の時期で信号がどう変化する
のかの測定プログラムを保守用コンピュータ（６）を利
用してE2PROM（1D）に入力する場合は、自由度は高くな
るが、プログラムの設計に技術を要し、設計や入力操作
に誤りがあると、プログラムが暴走してエレベーターが
システムダウンする重大故障が発生する危険があるとい
う問題点がある。
異常検出条件やトレースデータが固定されているため、
事前に予測して準備してある異常しか診断できず、異常
の種類によっては検出できない場合が生じたり、トレー
スデータが不足したりする。また、任意の条件及び任意
の時期で信号がどう変化するのか測定したい場合でも、
限定された個々のデータをリアルタイマで監視する必要
があり、実質的には測定不能である等の問題点がある。
また、任意の条件及び任意の時期で信号がどう変化する
のかの測定プログラムを保守用コンピュータ（６）を利
用してE2PROM（1D）に入力する場合は、自由度は高くな
るが、プログラムの設計に技術を要し、設計や入力操作
に誤りがあると、プログラムが暴走してエレベーターが
システムダウンする重大故障が発生する危険があるとい
う問題点がある。
この発明は上記問題点を解決するためになされたもの
で、初心者でも容易に任意の条件及び任意の時期におけ
る任意のデータをトレースでき、かつ入力の操作誤り等
があっても重大故障に至らないようにすることができる
エレベーターの故障解析装置を提供することを目的とす
る。
で、初心者でも容易に任意の条件及び任意の時期におけ
る任意のデータをトレースでき、かつ入力の操作誤り等
があっても重大故障に至らないようにすることができる
エレベーターの故障解析装置を提供することを目的とす
る。
［課題を解消するための手段］ この発明に係るエレベーターの故障解析装置は、保守用
コンピュータにより、第２のメモリに記憶された仕様デ
ータ及び制御データを書き換え、第１のメモリに記憶さ
れた異常検出条件と異常時に記憶する状態データを、エ
レベータの制御プログラムに関係なく任意に設定可能に
したものである。
コンピュータにより、第２のメモリに記憶された仕様デ
ータ及び制御データを書き換え、第１のメモリに記憶さ
れた異常検出条件と異常時に記憶する状態データを、エ
レベータの制御プログラムに関係なく任意に設定可能に
したものである。
［作用］ この発明においては、異常検出条件及び状態データを保
守用コンピュータにより任意に設定可能にしたため、任
意の条件で必要なデータが得られ、データを設定するだ
けで制御プログラムを変更する必要はない。
守用コンピュータにより任意に設定可能にしたため、任
意の条件で必要なデータが得られ、データを設定するだ
けで制御プログラムを変更する必要はない。
［実施例］ 第１図〜第５図はこの発明の一実施例を示す図で、第１
図は故障解析動作を示すフローチャート、第２図は異常
検出の仕様設定動作を示すフローチャート、第３図はデ
ータ編集動作を示すフローチャート、第４図はE2PROMの
データ構成図、第５図はRAMのデータ構成図であり、従
来装置と同様の部分は同一符号で示す。なお、第６図は
この実施例にも共用される。
図は故障解析動作を示すフローチャート、第２図は異常
検出の仕様設定動作を示すフローチャート、第３図はデ
ータ編集動作を示すフローチャート、第４図はE2PROMの
データ構成図、第５図はRAMのデータ構成図であり、従
来装置と同様の部分は同一符号で示す。なお、第６図は
この実施例にも共用される。
次に、この実施例の動作を説明する。ここで、異常検出
条件TRG1によるトレースは、第７図のステップ（11）〜
（15）と同様のため省略し、ステップ（31）から説明す
る。
条件TRG1によるトレースは、第７図のステップ（11）〜
（15）と同様のため省略し、ステップ（31）から説明す
る。
ステップ（31）で異常検出条件TRG2が異常を検出してい
るかを判断し、通常状態であれば、ステップ（32）へ進
み、第２図の異常検出の仕様設定プログラムをコールす
る。
るかを判断し、通常状態であれば、ステップ（32）へ進
み、第２図の異常検出の仕様設定プログラムをコールす
る。
仕様設定プログラムでは、ステップ（41）でレジスタＡ
に編集するデータの個数８を設定し、レジスタＢにトレ
ースデータのアドレス4000を設定し、レジスタＣにトレ
ース結果データのアドレス8300を設定し、ステップ（4
2）で第３図に示すデータ編集プログラムをコールす
る。
に編集するデータの個数８を設定し、レジスタＢにトレ
ースデータのアドレス4000を設定し、レジスタＣにトレ
ース結果データのアドレス8300を設定し、ステップ（4
2）で第３図に示すデータ編集プログラムをコールす
る。
データ編集プログラムでは、ステップ（51）で編集終了
からレジスタＡが零になったかで判断し、現在レジスタ
Ａ＝８≠０のため、ステップ（52）へ進む。ステップ
（52）ではレジスタＢのアドレス4000のデータTA0をレ
ジスタＤ（図示しない）に入れ、レジスタＤのアドレス
TA0のデータTD0をレジスタＣのアドレス8300に入れる。
ステップ（53）でレジスタＡ＝Ａ−１＝７、レジスタＢ
＝Ｂ＋１＝4001、レジスタＣ＝Ｃ＋１＝8301としてステ
ップ（51）へ戻る。以下同様にして編集終了、即ちレジ
スタＡ＝０となるまで繰り返し、データTA0〜TA7で示さ
れるアドレスのデータTD0〜TD7を、アドレス8300〜8307
に設定する。また、同様にして、ステップ（43）、（4
4）ではデータCA0〜CA5で示されるアドレスのデータCD0
〜CD5を、アドレス8500〜8505に設定する。
からレジスタＡが零になったかで判断し、現在レジスタ
Ａ＝８≠０のため、ステップ（52）へ進む。ステップ
（52）ではレジスタＢのアドレス4000のデータTA0をレ
ジスタＤ（図示しない）に入れ、レジスタＤのアドレス
TA0のデータTD0をレジスタＣのアドレス8300に入れる。
ステップ（53）でレジスタＡ＝Ａ−１＝７、レジスタＢ
＝Ｂ＋１＝4001、レジスタＣ＝Ｃ＋１＝8301としてステ
ップ（51）へ戻る。以下同様にして編集終了、即ちレジ
スタＡ＝０となるまで繰り返し、データTA0〜TA7で示さ
れるアドレスのデータTD0〜TD7を、アドレス8300〜8307
に設定する。また、同様にして、ステップ（43）、（4
4）ではデータCA0〜CA5で示されるアドレスのデータCD0
〜CD5を、アドレス8500〜8505に設定する。
続いて、第１図のステップ（33）でデータCD0〜CD5によ
り、（CD0＋CD1）＊（CD2＋CD3）＊（CD4＋CD5）を演算
し、これを異常検出条件TRG2として設定する。以下異常
検出条件TG1の場合と同様にして、通常状態ではステッ
プ（34）からステップ（35）へ進み、ステップ（35）
（36）で任意のデータTD0〜TD7によって８周期分トレー
スデータTR1〜TR7を設定する。
り、（CD0＋CD1）＊（CD2＋CD3）＊（CD4＋CD5）を演算
し、これを異常検出条件TRG2として設定する。以下異常
検出条件TG1の場合と同様にして、通常状態ではステッ
プ（34）からステップ（35）へ進み、ステップ（35）
（36）で任意のデータTD0〜TD7によって８周期分トレー
スデータTR1〜TR7を設定する。
次に、一例として、データTA0〜TA7をそれぞれアドレス
8100〜8107、データCA0〜CA5をすべてアドレス8000にデ
ータTRG1として設定した場合の動作を説明する。
8100〜8107、データCA0〜CA5をすべてアドレス8000にデ
ータTRG1として設定した場合の動作を説明する。
データTD0〜TD7はTA0〜TA7がアドレス8100〜8107のため
に、データSD0〜SD7と同じになり、データCD0〜CD5はデ
ータTRG1と同じになる。また（CD0＋CD1）＊（CD2＋CD
3）＊（CD4＋CD5）はデータTRG1と同じであるため、異
常検出条件もTRG2＝TRG1となる。したがって、異常検出
条件TRG1が成立すると、異常検出条件TRG2も成立するこ
とになる。
に、データSD0〜SD7と同じになり、データCD0〜CD5はデ
ータTRG1と同じになる。また（CD0＋CD1）＊（CD2＋CD
3）＊（CD4＋CD5）はデータTRG1と同じであるため、異
常検出条件もTRG2＝TRG1となる。したがって、異常検出
条件TRG1が成立すると、異常検出条件TRG2も成立するこ
とになる。
このように、E2PROM（1D）のデータTA0〜TA7と、データ
CA0〜CA5により異常検出条件TRG2とトレースデータTR0
〜TR7を任意に設定できる。
CA0〜CA5により異常検出条件TRG2とトレースデータTR0
〜TR7を任意に設定できる。
上記実施例では、トレースデータと条件データのアドレ
スTA0〜TA7とCA0〜CA5をE2PROM（1D）に格納した場合に
ついて示したが、これに限るものではなく、データの個
数を増減したり、E2PROM（1D）を別の不揮発性メモリや
電池でバックアップされたRAMを用いてもよい。また、
異常検出条件もTRG2の１種類で、アルゴリズムも（CD0
＋CD1）＊（CD2＋CD3）＊（CD4＋CD5）のように、簡単
なYES/NO判定の例を示したが、異常検出条件を複数にし
たり、アルゴリズムに数値演算やタイマ演算を追加し
て、条件データとして指定した数値の階にかごがいるか
否かを、異常検出してから条件データとして指定した時
限後にトレースを中止するようにしたりすると、更に機
能を高いものとすることが可能になる。
スTA0〜TA7とCA0〜CA5をE2PROM（1D）に格納した場合に
ついて示したが、これに限るものではなく、データの個
数を増減したり、E2PROM（1D）を別の不揮発性メモリや
電池でバックアップされたRAMを用いてもよい。また、
異常検出条件もTRG2の１種類で、アルゴリズムも（CD0
＋CD1）＊（CD2＋CD3）＊（CD4＋CD5）のように、簡単
なYES/NO判定の例を示したが、異常検出条件を複数にし
たり、アルゴリズムに数値演算やタイマ演算を追加し
て、条件データとして指定した数値の階にかごがいるか
否かを、異常検出してから条件データとして指定した時
限後にトレースを中止するようにしたりすると、更に機
能を高いものとすることが可能になる。
［発明の効果］ 以上説明したとおりこの発明では、保守用コンピュータ
により、第２のメモリに記憶された仕様データ及び制御
データを書き換え、第１のメモリに記憶された異常検出
条件と異常時に記憶する状態データを任意に設定可能に
したので、任意の条件で必要なデータが得られ、種々の
異常に対して原因が容易に究明できる効果がある。ま
た、データを設定するだけで、制御プログラムは変更し
ないので、プログラムを知らない初心者でも、容易に活
用できると共に、入力の操作誤りがあってもプログラム
が暴走する危険はなく、信頼性を高めることができる効
果がある。
により、第２のメモリに記憶された仕様データ及び制御
データを書き換え、第１のメモリに記憶された異常検出
条件と異常時に記憶する状態データを任意に設定可能に
したので、任意の条件で必要なデータが得られ、種々の
異常に対して原因が容易に究明できる効果がある。ま
た、データを設定するだけで、制御プログラムは変更し
ないので、プログラムを知らない初心者でも、容易に活
用できると共に、入力の操作誤りがあってもプログラム
が暴走する危険はなく、信頼性を高めることができる効
果がある。
第１図〜第５図はこの発明によるエレベーターの故障解
析装置の一実施例を示す図で、第１図は故障解析動作を
示すフローチャート、第２図は異常検出の仕様設定動作
を示すフローチャート、第３図はデータ編集動作を示す
フローチャート、第４図はE2PROMのデータ構成図、第５
図はRAMのデータ構成図、第６図〜第10図は従来のエレ
ベーターの故障解析装置を示す図で、第６図は機器構成
図、第７図は故障解析動作をしめすフローチャート、第
８図はトレース演算動作を示すフローチャート、第９図
はRAMのデータ構成図、第10図はトレースデータの説明
図である。 図中、（１）は制御盤、（1B）はROM、（1C）は第１の
メモリ（RAM）、（1D）は第２のメモリ（E2PROM）、
（６）は保守用コンピュータである。 なお、図中同一符号は同一部分を示す。
析装置の一実施例を示す図で、第１図は故障解析動作を
示すフローチャート、第２図は異常検出の仕様設定動作
を示すフローチャート、第３図はデータ編集動作を示す
フローチャート、第４図はE2PROMのデータ構成図、第５
図はRAMのデータ構成図、第６図〜第10図は従来のエレ
ベーターの故障解析装置を示す図で、第６図は機器構成
図、第７図は故障解析動作をしめすフローチャート、第
８図はトレース演算動作を示すフローチャート、第９図
はRAMのデータ構成図、第10図はトレースデータの説明
図である。 図中、（１）は制御盤、（1B）はROM、（1C）は第１の
メモリ（RAM）、（1D）は第２のメモリ（E2PROM）、
（６）は保守用コンピュータである。 なお、図中同一符号は同一部分を示す。
Claims (1)
- 【請求項１】エレベーターの異常時の状態データを記憶
する第１のメモリと、異常検出の仕様データ及び制御デ
ータを記憶する第２のメモリとを有する制御盤と、この
制御盤に着脱可能に接続された保守用コンピュータとを
有し、この保守用コンピュータからの指示により上記第
２のメモリにデータを書き込み、かつ上記第１及び第２
のメモリのデータを読出すようにした装置において、上
記第２のメモリのデータ書換えにより異常検出条件と上
記異常時に記憶する状態データを上記エレベーターを制
御する制御プログラムに関係なく任意に設定する条件・
データ設定手段を備えたことを特徴とするエレベーター
の故障解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248501A JPH0725502B2 (ja) | 1989-09-25 | 1989-09-25 | エレベーターの故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248501A JPH0725502B2 (ja) | 1989-09-25 | 1989-09-25 | エレベーターの故障解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03111391A JPH03111391A (ja) | 1991-05-13 |
| JPH0725502B2 true JPH0725502B2 (ja) | 1995-03-22 |
Family
ID=17179113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1248501A Expired - Lifetime JPH0725502B2 (ja) | 1989-09-25 | 1989-09-25 | エレベーターの故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0725502B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006143473A (ja) * | 2004-10-18 | 2006-06-08 | Kuma Lift Gijutsu Kenkyusho:Kk | 遠隔監視システムおよび端末装置 |
-
1989
- 1989-09-25 JP JP1248501A patent/JPH0725502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03111391A (ja) | 1991-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58159164A (ja) | メモリプログラマブル制御装置の欠陥診断方法および診断装置 | |
| JPH0725502B2 (ja) | エレベーターの故障解析装置 | |
| JPH1194706A (ja) | 車両診断装置 | |
| JPS63257802A (ja) | プログラマブル・コントロ−ラ用外部機器の故障診断装置 | |
| JPH081605B2 (ja) | 車両用電子制御装置 | |
| JPS63240602A (ja) | シ−ケンスコントロ−ラの異常診断装置 | |
| KR19980019215A (ko) | 자기진단 유닛을 구비한 마이크로컴퓨터(Microcomputer with self-diagnostic unit) | |
| JP2531139B2 (ja) | リモ−ト診断装置 | |
| JP2557228B2 (ja) | エレベ−タの故障解析装置 | |
| JPS5852702A (ja) | プログラマブル・コントロ−ラ | |
| JPS6034132B2 (ja) | プログラマブル・コントロ−ラ | |
| JP4197756B2 (ja) | シャトルダイヤル良否表示方法 | |
| JPS61813A (ja) | シ−ケンス制御装置の故障個所判定方式 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPS622306A (ja) | 電子的制御ユニツトの異常検出装置 | |
| JPH11102294A (ja) | エレベーターの制御装置 | |
| JPS59205613A (ja) | シ−ケンスモニタ装置 | |
| JPS59180637A (ja) | 制御用コンピユ−タ | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS62237850A (ja) | 故障診断方式 | |
| JPH01307846A (ja) | プログラマブル・コントローラのモニタリング装置 | |
| JPH01189735A (ja) | マイクロプログラムの診断方式 | |
| JPS6389251A (ja) | シ−ケンスコントロ−ラのシ−ケンスプログラムスキヤン方法 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 15 |