JPS5852702A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS5852702A JPS5852702A JP15177481A JP15177481A JPS5852702A JP S5852702 A JPS5852702 A JP S5852702A JP 15177481 A JP15177481 A JP 15177481A JP 15177481 A JP15177481 A JP 15177481A JP S5852702 A JPS5852702 A JP S5852702A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- memory
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1181—Detection of I-O faults, shut down of I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13016—Jump while output is disabled, or disabling output when running test instruction
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はプログラマブル・コンミルローラに関
：し、特に、Ｍａｒ内部の異常が検出された場合の１１
軒り式に関づるものである。
：し、特に、Ｍａｒ内部の異常が検出された場合の１１
軒り式に関づるものである。
従来のプログラマブル・コント「Ｊ−ラにおいてはバラ
ｉりの電Ｈ異富を検出でる手段や、駅置内の温度が異常
に上昇することを検出する手段や、装置内のパスライン
のパリティ−チェックを行なって、データの異常を検出
する手段等の異常診断手段が設けられており、この異常
診断手段によって装置の異常が検出されたとき、プログ
ラマブル・コントローラの動作を停止する（出力信号を
全てオフにする）ように構成されていた。
ｉりの電Ｈ異富を検出でる手段や、駅置内の温度が異常
に上昇することを検出する手段や、装置内のパスライン
のパリティ−チェックを行なって、データの異常を検出
する手段等の異常診断手段が設けられており、この異常
診断手段によって装置の異常が検出されたとき、プログ
ラマブル・コントローラの動作を停止する（出力信号を
全てオフにする）ように構成されていた。
しかしプログラマブル・コントローラの使用者の立場で
は、装置内の何等かの異常が生じたとき、その興榊の種
類や異常が生じたときの制卸対象の状況に一切関わりな
く装置の動作を全面的に停止してしまうのは、実際面で
必ずしも適切とはいえないことがしばしばあった。
は、装置内の何等かの異常が生じたとき、その興榊の種
類や異常が生じたときの制卸対象の状況に一切関わりな
く装置の動作を全面的に停止してしまうのは、実際面で
必ずしも適切とはいえないことがしばしばあった。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、装置内部のどのような異常が検出さ
れ、またｖＩＩ１１対象がどのような状況にあるときに
１１１ｍ出力を禁止状態にするかを、使用者の立場で任
意に設定して、それをニーザブ０グラムの一部として組
めるようにし、しかも出力禁止状態にては内部の入出カ
メモリの出力データが変化しないようにして、出力禁止
前と出力禁止解除後の出力データの混乱をなくすよう、
にしたプログラマブル・コントローラを提供プることに
ある。
あり、その目的は、装置内部のどのような異常が検出さ
れ、またｖＩＩ１１対象がどのような状況にあるときに
１１１ｍ出力を禁止状態にするかを、使用者の立場で任
意に設定して、それをニーザブ０グラムの一部として組
めるようにし、しかも出力禁止状態にては内部の入出カ
メモリの出力データが変化しないようにして、出力禁止
前と出力禁止解除後の出力データの混乱をなくすよう、
にしたプログラマブル・コントローラを提供プることに
ある。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ１と、外部入力信号が与えられる
入力回路２と、外部出力信号を送出する出力回路３と上
記入力回路２および出力回路３に対応した入出力データ
のバッファメモリとなる入出カメモリ４と、Ｆ記ユーザ
プログラムメモリ１の各命令を順次高速に実行し、上記
入出カメモリ４のデータに基づいて演拝処理をし、その
処理結果で上記入出カメモリ４の出ツノデータをｍ換え
る命令実行手段と、上記入力回路２の入力データを上記
入出カメモリ４の所定エリアに書込む入力更新手段と、
上記入出カメモリ４の所定エリアの出力データを上記出
力回路３にセットする出力更新手段とを基本的に有して
（為る。
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ１と、外部入力信号が与えられる
入力回路２と、外部出力信号を送出する出力回路３と上
記入力回路２および出力回路３に対応した入出力データ
のバッファメモリとなる入出カメモリ４と、Ｆ記ユーザ
プログラムメモリ１の各命令を順次高速に実行し、上記
入出カメモリ４のデータに基づいて演拝処理をし、その
処理結果で上記入出カメモリ４の出ツノデータをｍ換え
る命令実行手段と、上記入力回路２の入力データを上記
入出カメモリ４の所定エリアに書込む入力更新手段と、
上記入出カメモリ４の所定エリアの出力データを上記出
力回路３にセットする出力更新手段とを基本的に有して
（為る。
上記命令実行手段、入力更新手段、出力更新手段はいわ
ゆるマイクロプロセッサで構成されるＣＰＵ（中央処理
ユニット）５によって実現される。
ゆるマイクロプロセッサで構成されるＣＰＵ（中央処理
ユニット）５によって実現される。
ＣＰＬＪ５は命令実行手段および入出力更新手段として
の制御動作の他、後述する各種のＯ８処理〈オペレーテ
ィング・システム）を実行するもので、その際にＲＡＭ
であるメモリ６がワーキングメモリとして使われる。
の制御動作の他、後述する各種のＯ８処理〈オペレーテ
ィング・システム）を実行するもので、その際にＲＡＭ
であるメモリ６がワーキングメモリとして使われる。
また、この発明に係るプログラマブル・コント０−ラは
、＠置内部の異常を検出する複数種類の゛異常診断手段
と、各異常診断手段に対応してきり定さね、その診断結
果に応じてセットまたは１ノセツトされる複数の異常フ
ラグＦ１．Ｆ２と、土２己命令実行手段の動作中におい
てユーザプログラムの一部として上記ユーザプログラム
メモリ１に任意に設定された命令を実行することにより
、土配異割−７ラグＦ１．Ｆ２および任意の入出力デー
タｍ１セツトされる出力禁止フラグＦＯと、この出力禁
止フラグＦＯがセットされているとき上記命令実行手段
の動作時において上記入出カメモリ４中の出力データを
更新するユーザ命令を無効にする出力命令無効手段と、
出力禁止フラグＦＯとがセットされているとき上記出力
更新手段の動作を禁止して所定の出力状態にする出力禁
止手段とを備えている。
、＠置内部の異常を検出する複数種類の゛異常診断手段
と、各異常診断手段に対応してきり定さね、その診断結
果に応じてセットまたは１ノセツトされる複数の異常フ
ラグＦ１．Ｆ２と、土２己命令実行手段の動作中におい
てユーザプログラムの一部として上記ユーザプログラム
メモリ１に任意に設定された命令を実行することにより
、土配異割−７ラグＦ１．Ｆ２および任意の入出力デー
タｍ１セツトされる出力禁止フラグＦＯと、この出力禁
止フラグＦＯがセットされているとき上記命令実行手段
の動作時において上記入出カメモリ４中の出力データを
更新するユーザ命令を無効にする出力命令無効手段と、
出力禁止フラグＦＯとがセットされているとき上記出力
更新手段の動作を禁止して所定の出力状態にする出力禁
止手段とを備えている。
上記異常診断手段としては、この実施例ではバ
／ッテリ電圧の異常を検出するバッテリｌ”検出口
パ″１１８７と、装置内の温度の異常１屏を検出する
温度異常検出回路８とが設けられている。また、上記異
常フラグＦ１．Ｆ２および出力禁止フラグＦＯはワーキ
ングメモリ６に設定されている。Ｗ常フラグＦ１はバッ
テリ異常検出回路７にて異常が検出されたとぎセットさ
れる。異常検出フラグＦ２は瀉１異常検出回路８にて異
兜が検出されたときセットされる。
／ッテリ電圧の異常を検出するバッテリｌ”検出口
パ″１１８７と、装置内の温度の異常１屏を検出する
温度異常検出回路８とが設けられている。また、上記異
常フラグＦ１．Ｆ２および出力禁止フラグＦＯはワーキ
ングメモリ６に設定されている。Ｗ常フラグＦ１はバッ
テリ異常検出回路７にて異常が検出されたとぎセットさ
れる。異常検出フラグＦ２は瀉１異常検出回路８にて異
兜が検出されたときセットされる。
出力禁止フラグ「０を異常７ラグＦ１．ト２お１〜また
はリセットするようにユーザプログラムに任意に設定す
るというのは、例えばラダーダイヤグラム方式のプログ
ラマブル・コントローラの場合、ＷＩ２図に示すように
、出力禁止フラグＦＯを出力リレーとし、このリレーＦ
Ｏを駆動プる条件として、異常フラグＦｌ、Ｆ２を入力
接点として扱うとともに、これら入力接点Ｆ１．Ｆ２と
制御対象機器に係わる任意の入出力接点を使って任意の
ラダーダイヤグラムを構成し、これを所定の命令形式に
変換してユーザプログラムメモリ４に予め設定すること
を意味している。
はリセットするようにユーザプログラムに任意に設定す
るというのは、例えばラダーダイヤグラム方式のプログ
ラマブル・コントローラの場合、ＷＩ２図に示すように
、出力禁止フラグＦＯを出力リレーとし、このリレーＦ
Ｏを駆動プる条件として、異常フラグＦｌ、Ｆ２を入力
接点として扱うとともに、これら入力接点Ｆ１．Ｆ２と
制御対象機器に係わる任意の入出力接点を使って任意の
ラダーダイヤグラムを構成し、これを所定の命令形式に
変換してユーザプログラムメモリ４に予め設定すること
を意味している。
次に、ＣＰＬＩ５による制御動作のＩＲ要を第３図のフ
ローチャートに従って順次説明する。イニシャル処理１
００に続く最初のステップ１０１では、入力回路２に与
えられている外部入力信号を入出カメモリ４の所定エリ
アに書込む（入力更新手段の動作）。次のステップ１０
２では出力禁止フラグＦＯがセットされているのかりセ
ットされているのかを判断する。このフラグＦＯはイニ
シャル処理１００にてリセットされているので＃ｌｖＪ
はステップ１０３側へ進む。次のステップ１０３，１０
４によってユーザプログラムメモリ１に格納されている
ユーザプログラムを先頭アドレスから］−ンド命令まで
を高速で実行する（命令実行手段の動作）。これにより
、各命令の実行結束に従って入出カメモリ４の出力デー
タが肉換えられるとともに、上述した出力禁止フラグＦ
Ｏの状態も決定される。次のステップ１０５で再び出力
禁止フラグＦＯがセットされているかりセットされてい
るのかを判断する。出力禁止フラグＦＯがリセットされ
ているのは−、制御出力を禁止しない正常な動作を行な
うことを意味し、この場合はステップ１０６に進み、入
出カメモリ４の出力データを出力回路３に供給して外部
出力信号として出力する（出力更新手段の動作）。次の
ステップ１０８では、バッテリ異常検出回路７の出力を
チェックし、異常があるか否かを判断する。異常である
場合、ステップ１０９で異常フラグＦ１をセットし、異
常でない場合はステップ１１０で異常フラグＦ１をリセ
ットする。続（ステップ１１１では温度異常検出回路８
の出力をチェックし、異常であるか否かを判断する。異
常である場合ステップ１１２で異常フラグＦ２をセット
し、異常でない場合はステップ１１３で異常フラグＦ２
をリセットする。
ローチャートに従って順次説明する。イニシャル処理１
００に続く最初のステップ１０１では、入力回路２に与
えられている外部入力信号を入出カメモリ４の所定エリ
アに書込む（入力更新手段の動作）。次のステップ１０
２では出力禁止フラグＦＯがセットされているのかりセ
ットされているのかを判断する。このフラグＦＯはイニ
シャル処理１００にてリセットされているので＃ｌｖＪ
はステップ１０３側へ進む。次のステップ１０３，１０
４によってユーザプログラムメモリ１に格納されている
ユーザプログラムを先頭アドレスから］−ンド命令まで
を高速で実行する（命令実行手段の動作）。これにより
、各命令の実行結束に従って入出カメモリ４の出力デー
タが肉換えられるとともに、上述した出力禁止フラグＦ
Ｏの状態も決定される。次のステップ１０５で再び出力
禁止フラグＦＯがセットされているかりセットされてい
るのかを判断する。出力禁止フラグＦＯがリセットされ
ているのは−、制御出力を禁止しない正常な動作を行な
うことを意味し、この場合はステップ１０６に進み、入
出カメモリ４の出力データを出力回路３に供給して外部
出力信号として出力する（出力更新手段の動作）。次の
ステップ１０８では、バッテリ異常検出回路７の出力を
チェックし、異常があるか否かを判断する。異常である
場合、ステップ１０９で異常フラグＦ１をセットし、異
常でない場合はステップ１１０で異常フラグＦ１をリセ
ットする。続（ステップ１１１では温度異常検出回路８
の出力をチェックし、異常であるか否かを判断する。異
常である場合ステップ１１２で異常フラグＦ２をセット
し、異常でない場合はステップ１１３で異常フラグＦ２
をリセットする。
戟くステップ１１４ではモニタ表示や図示していないプ
ログラムコンソールからの入力受付処理等の各種のＯ８
処理を行ない、その後ステップ１０１に戻る。以上のス
テップ１０１から１１４までが高速に繰り返し実行され
る訊である。その実行過程で、制卸対象機器の１１１１
１１状態の進行に伴って入出力データが変化していき、
また異常検出回路７．８にて異常が検出されると異常フ
ラグＦｌ。
ログラムコンソールからの入力受付処理等の各種のＯ８
処理を行ない、その後ステップ１０１に戻る。以上のス
テップ１０１から１１４までが高速に繰り返し実行され
る訊である。その実行過程で、制卸対象機器の１１１１
１１状態の進行に伴って入出力データが変化していき、
また異常検出回路７．８にて異常が検出されると異常フ
ラグＦｌ。
Ｆ２がセットされる。そして、例えば第２図のように出
力禁止フラグ［０の駆動条件をユーザ側にて設定しであ
るとすると、温度異常フラグＦ２がセットされた場合に
出力禁止フラグＦＯがセラ１−される他、バッテリ異常
フラグＦ１がセラ１−され、かつ外部入力４ｇ号１１が
オンしたときの出尻１１フラグＦＯがセットξれる。出
力禁ｎフラグＦＯがセットされると、ます１配ステップ
１０５にてＹＥＳと判定されて、ステップ１０６の出力
更新動作は行なわずに、ステップ１０７に進み、このス
テップ１０７にて出力回路３から導出されている全ての
外部出力信号をオフにする。そしてステップ１０８へ進
む。
力禁止フラグ［０の駆動条件をユーザ側にて設定しであ
るとすると、温度異常フラグＦ２がセットされた場合に
出力禁止フラグＦＯがセラ１−される他、バッテリ異常
フラグＦ１がセラ１−され、かつ外部入力４ｇ号１１が
オンしたときの出尻１１フラグＦＯがセットξれる。出
力禁ｎフラグＦＯがセットされると、ます１配ステップ
１０５にてＹＥＳと判定されて、ステップ１０６の出力
更新動作は行なわずに、ステップ１０７に進み、このス
テップ１０７にて出力回路３から導出されている全ての
外部出力信号をオフにする。そしてステップ１０８へ進
む。
そして、ステップ１１４までを実行して最初のステップ
１０１１．：戻り、続いてステップ１０２を実行したと
き出力禁止フラグＦＯがセットされているのが検出され
、前述した通常のユーザプログラム実行ルーチン１０３
側へは進まず、前記出力 ゛命令無効手段とし
てのステップ１１５側進む。ス ′テップ１１５で
はユーザプログラムメモリーから順番に読出される各命
令が入出カメモリ４の出力データを更新する出力命令で
あるか否かをその命令コードから判断する。出力命令以
外の命令はス、１ テラ１１１６にてｔｔｉＬ、ステップ１１８でエン
・・Ｆ ＠ ４ｊ ｔＪ＝ ＠ ｔａ ｅ ｔ’Ｌ （
ｌ ｃｉ、 ｒ Ｌｔ ７．７７ア１１５ｃＲｚ、、、
’なお、第２図で例示したようにＪ、うに出ツノ禁
１１７□ ラダー旧４コーザプログラム上の出力命令と同智 １
な命令であるＩコシ、・、この出力禁１（７うグｆ−０
’ａ ｔ−’ッ１−またはリセットするユーザ命令も出
力命令と判１ｉされてステップ１１弓でＹＥＳと判定さ
れ、ステップ１１７に進み、ここでその信号操作対象が
出力禁止フラグＦＯであることが検出されると、ステッ
プ１１６に進み、その命令が実行される（これによりフ
ラグＦ○がセットまたはリセットされる）。このフラグ
ＦＯを対象と（るもの以外の通常の出力命令（入出カメ
モリ４の出力データをｉｉｉ＊える命令）はステップ１
１７でＮｏと判断され命令実行ルーチン１１６を軽るこ
となくステップ１１８に進む。この結果通常の出力命令
は無効となり、入出カメモリ４の出力データが書換えら
れることがない。すなわち出力禁止フラグＦＯがセット
される以前の出力データ状態がそのまま・雌持される。
１０１１．：戻り、続いてステップ１０２を実行したと
き出力禁止フラグＦＯがセットされているのが検出され
、前述した通常のユーザプログラム実行ルーチン１０３
側へは進まず、前記出力 ゛命令無効手段とし
てのステップ１１５側進む。ス ′テップ１１５で
はユーザプログラムメモリーから順番に読出される各命
令が入出カメモリ４の出力データを更新する出力命令で
あるか否かをその命令コードから判断する。出力命令以
外の命令はス、１ テラ１１１６にてｔｔｉＬ、ステップ１１８でエン
・・Ｆ ＠ ４ｊ ｔＪ＝ ＠ ｔａ ｅ ｔ’Ｌ （
ｌ ｃｉ、 ｒ Ｌｔ ７．７７ア１１５ｃＲｚ、、、
’なお、第２図で例示したようにＪ、うに出ツノ禁
１１７□ ラダー旧４コーザプログラム上の出力命令と同智 １
な命令であるＩコシ、・、この出力禁１（７うグｆ−０
’ａ ｔ−’ッ１−またはリセットするユーザ命令も出
力命令と判１ｉされてステップ１１弓でＹＥＳと判定さ
れ、ステップ１１７に進み、ここでその信号操作対象が
出力禁止フラグＦＯであることが検出されると、ステッ
プ１１６に進み、その命令が実行される（これによりフ
ラグＦ○がセットまたはリセットされる）。このフラグ
ＦＯを対象と（るもの以外の通常の出力命令（入出カメ
モリ４の出力データをｉｉｉ＊える命令）はステップ１
１７でＮｏと判断され命令実行ルーチン１１６を軽るこ
となくステップ１１８に進む。この結果通常の出力命令
は無効となり、入出カメモリ４の出力データが書換えら
れることがない。すなわち出力禁止フラグＦＯがセット
される以前の出力データ状態がそのまま・雌持される。
このように、異常１出回路７または８によって異常が検
出されたときに無条件に出力を禁止するのではなく、異
常検出回路７，８の出力信号とその他の任意の入出力デ
ータとの任意の組合せ論理状態が生じたときに、出力禁
止をするように使用者側の立場で設定することができる
。また、出力禁止中は入出カメモリ４の出力データを１
換えないので、出力禁止以前の出ツノデータ状態が軸持
され、その後に出力データの状態から異常原因を調べる
ことができる他、出力禁止以前で出力データが無用に変
化して混乱するのを防止することができる。
出されたときに無条件に出力を禁止するのではなく、異
常検出回路７，８の出力信号とその他の任意の入出力デ
ータとの任意の組合せ論理状態が生じたときに、出力禁
止をするように使用者側の立場で設定することができる
。また、出力禁止中は入出カメモリ４の出力データを１
換えないので、出力禁止以前の出ツノデータ状態が軸持
され、その後に出力データの状態から異常原因を調べる
ことができる他、出力禁止以前で出力データが無用に変
化して混乱するのを防止することができる。
なお、上記の実施例にお番ノる異常診断手段はバッテリ
異常検出回路７と温度異常検出回路８の２つであったが
、本発明はこれに限定されるものではなく、その他の各
種回路上の異常を検出する内部診断機能を例えばＣＰＵ
５に持たせ、それら各異常に対応して異常フラグを設定
し、これら全ての異常フラグを出力禁止フラグＦＯの駆
動条輯として利用できるようにすることができる。
異常検出回路７と温度異常検出回路８の２つであったが
、本発明はこれに限定されるものではなく、その他の各
種回路上の異常を検出する内部診断機能を例えばＣＰＵ
５に持たせ、それら各異常に対応して異常フラグを設定
し、これら全ての異常フラグを出力禁止フラグＦＯの駆
動条輯として利用できるようにすることができる。
また、タイマ命令ヤカウンタ命令を偏えるプログラマブ
ル・コントローラにおいて、上記出力禁仕中でｈラント
動作や計時動作を禁止させたい揚台、タイマ命令やカウ
ンタ命令を上述の出力命令と同様にして無効とすれば良
い。
ル・コントローラにおいて、上記出力禁仕中でｈラント
動作や計時動作を禁止させたい揚台、タイマ命令やカウ
ンタ命令を上述の出力命令と同様にして無効とすれば良
い。
また上記実施例では、出力禁止態様として全ての外部出
力信号をオフにするようにしていたが、本発明はこれに
限定されるものではなく、出力禁止フラグがセットされ
る直前の出力状態を維持ダるようにしたり、あるいは予
め設定しである特定の出カバターンを出力するように構
成することもできる。
力信号をオフにするようにしていたが、本発明はこれに
限定されるものではなく、出力禁止フラグがセットされ
る直前の出力状態を維持ダるようにしたり、あるいは予
め設定しである特定の出カバターンを出力するように構
成することもできる。
以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラにあっては、どのような異常状態が
検出され、かつどのようなυｊＩＩ］状態であるときに
、出力禁止状態にするかを、使用者側の立場で使用態様
に見合った条ヂ（設定をダることができ、しかも出力禁
止状態での内部の出力データ変化は発生しないので、従
来のものに比べて格段に使い騎手がＱく、使用者側の種
々の敷＊に対応できるようになる。
ブル・コントローラにあっては、どのような異常状態が
検出され、かつどのようなυｊＩＩ］状態であるときに
、出力禁止状態にするかを、使用者側の立場で使用態様
に見合った条ヂ（設定をダることができ、しかも出力禁
止状態での内部の出力データ変化は発生しないので、従
来のものに比べて格段に使い騎手がＱく、使用者側の種
々の敷＊に対応できるようになる。
第１図は本発明に係るプログラマブル・コントローラの
概略構成を示ゴブロック図、第２図は出力禁１１にづる
Ｉ；めの条＋）ｌ設定ブロク“ラムの一例を示づ図、第
３図は上記プログラマブル・コントローラのＩＩ ｍ動
作を示すフローチャートである。 １・・・・・・ユーザプログラムメモリ２・・・・・・
入力回路 ３・・・・・・出力回路 ４・・・・・・入出カメモリ ５・・・・・・ＣＰＵ ６・・・・・・ツーキングメ七り ７・・・・・・バッテリ異常検出回路 ８・・・・・・温瓜異富検出回路 ＦＯ・・・・・・出力禁止フラグ Ｆｌ、Ｆ２・・・・・・異常フラグ 特ｊ出願人 立石電橢株式会君 □１
概略構成を示ゴブロック図、第２図は出力禁１１にづる
Ｉ；めの条＋）ｌ設定ブロク“ラムの一例を示づ図、第
３図は上記プログラマブル・コントローラのＩＩ ｍ動
作を示すフローチャートである。 １・・・・・・ユーザプログラムメモリ２・・・・・・
入力回路 ３・・・・・・出力回路 ４・・・・・・入出カメモリ ５・・・・・・ＣＰＵ ６・・・・・・ツーキングメ七り ７・・・・・・バッテリ異常検出回路 ８・・・・・・温瓜異富検出回路 ＦＯ・・・・・・出力禁止フラグ Ｆｌ、Ｆ２・・・・・・異常フラグ 特ｊ出願人 立石電橢株式会君 □１
Claims (1)
- （１）ユーザプログラムが格納される］−ザブログラム
メモリと、外部入力信号が与えられる入力回路と、外部
出力信号を送出する出力回路と、１−記入力回路および
出力回路に対応した入出力データのバッファメモリとな
る入出カメモリと、」記ユーザプログラムメモリの各命
令を順次ｉ＆途に実行し、上記入出カメモリのデータに
基づいて演算処理をし、その処理結果で上記入出カメモ
リの７３４カデータをｌＩ換える命令実行手段と、上記
入力回路の入力データを上記入出カメモリの所定エリア
Ｋｉｔ込む入力更新手段と、上記入出カメモリの所定エ
リアの出力データを上記出力回路にセットする出力更新
手段とを有するプログラマブル・コント０−ラにおいて
、装置内部の異常を検出する検数種類の異常診断手段と
、８巽富診断手段に対応して設定され、その診断結果に
応じてセットまＩこはリセットされる複数の異常フラグ
と、上記命令実行手段の動作中において、ユーザプログ
ラムの一郡として上記ユーザプログラムメモリに任意に
設定された命令を実行することにより、上記異常フラグ
および任意の入出力データ間の任意の論理演算の結束で
もってセットまたはリセットされる出力禁止フラグと、
この出力禁止フラグがセットされているとき上記命令実
行手段の動作時において上記入出カメモリ中の出力デー
タを更新する］−ザ命令を無効にする出力命令無効手段
と、上記絨止フラグがセットされているとき上記出力更
新 ン′□ 手段の動作を禁止して所定の出力状態にする出力禁止手
段とを備えたことを特徴とするプログラマ ニブル
・コントローラ。 ：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15177481A JPS5852702A (ja) | 1981-09-25 | 1981-09-25 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15177481A JPS5852702A (ja) | 1981-09-25 | 1981-09-25 | プログラマブル・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852702A true JPS5852702A (ja) | 1983-03-29 |
Family
ID=15525998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15177481A Pending JPS5852702A (ja) | 1981-09-25 | 1981-09-25 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852702A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188602A (ja) * | 1985-02-16 | 1986-08-22 | Omron Tateisi Electronics Co | 入出力バスの監視回路 |
| JPS6394306A (ja) * | 1986-10-09 | 1988-04-25 | Mitsubishi Electric Corp | プログラマブルコントロ−ラの演算実行方式 |
| JPH01134604A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JPH01175304U (ja) * | 1988-05-31 | 1989-12-13 |
-
1981
- 1981-09-25 JP JP15177481A patent/JPS5852702A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188602A (ja) * | 1985-02-16 | 1986-08-22 | Omron Tateisi Electronics Co | 入出力バスの監視回路 |
| JPS6394306A (ja) * | 1986-10-09 | 1988-04-25 | Mitsubishi Electric Corp | プログラマブルコントロ−ラの演算実行方式 |
| JPH01134604A (ja) * | 1987-11-20 | 1989-05-26 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JPH01175304U (ja) * | 1988-05-31 | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5852702A (ja) | プログラマブル・コントロ−ラ | |
| JP5041290B2 (ja) | プログラマブルコントローラおよびその異常時復旧方法 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPS6034132B2 (ja) | プログラマブル・コントロ−ラ | |
| JPH02311950A (ja) | マルチプロセッサシステムの自己診断方法 | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JP2006079229A (ja) | フラッシュメモリマイクロコンピュータのデータ保全方法および保全装置 | |
| JPS58219615A (ja) | プログラマブルコントロ−ラ | |
| JPH04175838A (ja) | オートリブート時のダンプ方式 | |
| JPH0443139A (ja) | 車輌用制御装置の診断方法 | |
| JPH0844584A (ja) | コンピュータ試験方式 | |
| JPS60222914A (ja) | 自動リセツト回路内蔵制御装置 | |
| JPH02113302A (ja) | プログラマブル・コントローラ | |
| JPH03192431A (ja) | 割込み処理方式 | |
| JPS5919956A (ja) | 複写機用自己診断装置 | |
| JPH037962B2 (ja) | ||
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH02244208A (ja) | 情報処理装置管理方式 | |
| JPH0725502B2 (ja) | エレベーターの故障解析装置 | |
| JPS63136234A (ja) | チエツクサム計算方式 | |
| JPH1011325A (ja) | プログラマブルコントローラ | |
| JPS60222937A (ja) | コンピユ−タ装置 | |
| JPH0659721A (ja) | ディジタル制御装置 |