JPS6394306A - プログラマブルコントロ−ラの演算実行方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、予め中央演算処理装置（以下ＣＰＵと略称
）内のメモリーに格納されたプログラムに従って、プロ
グラムを実行することによシ、所定の出力データを得て
、装置や機械を自動的に制御するプログラマブルコント
ローラの演算実行方式％式％ 〔従来の技術〕 第２図は従来のこの種、プログラムコントローラのＣＰ
Ｕ構成を示すブロック図で、図において、１はメモリ部
、２はメモリ部１に格納され九プログラム、３はプログ
ラム２のアドレス、４は演算部でデコーダ５．演算処理
部６．プログラムカウンタ（ＰＣ）７よ多構成されてい
る。

また、第３図は例えば三菱プラントコントローラ、ＭＥ
ＬＰＬＡＣ−５０のＣＰＵ取扱説明書に記載された従来
のプログラムコントローラの演算実行方式を示すフロー
チャートである。

次に動作について説明する。まず、第２図に示したプロ
グラムカウンタ（ＰＣ）７は初期状態、ＰＣ冨ＮＩ　（
Ｓ−１）よジスタートすると、ＰＣ７にて指定されたア
ドレス３のプログラム２をメモリ部１よシ続出し、命令
を解読して実行する。一つの命令の実行が終了すると、
ＰＣ７は自動的にアドレス３を１つづつ歩進して次のア
ドレスの命令を実行するために同様の処理を繰返す。

しかし、一般にＣＰＵは各命令の処置に先立って実行す
るモードがステップ実行か又はモード休止かの判断を行
ってからプログラム処理を行なう。

従って、実行モードがモード休止（通常ＨＡＬＴと言う
）の場合（Ｓ−２）にＣＰＵはプログラム２の実行を中
断し、ＰＣ７は直前のアドレスで停止状態を保つ。この
モード休止（Ｓ−２）は、プログラム２のローディング
や修正作業には不可欠の機能であシ、又このモード休止
（Ｓ−２）を利用して、人間の判断で１アドレスづつ命
令を実行処理するステップ実行機能（Ｓ−６）も行なう
様にしておシ、この動作はプログラムデバッグ上重要な
役割を有する。又このステップ実行（Ｓ−６）機能とは
別にＣＰＵが全命令を実行するに必要な時間を予め設定
しておきこの設定した時間が所定時間以上に延びると、
ＣＰＵの動作を異常として検知するためのウォッチドッ
グタイマー（ＷＤＴ）機能が具備されている。このＷＤ
Ｔ機能はモード休止時（Ｓ−２）にその検出機能が除外
される様になっている。かくして、デコーダ５でデコー
ドされたプログラム２が演算処理部６で命令解読される
と実行（Ｓ−４）に移り、ＰＣ７にはＰＣ＋１（Ｓ−５
）の動作が行われ、次のアドレス３のプログラムが実行
される。

〔発明が解決しようとする問題点〕

従来のプログラムコントローラの演算実行方式は以上の
ように行われているので、モード休止は大変便利で不可
欠ではあるが一度モード休止にすると再び実行モードの
切換操作をするまでＣＰＵは実行モードにはもどらない
。従って、各々の実行結果をメモリする内部メモリや出
力メモリはモード休止直前の結果を保持し続けることと
なシ、直接アクチュエーターの励磁信号等を出力するＰ
ＬＣ（プログラマブル・ロジック・コントローラ）では
モード休止の操作ミスが機械の暴走に繋シ人身事故や機
械、製品材料の損傷を起す第１原因となる等の問題点が
あつ九。

この発明は上記の様な問題点を解消するためになされた
ものでＰＬＣの演算実行モードを実行（ＲＵＮ）又は休
止（ＨＡＬＴ）の２モード以外に休止（ＨＡＬＴ）の用
途に応じて２つのモード休止を設けるようにし、実行（
ＲＵＮ　’）−第１の休止−第２の休止の３モードとす
る事によシ、よ）安全なプログラム修正や、デバッグを
可能とするプログラムコン）ｏ−ラの演算実行方式を得
ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るプログラムコントローラの演算実行方式
は第１．第２の２つのモード休止を設け１つは従来と同
様の無条件モード休止であるが、他の１つのモード休止
は条件つきモード休止で、該条件とは、ＣＰＵの内部又
はプログラムにて複数又は単独の信号の正負論理の組合
せ、あるいは単独の状態で論理が成立する様に自由に条
件を選択出来る仕組みとし、休止のモードを選択する際
に想定される異常状態になると該条件が自動的に不成立
となる様に、ＣＰＵの処理とは別に常時監視するように
したものである。

〔作　用〕

この発明におけるプログラマブルコントローラの演算実
行方式で採用した条件性の第２のモード休止を利用する
と、ＰＬＯ単独でのデバッグ時に入出力の状態を一切無
視してデバッグ作業を優先することができる。また、実
際に機械装置等と組合わせてデバッグする時には、条件
付のモード休止を利用し、モード休止中に誤って出力が
保持されると不都合な場合の信号や誤った保持動作をス
テップ操作で調査する際には暴走の極限位置を知らせる
検出器入力信号等を条件ロジックとして組込むことによ
シ、休止モードを自動的に解除し、異常事態を回避する
。

〔実施例〕

以下この発明の一実施例を図について説明する。

ＣＰＵの構成は第２図と同一であるので説明は省略する
。まず、ＣＰＵは２つのモード休止（Ｓ−２Ａ。

２Ｂ）が両方ともＮの場合、即ち、命令解読（Ｓ−３）
　。

実行（Ｓ−４）のモードの場合は従来方式と同一の処理
を行なうが第１のモード休止（Ｓ−２Ａ）、すなわち無
条件のモード休止では、Ｙであれば従来と同様に、プロ
グラムのステップ実行（Ｓ−６Ａ）の停止又はステップ
演算の実行を行なう。しかし、第１のモード休止（Ｓ−
２Ａ）である無条件のモード休止がＮの場合でも更に第
２のモード休止（Ｓ−２Ｂ）、すなわち条件付モード休
止がＹであれば、同様にプログラム実行の停止、又は演
算のステップ実行（Ｓ−６Ａ）を行なう。但し第２のモ
ード休止（Ｓ−２Ｂ）では休止の条件が成立か否かを前
述の如く、ＣＰＵの処理とは独立にステップ（Ｓ−６Ｂ
）で休止の条件がＯＫか否かを監視しておシ、仮に休止
又はステップ実行中であってもこの条件が不成立になる
と、ＣＰＵは休止モードを無視して、通常のステップ実
行（Ｓ−６Ａ）の処理に強制的に復帰する。

〔発明の効果〕

以上のように、この発明によれば無条件モード休止の不
成立時に第２のモード休止、すなわち、条件付モード休
止を設は想定される異常を監視しながらプログラムを進
めるようにしたので、前記２つのモード休止を組合せる
ことによシ実際の機械設備等と結合した状態でのプログ
ラムテストやデバッグ時の動作が安全に行え、トラブル
を未然に防止できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるプログラム演算実行
のフローチャート、第２図は一般的なＣＰＵの構成を示
すブロック図、第３図は従来のプログラム演算実行の７
０−チャートである。 図において、（Ｓ−２Ａ）は第１のモード休止（無条件
休止）、（Ｓ−２Ｂ）は第２のモード休止（条件付休止
）である。 なお、図中、同一符号は同一または相当部分を示す。゛

Claims (3)

【特許請求の範囲】
1. （１）予めメモリ部に格納されたプログラムに従つて演
   算部で所定の演算処理を行う中央演算処理装置によつて
   構成されたプログラマブルコントローラの演算実行方式
   において、前記中央演算処理装置がプログラム演算の実
   行、または休止を設定するためのモード中、モード休止
   に無条件休止を行う第１のモード休止と、条件付休止を
   行う第２のモード休止とを設け、前記２つの休止条件を
   可変条件として互いに組合せられるようにし、機械との
   結合動作中に該休止モードの操作ミスによる制御対象の
   損傷を防止できるようにしたことを特徴とするプログラ
   マブルコントローラの演算実行方式。
2. （２）前記第１及び第２のモード休止条件は中央演算処
   理装置の内部又はプログラムで複数または単独の信号の
   正負論理で組合せられ、または各単独の状態で論理が成
   立するように条件選択を可としたことを特徴とする特許
   請求の範囲第１項記載のプログラマブルコントローラの
   演算実行方式。
3. （３）前記、第１及び第２のモード休止選択の際に想定
   される異常状態になると前記モード休止条件を不成立と
   する監視機能を設定可能にしたことを特徴とする特許請
   求の範囲第１項記載のプログラマブルコントローラの演
   算実行方式。