JPH07254482A

JPH07254482A - 誘導加熱調理器

Info

Publication number: JPH07254482A
Application number: JP6042515A
Authority: JP
Inventors: Kiyoshi Izaki; 潔井▲崎▼; Hideki Omori; 英樹大森; Kenji Hattori; 憲二服部; Hirobumi Noma; 博文野間
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-03-14
Filing date: 1994-03-14
Publication date: 1995-10-03
Also published as: EP0673181A3; DE69529308T2; US5571438A; DE69529308T4; DE69529308D1; EP0673181B1; EP0673181A2

Abstract

(57)【要約】【目的】２つのスイッチング素子を有するインバータ
構成の誘導加熱調理器において、インバータを構成する
スイッチング素子の損失と、ノイズの発生を低減すると
共にスイッチング素子の信頼性を向上する。【構成】インバータ回路２を、加熱コイル５と直列に
接続された第１の共振コンデンサ６と、それに並列接続
されたダイオード９と、逆電流阻止形のスイッチング素
子３と逆電流導通形のスイッチング素子４と、このスイ
ッチング素子４と並列接続された第２の共振コンデンサ
８とから構成する。インバータ回路２を一定の周波数で
交互に導通させ、かつ、導通比を変化させる駆動部７ａ
を有する制御回路７を有している。さらにスイッチング
素子３の一部分に逆導通ダイオードを付加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータ構成及びその
制御手段に特徴を有する発振周波数一定制御の誘導加熱
調理器に関するものである。

【０００２】

【従来の技術】従来の誘導加熱調理器は発振周波数可変
制御により入力制御を行うのが一般的であった。しかし
ながら多バーナの誘導加熱調理器で発振周波数可変制御
を行うと発振周波数の違いによって負荷の干渉音が発生
するという問題を有していた。

【０００３】そこで、この問題を解決するために発振周
波数一定で入力制御する方法が検討され、特開平５−21
150号公報に示すような構成ものが用いられている。

【０００４】以下、その誘導加熱調理器の構成について
図20〜図22を参照しながら説明する。図20は誘導加熱調
理器の回路構成図であり、図20において、１は直流電
源、２は直流を高周波電流に変換するインバータ回路
で、逆電流阻止形の第１のスイッチング素子３、逆電流
導通形の第２のスイッチング素子４、加熱コイル５、第
１の共振コンデンサ６、第２の共振コンデンサ８、ダイ
オード９等で構成されている。７はインバータ回路２を
制御する制御回路であり、前記第１のスイッチング素子
３と第２のスイッチング素子４を、同一周波数でオン時
間比を変えて交互に駆動する駆動部７a等により構成さ
れている。

【０００５】以上のように構成された従来の誘導加熱調
理器の動作を図21、図22より説明する。図21には、第１
のスイッチング素子３および第２のスイッチング素子４
の両端電圧(ＶCE)，電流(ＩC)の各波形、図22には、第
１のスイッチング素子３のオン時間Ｔ2と周期Ｔ1との比
Ｔ2／Ｔ1（以下これを導通比と呼ぶ)と、入力Ｐinの関
係を示しており、当然のことながら第２のスイッチング
素子４のオン時間Ｔ3はＴ1−Ｔ2(デッドタイムは無視し
た場合)となる。

【０００６】図21において、同図(a)には導通比Ｔ2／Ｔ
1＜＜0.5のとき(つまり入力が小さいとき)の動作波形
を、同図(b)には導通比Ｔ2／Ｔ1≒0.5のとき(つまり導
通比が半分程度のとき)の動作波形を、同図(c)には導通
比Ｔ2／Ｔ1＜＜0.5の時の第１のスイッチング素子３の
ターンオン(ＶCE1＞０でスイッチング素子をオンさせる
こと)の時の動作の拡大波形を示している。

【０００７】図21および図22に示すように、駆動部７a
が第１のスイッチング素子３と第２のスイッチング素子
４を交互に駆動し、その導通比Ｔ2／Ｔ1を変えることに
よって入力(Ｐin)を制御している。

【０００８】以上のように従来のインバータ構成および
制御方式では、発振周波数一定のままで入力制御を行え
るものであった。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のインバータ構成では、図21の動作波形からわかるよ
うに、導通比Ｔ２／Ｔ１＜＜0.5の場合、第１のスイッ
チング素子３のオン時にＶCE1＞0Ｖとなり、零電圧スイ
ッチングができなくなり、第２の共振コンデンサ８を短
絡するモードが発生する。第２の共振コンデンサ８の短
絡電流は、配線のインダクタンス成分と第２の共振コン
デンサ８とにより共振し、第１のスイッチング素子３の
逆阻止用ダイオード３ａの逆回復時間に第１のスイッチ
ング素子３ｂを逆方向に流れてしまい、第１のスイッチ
ング素子３の信頼性が低下するという課題を有してい
た。

【００１０】本発明はこのような問題点に鑑み、第１の
スイッチング素子の信頼性を向上させることを第１の目
的としている。第２の目的は上記目的に加えてスイッチ
ング素子の損失を軽減、及び過電流保護を行うことにあ
る。第３の目的は上記第１の目的に加えて低コスト回路
でスイッチング素子の損失を低減することにある。ま
た、第４の目的は上記第３の目的に加えて、さらに、ス
イッチング素子の過電圧保護も行う誘導加熱調理器を提
供することにある。

【００１１】また、さらに第５の目的は上記第１の目的
に加えて、ナイフ、アルミ鍋等の不適性負荷を検知し、
加熱を停止する機能を加えることにある。さらに第６の
目的は上記第１の目的に加えて、スイッチング素子およ
びダイオードの損失を低減でき、非磁性負荷でも高出力
とすることにある。第７の目的は第６の目的に加えてさ
らに、低コストの信頼性の高い回路でスイッチング素子
およびダイオードの損失を低減でき非磁性負荷でも高出
力可能とすることにある。第８の目的は上記第１の目的
に加えて、ノイズとスイッチング素子の損失を低減する
ことにある。第９の目的は、上記第８の目的に加えて、
ノイズとスイッチング素子の損失をさらに低減する誘導
加熱調理器を提供することにある。

【００１２】

【課題を解決するための手段】上記第１の目的を達成す
るための本発明の第１の手段は、加熱コイルと、加熱コ
イルに直列接続した第１の共振コンデンサと、第１の共
振コンデンサに並列接続したダイオードと、逆電流阻止
形の第１のスイッチング素子と、前記第１のスイッチン
グ素子に直列に接続した逆電流導通形の第２のスイッチ
ング素子と、前記スイッチング素子の少なくともいずれ
か１つに並列に接続した第２の共振コンデンサと、一定
の周波数で前記各スイッチング素子を交互に導通させ、
かつ、その導通比を可変可能な駆動部を有する制御回路
とを備え、前記加熱コイルと第１の共振コンデンサの直
列接続体の一端を前記各スイッチング素子の接続側に接
続し、他端を直流電源側に接続する構成とするととも
に、第１のスイッチング素子の一部分に逆導通ダイオー
ドを付加したものである。

【００１３】上記第２の目的を達成するための本発明の
第２の手段は、第１の共振コンデンサに並列接続したダ
イオードに流れる電流を検知するダイオード電流検知部
を有し、ダイオード電流検知部の出力により制御回路が
スイッチング素子の導通比を可変する構成としたもので
ある。

【００１４】上記第３の目的を達成するための本発明の
第３の手段は、第１の共振コンデンサの電圧を検知する
第１の共振コンデンサ電圧検知部を有し、第１の共振コ
ンデンサ電圧検知部の出力により制御回路がスイッチン
グ素子の導通比を可変する構成としたものである。

【００１５】上記第４の目的を達成するための本発明の
第４の手段は、第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部を有し、第２の共振コ
ンデンサ電圧検知部の出力により制御回路がスイッチン
グ素子の導通比を可変する構成としたものである。

【００１６】上記第５の目的を達成するための本発明の
第５の手段は、第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部と、入力を検知する入
力検知部と、これら両検知部からの入力から不適性負荷
を判定する判定部とを有したものである。

【００１７】上記第６の目的を達成するための本発明の
第６の手段は、第１の共振コンデンサの容量を切り換え
可能に構成したものである。

【００１８】上記第７の目的を達成するための本発明の
第７の手段は、ダイオードに流れる電流を検知するダイ
オード電流検知部と、前記ダイオード電流検知部からの
検知出力にもとづき第１の共振コンデンサの容量切り換
えを行なう切り換え部を有するものである。

【００１９】上記第８の目的を達成するための本発明の
第８の手段は、第１のスイッチング素子がオフしてから
第２のスイッチング素子がオンするまでのデッドタイム
と、第２のスイッチング素子がオフしてから第１のスイ
ッチング素子がオンするまでのデッドタイムとを異なる
所定の値に設定したものである。

【００２０】上記第９の目的を達成するための本発明の
第９の手段は、第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部を有し、前記第２の共
振コンデンサ電圧検知部の出力が所定値以下の場合、制
御回路は各スイッチング素子の動作と停止を交互に繰り
返し、動作時間と停止時間の時間比を可変して入力を制
御するものである。

【００２１】上記第９の目的を達成する本発明の第１０
の手段は、使用者が入力を設定する入力設定部を有し、
使用者により設定された入力が所定値以下の場合、制御
回路は各スイッチング素子の動作と停止を交互に繰り返
し、動作時間と停止時間の時間比を可変して入力を制御
するものである。

【００２２】

【作用】本発明の第１の手段によれば、導通比Ｔ2／Ｔ1
＜＜0の場合、第１のスイッチング素子がＶCE1＞0でオ
ンし、第２の共振コンデンサの短絡モードが発生した場
合でも、第１のスイッチング素子の逆阻止用ダイオード
の逆回復時間に、第１のスイッチング素子を逆方向に流
れる電流は、第１のスイッチング素子の一部分に付加し
た逆導通ダイオードによりバイパスできるので、第１の
スイッチング素子のスイッチング素子そのものには逆方
向電流は流れず、第１のスイッチング素子が逆方向ブレ
イクダウンを起こす動作モードはなくなり、信頼性が低
下することを防ぐことができる。

【００２３】第２の手段によれば、ダイオード電流検知
部を設け、ダイオード電流を制限してスイッチング素子
に流れる電流を抑制でき、スイッチング素子が過電流か
ら保護され、同時にスイッチング素子のオン状態での損
失(オン損失)をさらに低減できる。

【００２４】第３の手段によれば、第１の共振コンデン
サの電圧検知部を設け、第１の共振コンデンサの電圧を
制限したので安価な回路で間接的にスイッチング素子に
流れる電流が抑制でき、スイッチング素子のオン損失を
低減できるものである。

【００２５】第４の手段によれば、第２の共振のコンデ
ンサの電圧検知部を設け、第２の共振コンデンサの電圧
を制限することによって安価な回路で間接的にスイッチ
ング素子に流れる電流が抑制でき、スイッチング素子の
オン損失が低減されるとともに、スイッチング素子が過
電圧から保護される。

【００２６】第５の手段によれば、第２の共振コンデン
サの電圧検知部と入力検知部を設けて第２の共振コンデ
ンサの電圧と入力を比較することによって不適性負荷を
検知できる。

【００２７】第６の手段によれば、第１の共振コンデン
サの容量を切り換え可能としたので、スイッチング素子
およびダイオードの損失が低減でき、非磁性負荷に対し
ても高出力誘導加熱が可能になる。

【００２８】第７の手段によれば、ダイオード電流検知
部を設け、ダイオード電流を検知して負荷の種類を判別
するので、低コストの信頼性の高い回路によりスイッチ
ング素子およびダイオードの損失を低減でき、非磁性負
荷でも高出力誘導が可能になる。

【００２９】第８の手段によれば、第１のスイッチング
素子がオフしてから第２のスイッチング素子がオンする
までのデッドタイムと、第２のスイッチング素子がオフ
してから第１のスイッチング素子がオンするまでのデッ
ドタイムとを異なる所定の値に設定し、それぞれの設計
条件において、それぞれの最適値に設定しているので、
導通比Ｔ2／Ｔ1＜＜0.5の場合のスイッチング素子のタ
ーンオン動作を最適化することができ、ノイズとスイッ
チング素子の損失を低減できる。

【００３０】第９の手段によれば、第２の共振コンデン
サの電圧を検知する第２の共振コンデンサ電圧検知部を
設けているので、第２の共振コンデンサ電圧の大小によ
りインバータの動作状態を検知でき、第２の共振コンデ
ンサ電圧検知部の出力が所定値以下の場合、インバータ
の制御を発振・停止を交互に繰り返し、発振時間と停止
時間の時間比を可変して入力を制御する。すなわち、デ
ューティ（以下ＤＵＴＹと称す）制御にするので、導通
比Ｔ2／Ｔ1＜＜0.5の場合に発生する第１のスイッチン
グ素子のターンオン時の電圧を任意の値以下に制限でき
るので、ノイズとスイッチング素子の損失をさらに低減
できる。

【００３１】第１０の手段によれば、ユーザーが入力を
設定する入力設定部を設け、ユーザーにより設定された
入力が所定値以下の場合、インバータの制御を発振・停
止を交互に繰り返し、発振時間と停止時間の時間比を可
変して入力を制御する、すなわちＤＵＴＹ制御にするの
で、簡単で安価な構成により、入力を小さくした時に発
生する第１のスイッチング素子のターンオン時の電圧を
任意の値以下に制限でき、ノイズとスイッチング素子の
損失をさらに低減できる。

【００３２】

【実施例】以下、本発明の第１の手段の一実施例につい
て図１〜図３を参照しながら説明する。

【００３３】図１は誘導加熱調理器の回路構成図であ
り、図１において、３は逆電流阻止型の第１のスイッチ
ング素子で、スイッチング素子であるインシュレイテッ
ド・ゲート・バイポーラ・トランジスタ（以下ＩＧＢＴ
と称す）３ａと逆電流阻止用のダイオード３ｂにより構
成され、１０は第１のスイッチング素子３の一部分に付
加された逆導通ダイオードである。その他の構成部品は
図２０で示した構成部品と同一機能を有しており、同一
の部品には同一符号を付している。なお、説明の便宜
上、３を逆電流阻止形の第１スイッチング素子、４を逆
電流導通形の第２スイッチング素子、６を第１の共振コ
ンデンサとする。

【００３４】図２は第１、第２のスイッチング素子３お
よび４の両端電圧(ＶCE1,ＶCE2),電流(ＩC1,ＩC2)等の
動作波形を、図３は第１のスイッチング素子３のオン時
間Ｔ2と周期Ｔ1との導通比Ｔ2／Ｔ1と入力Ｐinの関係を
示している。

【００３５】図２(a)は導通比Ｔ2／Ｔ1＜＜0.5のとき、
図２(b)は導通比Ｔ2／Ｔ1≒0.5のときの動作波形であ
り、また、図２(c)はターンオフ(ＩC＞0でスイッチング
素子をオフさせること)の時の拡大波形図、図２(d)はＴ
2／Ｔ1＜＜0.5の場合の第１のスイッチング素子３のタ
ーンオン(ＶCE＞0でスイッチング素子をオンさせるこ
と)の時の拡大波形図である。

【００３６】図２および図３に示すように、駆動部７ａ
が第１のスイッチング素子３と第２のスイッチング素子
４を交互に駆動し、その導通比Ｔ2／Ｔ1を変えることに
よって入力Ｐinを制御している。本実施例のインバータ
回路２は加熱コイル５と第１の共振コンデンサ６との共
振モードと、加熱コイル５と第２の共振コンデンサ８と
の共振モードとの２つの共振モードを有している。

【００３７】第１のスイッチング素子３あるいは第２の
スイッチング素子４に電流が流れているときに、加熱コ
イル５と第１の共振コンデンサ６との共振モードとなり
(但し、ダイオード９が導通している期間はダイオード
９−加熱コイル５−第２のスイッチング素子４−ダイオ
ード９の循環電流となる。)、第１のスイッチング素子
３あるいは第２のスイッチング素子４がターンオフして
から他方のスイッチング素子に電流が流れはじめるまで
のデッドタイム期間が加熱コイル５と第２の共振コンデ
ンサ８との共振モードとなる。

【００３８】この動作は、動作波形(特に図２(c))から
わかるように、第２のスイッチング素子４と並列に第２
の共振コンデンサ８を設けたことによって、ターンオフ
時の電圧変化(ｄＶCE／ｄｔ)を小さくし、ターンオフ時
の損失、つまり電圧電流積(ＶCE×ＩC)を大幅に小さく
している。

【００３９】導通比Ｔ2／Ｔ1≒0.5の場合、第１のスイ
ッチング素子３はＶCE1＜0Ｖの間に、第２のスイッチン
グ素子４はＶCE1＝0Ｖの間(第２のスイッチング素子４
の逆導通ダイオード４ｂに電流が流れている間)にオン
状態としているため、ターンオンは現れない。ダイオー
ド９の働きおよび効果は、ＩC2に必ずターンオフを発生
させる→加熱コイル５と第２の共振コンデンサ８が共振
する→ＶCE2が上昇し、ＶCE1＝Ｅ−ＶCE2が負になる状
態ができる→ＩC1にターンオンが発生しない、というも
ので、第１のスイッチング素子３の零電圧スイッチング
動作を広い負荷範囲においても実現できるようにするも
のである。

【００４０】しかし、導通比Ｔ2／Ｔ1＜＜0.5の場合に
は、加熱コイル電流は小さくなり、第２のスイッチング
素子４がオフした後に充電される第２の共振コンデンサ
８の共振電圧は、直流電源の電圧値Ｅまで達しなく、第
１のスイッチング素子３のオン時、VCE1＝Ｅ−ＶCE2＞0
となり、ターンオンが発生する。この時、第２の共振コ
ンデンサ８を短絡する動作モードとなり、直流電源１→
第１のスイッチング素子３→第２の共振コンデンサ８→
直流電源１のループで短絡電流が発生する。短絡電流
は、このループの配線のインダクタンス成分と第２の共
振コンデンサ８とにより共振し、図２(d)に示すように
第１のスイッチング素子３には、逆電流阻止用のダイオ
ード３ｂの逆回復時間に逆方向電流が流れるが、この逆
方向電流は、第１のスイッチング素子３の一部分に付加
した逆導通ダイオード１０を通って流れるため、従来例
のようにＩＧＢＴ３ａには流れることはなく、ＩＧＢＴ
３ａの逆方向ブレイクダウンは発生しない。

【００４１】このように本実施例によれば第１および第
２の共振コンデンサ６、８を有し、ダイオード９を第１
の共振コンデンサ６に並列に接続することによって、通
常動作状態(導通比Ｔ2／Ｔ1≒0.5)において、第１およ
び第２のスイッチング素子３、４にターンオンは発生せ
ず、かつ、ターンオフ時のスイッチング損失も大幅に低
減することができ、また、第１および第２のスイッチン
グ素子３、４の両端電圧変化(ｄＶCE／ｄｔ)が緩やかに
なるため、ノイズも大幅に低減することができると共
に、第１のスイッチング素子３のＩＧＢＴ３ａと並列に
逆導通ダイオード１０を接続しているので、導通比Ｔ2
／Ｔ1＜＜0.5の状態で動作させ、第１のスイッチング素
子３にターンオンが発生し、第２の共振コンデンサ８を
短絡する動作モードになった場合でも、第１のスイッチ
ング素子３に流れる逆方向電流をＩＧＢＴ３ａと並列接
続した逆導通ダイオード１０でバイパスできる。よっ
て、ＩＧＢＴ３ａの逆方向ブレイクダウンを防ぐことが
でき、ＩＧＢＴ３ａの信頼性を向上することができる。

【００４２】なお、第１の共振コンデンサ６および第２
の共振コンデンサ８は図４(a)のように直流電源１の高
電位側に接続しても、図４(b)のように高電位側、低電
位側共に接続しても、また、それらの組合せでも動作は
同じである。ただし、図４(b)のように接続すれば、雷
サージ等の電源異常時で直流電源１の電圧が急峻に増加
したときに直流電源１の電圧をコンデンサ６，８で分割
でき、第１のスイッチング素子３および第２のスイッチ
ング素子４に偏って電圧が印加されず、過電圧保護が行
えるという効果がある。なお、上記各実施例の回路構成
を組み合わせることによりインバータ回路を構成しても
よい。

【００４３】また、図５に示すようにダイオード９を９
ａ、９ｂに分割するなど複数個並列接続しても同等の効
果を得られ、ダイオード９の損失を分散させることでダ
イオード９の冷却設計が容易にできるという効果もあ
る。

【００４４】次に、本発明の第２の手段を示す一実施例
の回路構成を図６に示す。図６において上記第１の手段
の実施例と異なるところは制御回路７にダイオード９の
電流を検知するダイオード電流検知部（以下、Ｄ電流検
知部と称す）７ｂを有している点である。以下その動作
を説明する。インバータ回路２は第１の手段と同じであ
るからその動作は同じで、第２のスイッチング素子４と
並列に第２の共振コンデンサ８を設けたことによってタ
ーンオフ時の電圧変化(ｄＶCE／ｄｔ)を小さくし、ター
ンオフ時の損失つまり電圧電流積(ＶCE×ＩC)を大幅に
小さくしているため、２個のスイッチング素子３，４の
損失はほとんどオン損失(オン状態でのオン電圧ＶCE×
電流ＩC)のみといえる。従って、２個のスイッチング素
子３，４に流れる電流を低減すればさらにスイッチング
素子３，４の損失を低減することができる。

【００４５】大電流カレントトランスを用いて直接２個
のスイッチング素子３，４に流れる電流を検知して制限
をかければ良いが、大電流カレントトランスのコストが
高いため、本実施例では第２のスイッチング素子４に流
れる電流のピーク値とダイオード９に流れる電流のピー
ク値がほとんど等しいことに着目して、ダイオード９に
流れる電流をカレントトランス９ｃを介してＤ電流検知
部７ｂで検知して、その電流ピーク値に制限をかけるこ
とで２個のスイッチング素子３，４に流れる電流を制限
している。

【００４６】ダイオード９に流れる電流の実効値の方が
第２のスイッチング素子４に流れる電流の実効値よりも
はるかに小さいため、低コストのカレントトランス９ｃ
で検知できる(カレントトランスのコストは電流の実効
値で決まる)。第１のスイッチング素子３に流れる電流
を直接制限をすることにはならないが、当然のことなが
ら第１のスイッチング素子３に流れる電流と、第２のス
イッチング素子４に流れる電流に相関があるため、間接
的に第１のスイッチング素子３にも電流制限をすること
になる。

【００４７】このように、本実施例によればダイオード
９に流れる電流を検知して電流制限をすることで、第１
の手段に加えてさらに２個のスイッチング素子３，４の
損失が低減できるとともに、２個のスイッチング素子
３，４の過電流保護が同時に行える。

【００４８】図７に本発明の第３の手段を示す一実施例
の回路構成を示す。図７において第１の手段の実施例と
異なるところは制御回路７に第１の共振コンデンサ６の
電圧を検知する第１の共振コンデンサ電圧検知部(以
下、Ｃ1電圧検知部と称す）７ｃを有している点にあ
る。以下、その動作を説明する。

【００４９】インバータ回路２は第１の手段と同じであ
るからその動作は同じで、第２のスイッチング素子４に
並列に第２の共振コンデンサ８を設けたことによってタ
ーンオフ時の電圧変化(ｄＶCE／ｄｔ)を小さくし、ター
ンオフ時の損失、つまり電圧電流積(ＶCE×ＩC)を大幅
に小さくしているため、２個のスイッチング素子３、４
の損失はほとんどオン損失(オン状態でのオン電圧ＶCE
×電流ＩC)のみになる。

【００５０】従って、第２の手段と同様に２個のスイッ
チング素子３，４に流れる電流を低減すれば、さらに損
失を低減することができる。インバータ回路２の動作は
２個のスイッチング素子３，４に電流を流し、加熱コイ
ル５を介して第１の共振コンデンサ６に充放電を繰り返
しているからダイオード９に電流が流れている期間を除
いて次式が成り立つ。

【００５１】ＩL＝Ｃ1×（ｄＶC1／ｄｔ) ここでＩLは加熱コイル５に流れる電流、つまり２個の
スイッチング素子３，４に流れる電流で、Ｃ1は第１の
共振コンデンサ６の容量であり、(ｄＶC1／ｄｔ)は単位
時間当りの第１の共振コンデンサ６の電圧変化である。
このように第１の共振コンデンサ６の電圧は、充放電し
た電流分だけ変化することになる。よって第１の共振コ
ンデンサ６の振幅を検知すれば、２個のスイッチング素
子３，４に流れる電流の概略を検知することができる。

【００５２】図６において、Ｃ1電圧検知部７ｃで第１
の共振コンデンサ６の電圧振幅を検知し、その電圧振幅
値を制限することで間接的に２個のスイッチング素子
３，４に流れる電流が制限され、その損失が低減され
る。電圧検知は抵抗等で行えるためＣ1電圧検知部７ｃ
は非常に安価に構成できる。具体的には抵抗、コンデン
サから構成されるピークホールド回路を用いることで電
圧検知を行う。このように、第３の手段は第１の共振コ
ンデンサ６の電圧振幅を検知することで、安価な回路で
第１の手段に加えて２個のスイッチング素子３，４の損
失を、さらに低減できる。

【００５３】次に、本発明の第４の手段を示す一実施例
の回路構成を図８に示す。図８において第１の手段と異
なるところは制御回路７に第２の共振コンデンサ８のピ
ーク電圧を検知するＣ2電圧検知部７ｄを有する点であ
る。

【００５４】インバータ回路２は第１の手段と同じであ
るからその動作は同じで、第２のスイッチング素子４と
並列に第２の共振コンデンサ８を設けたことによって、
ターンオフ時の電圧変化（ｄＶCE／ｄｔ）を小さくし、
ターンオフ時の損失つまり電圧電流積（ＶCE×ＩC）を
大幅に小さくしているため、２個のスイッチング素子
３，４の損失はほとんどオン損失（オン状態でのオン電
圧ＶCE×電流ＩC）のみとなる。従って、第２の手段と
同様に２個のスイッチング素子３，４に流れる電流を低
減することによりさらに損失が低減される。鍋等の負荷
へのエネルギーを無視すればエネルギー保存の法則によ
り第２のスイッチング素子４のターンオフ電流ＩC2TFと
ピーク電圧ＶCE2Pには次式が成り立つ。

【００５５】Ｌ×（ＩC2TF)×（ＩC2TF）＝Ｃ2×（ＶCE
2P)×（ＶCE2P) ただし、Ｌは加熱コイル５および鍋等の等価インダクタ
ンス、Ｃ2は第２の共振コンデンサ８の容量である。

【００５６】また、第２のスイッチング素子４に流れる
電流のほぼピークからダイオード９に電流が流れ出し、
ダイオード９→加熱コイル５→第２のスイッチング素子
４の循環電流が始まるので、この循環電流の減衰は次式
のようになる。

【００５７】

【数１】

【００５８】ただし、Ｒは加熱コイル５および鍋等の等
価抵抗値である。また、ＩC2(ｔ)は第２のスイッチング
素子４に流れる電流のピーク時からｔ時間後の電流値、
ＩC2Pは第２のスイッチング素子４に流れるピーク値で
ある。従ってＶCE2Pを検知し、電流のピーク時からの時
間ｔで補正すれば、第２のスイッチング素子４に流れる
電流を概略検知することができ、第２の手段の場合と同
様に第１のスイッチング素子３に流れる電流も概略検知
することができる。

【００５９】本実施例では第２のスイッチング素子４の
ピーク時からターンオフまでの時間を検知する代わりに
導通比を用いて、この導通比Ｔ2／Ｔ1に対する第２の共
振コンデンサ８のピーク電圧ＶCE2Pとの関係を示した図
９のように、導通比で補正したＶCE2Pで制限をかけてい
る。なぜならピーク時からターンオフまでの時間は、ほ
ぼ導通比で決まるからである。なお、磁性、非磁性等の
負荷の種類によって変わってはくるが、導通比が大きく
なれば必ずピーク時からターンオフまでの時間は短くな
ることは明らかである。

【００６０】以上のように本実施例によれば、第２の共
振コンデンサ８のピーク電圧を検知し、導通比により補
正することで、第３の手段に加えてさらに２個のスイッ
チング素子３，４の過電圧保護も行えることになる。

【００６１】次に、本発明の第５の手段を示す一実施例
の回路構成を図１０に示す。図１０において第１の手段
の実施例と異なるところは制御回路７に第２の共振コン
デンサ８のピーク電圧を検知するＣ2電圧検知部７ｄ
と、入力を検知する入力検知部７ｅと、Ｃ2電圧検知部
７ｄと入力検知部７ｅとの出力を比較して、不適正負荷
の加熱を停止させる信号を駆動部７ａに出力する不適正
負荷判定部７ｆとを有している点にある。以下にその動
作を説明する。

【００６２】インバータ回路２は第１の手段と同じであ
るからその動作は同じである。第４の手段の実施例で説
明したように鍋等の負荷へのエネルギーを無視すればエ
ネルギー保存の法則により第２のスイッチング素子４の
ターンオフ電流ＩC2TFとピーク電圧ＶCE2Pには次式が成
り立つ。

【００６３】Ｌ×（ＩC2TF)×（ＩC2TF)＝Ｃ2×（ＶCE2
P)×（ＶCE2P) ただし、Ｌは加熱コイル５および鍋等の等価インダクタ
ンスである。ここで負荷へのエネルギーＰR1を考慮する
と上式は以下のようになる。

【００６４】Ｌ×（ＩC2TF)×（ＩC2TF)＝Ｃ2×（ＶCE2
P)×（ＶCE2P)＋ＰR1 従って、同じターンオフ電流ＩC2TFでも負荷の等価抵抗
値が小さければエネルギーＰR1が小さくなって、ピーク
電圧ＶCE2Pが大きくなることになる。

【００６５】また、第２のスイッチング素子４に流れる
電流のほぼピークからダイオード９に電流が流れ出し、
ダイオード９−加熱コイル５−第２のスイッチング素子
４の循環電流が始まるから、この循環電流の減衰は次式
のようになる。

【００６６】

【数２】

【００６７】ただし、Ｒは加熱コイル５および鍋等の等
価抵抗値である。また、ＩC2(ｔ)は第２のスイッチング
素子４に流れる電流のピーク時からｔ時間後の電流値
で、ＩC2Pは第２のスイッチング素子４に流れる電流の
ピーク値である。

【００６８】従って、負荷の等価抵抗値Ｒが小さけれ
ば、当然ながら循環電流の減衰量

【００６９】

【外１】

【００７０】が小さくなる。つまりＩC2Pが同じでも負
荷の等価抵抗値Ｒが小さければＩC2(ｔ)は大きくなるこ
とになる。よって負荷の等価抵抗値Ｒが小さければＶCE
2Pが大きくなる。

【００７１】次に、入力と加熱コイル５に流れる電流Ｉ
tの関係は、インバータ回路２等の損失を無視すれば、
入力Ｐinと負荷に供給したエネルギーＰRとが等しくな
るから、次式が成り立つ。

【００７２】Ｐin＝ＰR＝Ｒ×ＩL(ｔ)×ＩL(ｔ)の積分
値従って、同じ入力であれば負荷の等価抵抗値Ｒが小さい
ほど加熱コイル５に流れる電流Ｉt、つまりＩC2Pは大き
くなる。

【００７３】以上の特性から入力Ｐinと第２の共振コン
デンサ電圧(ピーク電圧)ＶCE2Pの関係は図１１のように
なる。つまり、同じ入力Ｐinでもナイフやアルミ鍋等の
等価抵抗値の小さい不適正負荷では、第２の共振コンデ
ンサ電圧(ピーク電圧)ＶCE2Pが大きく、ホーロー鍋等の
等価抵抗値の大きい負荷では第２の共振コンデンサ電圧
(ピーク電圧)ＶCE2Pが小さくなる。そこで不適正負荷判
定部７ｆで、図１１に示す破線よりも上側であれば不適
正負荷と、下側であれば適正負荷であると検知し、不適
正負荷の場合は加熱を停止させる信号を駆動部７ａに出
力する。

【００７４】このように本実施例によれば第２の共振コ
ンデンサ８のピーク電圧と入力とを検知し、不適正負荷
検知部７ｆで図１１の破線レベルと比較することによっ
て不適正負荷を検知し、加熱停止を行えるものである。

【００７５】次に、本発明の第６の手段を示す実施例の
回路構成を図１２に示す。図１２において第１の手段の
実施例と異なるところはインバータ回路２に容量切り換
え可能な第１の共振コンデンサ６およびコンデンサ６ａ
を有し、制御回路７にマグネットスイッチ等を用いて負
荷の磁性・非磁性を検知する負荷検知部７ｇと第１の共
振コンデンサ６および６ａを切り換える共振コンデンサ
切り換え部（以下Ｃ1切り換え部と称す）７ｈとを有し
ている点にある。以下その動作を説明する。

【００７６】インバータ回路２の動作は、第１の共振コ
ンデンサ６および６ａが切り換えられる以外は第１の手
段と同じである。本実施例では第１の共振コンデンサは
負荷が磁性の場合に一方の共振コンデンサ６を、非磁性
の場合には双方の共振コンデンサ６＋６ａを用いてい
る。図１３は等価抵抗値のほぼ等しい非磁性負荷および
磁性負荷の動作波形を(a)，(b)のそれぞれに示してい
る。(a)は、一方の第１の共振コンデンサ６が動作した
場合を、(b)は双方の共振コンデンサ６、６ａが動作し
た場合である。入力に対する加熱コイル５に流れる電流
ＩLの関係は、第５の手段の実施例で説明したように、
インバータ回路２等の損失を無視すれば、入力Ｐinと負
荷に供給したエネルギーＰRとが等しくなるから、次式
が成り立つ。

【００７７】Ｐin＝ＰR＝Ｒ×ＩL(ｔ)×ＩL(ｔ)の積分
値従って、負荷の等価抵抗値Ｒが等しければ、加熱コイル
５に流れる電流ＩL(ｔ)2の積分値、つまりＩC2(ｔ)2の
積分値が等しいときに入力も等しくなる。

【００７８】図１３(a)はＩC2(ｔ)2の積分値がほぼ等し
いときの波形である。しかしながら、非磁性負荷と磁性
負荷では加熱コイル５を含む等価インダクタンスＬが異
なるため、第１の共振コンデンサ６との共振周期が異な
り、動作波形も異なってくる。動作の特徴としては、非
磁性負荷では第２のスイッチング素子４のほとんどトラ
ンジスタのみに電流が流れ、磁性負荷では第２のスイッ
チング素子４のトランジスタおよび逆導通ダイオードと
もに電流が流れる。

【００７９】ここで問題となるのがオン電圧である。ト
ランジスタのオン電圧は逆導通ダイオードのオン電圧に
比べて大きいため、ＩC2(ｔ)2の積分値がほぼ等しいに
もかかわらず、非磁性負荷では磁性負荷に比べて第２の
スイッチング素子４のオン損失が大きくなってしまう。
従って、スイッチング素子４の損失を抑制しようとする
と非磁性負荷への出力を抑制しなければならない。

【００８０】そこで非磁性負荷の動作モードも図１３
(a)の磁性負荷の動作モードと同様にし、スイッチング
素子の損失を抑制するため、負荷検知部７ｇで負荷の種
類(磁性・非磁性)を検知し、非磁性負荷である場合には
Ｃ1切り換え部７ｈに信号を送り、双方の第１の共振コ
ンデンサ６、６ａを接続し、第２のスイッチング素子４
のトランジスタの電流を低減させて、逆導通ダイオード
の電流を増加させる動作モードにする。よって、第２の
スイッチング素子４のオン損失を低減し、かつ、ダイオ
ード９に流れる電流も低減してそのオン損失も低減して
いる。

【００８１】双方の第１の共振コンデンサ６、６ａで、
磁性負荷を動作させた場合には、等価インダクタンスＬ
と第１の共振コンデンサ６、６ａの共振周期から大きく
ずれてしまうため、第１のスイッチング素子３と第２の
スイッチング素子４の導通比Ｔ2／Ｔ1を0.5に近づけて
も(つまり入力最大にしても)所望の入力を得られない状
態となる。従って、非磁性負荷のみ第１の共振コンデン
サの容量を切り換え、大きくする必要がある。

【００８２】このように本実施例によれば第１の共振コ
ンデンサの容量を切り換え可能とし、負荷の種類(磁性
・非磁性)によって切り換えることで、第２のスイッチ
ング素子４およびダイオード９のオン損失を低減できる
動作モードにすることができ、非磁性負荷でも高出力を
可能とするものである。

【００８３】次に、本発明の第７の手段を示す実施例の
回路構成を図１４に示す。図１４において第６の手段の
実施例と異なるところは、制御回路７にダイオード９の
平均電流を検知するダイオード電流検知部（Ｄ電流検知
部）７ｉを有しているところであって、以下その動作を
説明する。上述第６の手段の実施例では、負荷の種類
(磁性・非磁性)を検知する手段としてマグネットスイッ
チ等を用いた負荷検知部７ｇを用いたが、第７の手段で
は検知回路の低コスト化および高信頼性化のため、電子
回路で負荷の種類(磁性・非磁性)を検知するところに特
徴を有している。

【００８４】第６の手段の実施例で説明したように、加
熱コイル５および負荷の等価インダクタンスＬと第１の
共振コンデンサの共振周期の違いによって、非磁性負荷
と磁性負荷の動作波形は図１３のように異なってくる。

【００８５】図１５は、入力Ｐinとダイオード９の平均
電流の関係図である。Ｄ電流検知部７ｉでは、ダイオー
ド９に流れる電流の平均値を検知して入力Ｐinで補正
し、図１５に示す破線の上側であれば非磁性負荷、下側
であれば磁性負荷と判断して、非磁性負荷の場合にはＣ
1切り換え部７ｈに信号を送り、双方の第１の共振コン
デンサ６、６ａを接続し、第２のスイッチング素子４の
トランジスタの電流を低減させて、逆導通ダイオードの
電流を増加させる動作モードにする。よって、第２のス
イッチング素子４のオン損失を低減させ、かつ、ダイオ
ード９に流れる電流も低減して、そのオン損失を低減さ
せている。

【００８６】このように本実施例によればダイオード９
に流れる電流の平均値をＤ電流検知部７ｉで測定し、入
力で補正して判定レベル(図１５の破線)と比較すること
によって、第１の共振コンデンサを切り換え可能とし
て、第２のスイッチング素子４およびダイオード９のオ
ン損失を低減できる動作モードとするものである。

【００８７】次に、本発明の第８の手段を示す実施例の
回路構成を図１６にし、その回路の動作波形を図１７に
示す。本実施例は、第２のスイッチング素子４がオフし
てから第１のスイッチング素子３がオンするまでのデッ
ドタイム(以下ＤＴ１と称す)と第１のスイッチング素子
３がオフしてから第２のスイッチング素子４がオンする
までのデッドタイム(以下ＤＴ２と称す)の設定に特徴が
あるもので、それぞれのデッドタイムを設定するデッド
タイム設定部７ｊを制御回路７内に設けている。

【００８８】図１７を用いて動作を説明する。図１７は
導通比Ｔ2／Ｔ1＜＜0.5の場合の動作波形で、同図(a)
は、ＤＴ１とＤＴ２が同じ値の場合の各部動作波形を示
しており、同図(b)はＤＴ１とＤＴ２をそれぞれ異なる
値に設定した場合の各部動作波形を示している。図１７
の(a)、(b)共にＤＴ１は、導通比Ｔ2／Ｔ1＜＜0.5の場
合に発生する第１のスイッチング素子３のターンオンの
時の電圧ＶCE1(＝Ｅ−ＶCE2＞0)が最小となるように、
第２の共振コンデンサ８の共振電圧(＝ＶCE2)が最大値
となる位相付近で設定されている。また、ＤＴ２は、
(a)ではＤＴ１と同じ値に設定され、(b)では、導通比Ｔ
2／Ｔ1＜＜0.5の場合に発生する第２のスイッチング素
子４のターンオンの時の電圧ＶCE2が零になる期間に設
定されており、ＤＴ１とは異なる値に設定されており、
それぞれの設計条件において、それぞれに最適化されて
いる。上記デッドタイムはデッドタイム設定部７ｊによ
り設定されており、駆動部７ａを設定したデッドタイム
で制御する。

【００８９】図１７の(a)、(b)より明らかなように、Ｄ
Ｔ１とＤＴ２を異なる値に設定し、それぞれの設計条件
でそれぞれに最適化しているので、導通比Ｔ2／Ｔ1＜＜
0.5の場合の動作において、第１のスイッチング素子３
のターンオン時の電圧を最小にすることができ、また、
第２のスイッチング素子４のターンオンをなくし零電圧
スイッチングとすることができ、ノイズとスイッチング
素子の損失を低減することができる。

【００９０】次に、本発明の第９の手段を示す実施例の
回路構成を図１８に示す。本実施例は、入力制御方法に
特徴があるもので、回路構成は、本発明の第４の手段実
施例にデューティ制御部７ｋを設けている。

【００９１】動作を説明すると、まず、導通比Ｔ2／Ｔ1
≒0.5で入力が大きい時は、第２の共振コンデンサ８の
電圧のピーク値は、直流電源１の電圧Ｅより大きくな
り、第１のスイッチング素子３は、ＶCE1=ＥE−ＶCE2＜
0となり、ターンオンは発生しない。Ｃ2電圧検知部７ｄ
は、第２の共振コンデンサ８の電圧が直流電源１の電圧
Ｅより大きいことを検知し、駆動部７ａは所定の導通比
Ｔ2／Ｔ1で２つのスイッチング素子３、４を交互に駆動
し、インバータを連続して発振させる。

【００９２】次に、導通比Ｔ2／Ｔ1を変えて入力を徐々
に小さくしていくと、第２の共振コンデンサ８の電圧
は、入力の減少につれて徐々に小さくなっていくが、第
２の共振コンデンサ電圧検知部７ｄは、第２の共振コン
デンサ８の電圧を検知し、第２の共振コンデンサ８の電
圧が直流電源１の電圧Ｅより小さくなると、制御回路７
のデューティ制御部７ｋは導通比Ｔ2／Ｔ1を一定に制御
し、インバータの発振・停止を繰り返し、発振時間と停
止時間の時間比を変えて平均入力を可変するデューティ
制御（以下ＤＵＴＹ制御と称す）に切り換える。ＤＵＴ
Ｙ制御の時の導通比Ｔ2／Ｔ1は第２の共振コンデンサ８
の電圧が直流電源１の電圧Ｅと等しくなるように設定し
ておけば、入力を小さく絞った場合においても第１のス
イッチング素子３はターンオンが発生しない。

【００９３】このように、本発明の第９の手段によれ
ば、入力を小さく絞った場合でも第１のスイッチング素
子３と第２のスイッチング素子４にターンオンは発生せ
ず、零電圧スイッチング動作を維持できるので、入力可
変範囲の大きい低ノイズ・低損失の導加熱調理器を提供
できる。

【００９４】なお、ＤＵＴＹ制御時の導通比Ｔ2／Ｔ1の
設定は、問題が生じないレベルでターンオンが発生する
値であってもかまわない。

【００９５】次に、本発明の第１０の手段を示す実施例
の回路構成を図１９に示す。ユーザーが入力を設定する
６段階の入力設定部１１を設けた以外は、本発明の第１
の手段と同じである。

【００９６】動作を説明すると、まず、入力設定部１１
の設定が６段階設定の３段階以上の設定の場合は、イン
バータは、それぞれの設定入力に応じた導通比Ｔ2／Ｔ1
にて連続して発振する。

【００９７】次に、入力設定部１１の設定が６段階設定
の２段階以下の設定の場合は、制御回路７は、導通比Ｔ
2／Ｔ1を設定３の入力に相当する値に固定し、インバー
タの発振・停止を繰り返し、発振時間と停止時間の時間
比を変えて平均入力を可変するＤＵＴＹ制御に切り換え
る。入力設定部１１が設定３の時には、２つのスイッチ
ング素子３、４にはターンオンが発生しないように設計
しておけば、いかなる入力設定においても２つのスイッ
チング素子３、４にはターンオンは発生しない。

【００９８】このように、本発明の第１０の手段によれ
ば、第２の共振コンデンサ電圧検知回路などのインバー
タの動作状態検知回路を用いることなく、第１のスイッ
チング素子３と第２のスイッチング素子４を、いかなる
入力設定においても零電圧スイッチング動作させること
ができるので、安価な回路で、入力可変範囲の広い低ノ
イズ・低損失の誘導加熱調理器を提供できる。

【００９９】なお、入力設定部１１の設定は、６段階に
限るものではなく、また、設定３の時の導通比Ｔ2／Ｔ1
の設定は、必ずターンオンが発生しないように設定する
必要はなく、問題が生じないレベルでターンオンが発生
する値であってもかまわない。

【０１００】

【発明の効果】以上、説明したように本発明の第１の手
段の誘導加熱調理器は、逆電流阻止形の第１のスイッチ
ング素子と逆電流導通形の第２のスイッチング素子と、
第１の共振コンデンサおよび第２の共振コンデンサとを
備えたインバータ回路を、第１、第２のスイッチング素
子を交互に一定の周波数で導通させ、かつ、その導通比
を可変にすることが可能な駆動部を設けた制御回路によ
って制御し、第１のスイッチング素子の一部分に逆導通
ダイオードを付加しているので、通常動作において、ス
イッチング素子にはターンオン動作が現われないととも
に、ターンオフする場合の電圧が小さくなってスイッチ
ング素子のスイッチング損失、及びノイズが大幅に軽減
されると共に、負荷条件により第１のスイッチング素子
にターンオンが発生し、第２の共振コンデンサの短絡モ
ードが発生して、第１のスイッチング素子に逆方向電流
が流れる場合でも、第１のスイッチング素子の逆方向電
流は付加した逆導通ダイオードを通って流れるため、第
１のスイッチング素子の逆方向ブレイクダウンを防ぐこ
とができ、スイッチング素子の信頼性を向上することが
できる。

【０１０１】また、第２の手段の誘導加熱調理器は、ダ
イオード電流検知部を設けて、ダイオード電流を制限す
るから、スイッチング素子に流れる電流が抑制され、ス
イッチング素子が過電流から保護され、スイッチング素
子のオン状態での損失も軽減される。

【０１０２】さらに、第３の手段の誘導加熱調理器は、
電圧検知部を設けて第１の共振コンデンサの電圧を制限
する安価な回路で間接的にスイッチング素子の電流を抑
制でき、そのオン損失を低減できる。

【０１０３】また、第４の手段の誘導加熱調理器は、電
圧検知部を設けて第２の共振コンデンサの電圧を制限す
る安価な回路で間接的にスイッチング素子の電流を抑制
でき、そのオン損失を低減できるとともに過電圧から保
護される。

【０１０４】また、第５の手段の誘導加熱調理器は、第
２の共振コンデンサの電圧検知部と入力検知部とを設け
て、第２の共振コンデンサ電圧と入力を比較するから、
誘導加熱に不適な負荷を検知できる。

【０１０５】また、第６の手段の誘導加熱調理器は、第
１の共振コンデンサの容量を切り換え可能としたからス
イッチング素子及びダイオードの損失が低減され、非磁
性体の負荷でも高出力で加熱が可能である。

【０１０６】また、第７の手段の誘導加熱調理器によれ
ば、ダイオード電流を検知して負荷の種類を判別し、低
コストで信頼性の高い回路でスイッチング素子及びダイ
オードの損失が低減でき、非磁性体の負荷でも高出力の
加熱が可能である。

【０１０７】また、第８の手段の誘導加熱調理器によれ
ば、デッドタイムＤＴ１とＤＴ２を異なる値に設定し、
それぞれのスイッチング素子の動作がそれぞれ最適とな
る値に設定するので、スイッチング素子のストレスを減
らすことができ、損失・ノイズを低減できる。

【０１０８】また、第９の手段の誘導加熱調理器によれ
ば、第２の共振コンデンサ電圧検知部がインバータの動
作状態を検知し、制御回路は、入力制御方法を第２の共
振コンデンサ電圧検知部の出力に応じてスイッチング素
子のストレスが小さくなるように導通比可変制御からＤ
ＵＴＹ制御に切り換えるので、ノイズ・損失を低減し、
負荷対応範囲を大きくすることができる。

【０１０９】また、第１０の手段の誘導加熱調理器によ
れば、入力設定部を設け、制御回路は、入力制御方法を
ユーザーが設定した入力に応じてスイッチング素子のス
トレスが小さくなるように導通比可変制御からＤＵＴＹ
制御に切り換えるので、インバータの動作状態検知回路
を用いることなく低コストな回路でノイズ・損失を低減
し、負荷対応範囲を大きくすることができる。

【図面の簡単な説明】

【図１】本発明の第１の手段による誘導加熱調理器の回
路構成図

【図２】同回路動作を説明する波形図

【図３】同回路のスイッチング素子の導通比と入力との
関係を示す特性図

【図４】同第１の手段による誘導加熱調理器の他の回路
構成図

【図５】同第１の手段による誘導加熱調理器の他の回路
構成図

【図６】本発明の第２手段による誘導加熱調理器の回路
構成図

【図７】本発明の第３手段による誘導加熱調理器の回路
構成図

【図８】本発明の第４手段による誘導加熱調理器の回路
構成図

【図９】同回路のスイッチング素子の導通比と第２の共
振コンデンサ電圧(ピーク電圧)との関係を示す特性図

【図１０】本発明の第５手段による誘導加熱調理器の回
路構成図

【図１１】同誘導加熱調理器の入力と第２の共振コンデ
ンサ電圧(ピーク電圧)との関係を示す特性図

【図１２】本発明の第６手段による誘導加熱調理器の回
路構成図

【図１３】同回路動作を説明する波形図

【図１４】本発明の第７手段による誘導加熱調理器の回
路構成図

【図１５】同誘導加熱調理器の入力とダイオード電流
(平均値)の関係を示す特性図

【図１６】本発明の第８手段による誘導加熱調理器の回
路構成図

【図１７】同回路動作を説明する波形図

【図１８】本発明の第９手段による誘導加熱調理器の回
路構成図

【図１９】本発明の第１０手段による誘導加熱調理器の
回路構成図

【図２０】従来の誘導加熱調理器の回路構成図

【図２１】同回路動作を説明する波形図

【図２２】同誘導加熱調理器のスイッチング素子の導通
比と入力との関係を示す特性図

【符号の説明】

１直流電源２インバータ回路３逆電流阻止形スイッチング素子４逆電流導通形スイッチング素子５加熱コイル６，６ａ第１の共振コンデンサ７制御回路７ａ駆動部７ｂＤ電流検知部（ダイオード電流検知部）７ｃＣ1電圧検知部（第１の共振コンデンサ電圧検知
部）７ｄＣ2電圧検知部（第２の共振コンデンサ電圧検知
部）７ｅ入力検知部７ｆ不適性負荷判定部７ｇ負荷検知部７ｈＣ1切り換え部（共振コンデンサ切り換え部）７ｉＤ電流検知部（ダイオード電流検知部）８第２の共振コンデンサ９、９ａ、９ｂダイオード１０ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者野間博文大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】加熱コイルと、加熱コイルに直列接続し
た第１の共振コンデンサと、第１の共振コンデンサに並
列接続したダイオードと、逆電流阻止形の第１のスイッ
チング素子と、前記第１のスイッチング素子に直列に接
続した逆電流導通形の第２のスイッチング素子と、前記
スイッチング素子の少なくともいずれか１つに並列に接
続した第２の共振コンデンサと、一定の周波数で前記各
スイッチング素子を交互に導通させ、かつ、その導通比
を可変可能な駆動部を有する制御回路とを備え、前記加
熱コイルと第１の共振コンデンサの直列接続体の一端を
前記各スイッチング素子の接続側に接続し、他端を直流
電源側に接続する構成とするとともに、第１のスイッチ
ング素子の一部分に逆導通ダイオードを付加した誘導加
熱調理器。
【請求項２】第１の共振コンデンサに並列接続したダ
イオードに流れる電流を検知するダイオード電流検知部
を有し、ダイオード電流検知部の出力により制御回路が
スイッチング素子の導通比を可変する構成とした請求項
１記載の誘導加熱調理器。
【請求項３】第１の共振コンデンサの電圧を検知する
第１の共振コンデンサ電圧検知部を有し、第１の共振コ
ンデンサ電圧検知部の出力により制御回路がスイッチン
グ素子の導通比を可変する構成とした請求項１記載の誘
導加熱調理器。
【請求項４】第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部を有し、第２の共振コ
ンデンサ電圧検知部の出力により制御回路がスイッチン
グ素子の導通比を可変する構成とした請求項１記載の誘
導加熱調理器。
【請求項５】第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部と、入力を検知する入
力検知部と、これら両検知部からの入力から不適性負荷
を判定する判定部とを有した請求項１記載の誘導加熱調
理器。
【請求項６】第１の共振コンデンサの容量を切り換え
可能に構成した請求項１記載の誘導加熱調理器。
【請求項７】ダイオードに流れる電流を検知するダイ
オード電流検知部と、前記ダイオード電流検知部からの
検知出力にもとづき第１の共振コンデンサの容量切り換
えを行なう切り換え部を有する請求項６記載の誘導加熱
調理器。
【請求項８】第１のスイッチング素子がオフしてから
第２のスイッチング素子がオンするまでのデッドタイム
と、第２のスイッチング素子がオフしてから第１のスイ
ッチング素子がオンするまでのデッドタイムとを異なる
所定の値に設定した請求項１記載の誘導加熱調理器。
【請求項９】第２の共振コンデンサの電圧を検知する
第２の共振コンデンサ電圧検知部を有し、前記第２の共
振コンデンサ電圧検知部の出力が所定値以下の場合、制
御回路は各スイッチング素子の動作と停止を交互に繰り
返し、動作時間と停止時間の時間比を可変して入力を制
御する請求項１記載の誘導加熱調理器。
【請求項１０】使用者が入力を設定する入力設定部を
有し、使用者により設定された入力が所定値以下の場
合、制御回路は各スイッチング素子の動作と停止を交互
に繰り返し、動作時間と停止時間の時間比を可変して入
力を制御する請求項１記載の誘導加熱調理器。