JP3257017B2 - 誘導加熱調理器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータ回路およびそ
の制御手段に特徴を有する発振周波数一定制御の誘導加
熱調理器に関する。

【０００２】

【従来の技術】従来、誘導加熱調理器は発振周波数可変
制御により出力制御を行うのが一般的であった。しかし
ながら多バーナの誘導加熱調理器で発振周波数可変制御
を行うと発振周波数の違いによって負荷の干渉音が発生
するという問題を有していた。

【０００３】そこで、この問題を解決するために発振周
波数一定で出力制御する方法を検討し、特開平１−２６
０７８５号公報に示すような構成を用いていた。以下、
その構成について図１２を参照しながら説明する。

【０００４】図に示すように、直流電源１をインバータ
回路２に接続し、インバータ回路２により直流電流を高
周波電流に変換する。インバータ回路２は、逆導通形の
第１のスイッチング素子３、第２のスイッチング素子
４、加熱コイル５、共振コンデンサ６などで構成されて
いる。制御回路７は、インバータ回路２を制御するもの
で、第１のスイッチング素子３と第２のスイッチング素
子４を同一周波数でオン時間比を変えて交互に駆動する
駆動部７ａなどで構成されている。

【０００５】上記構成において図１３および図１４を参
照しながら動作を説明すると、制御回路７内の駆動部７
ａが一定周期Ｔ1で第１のスイッチング素子３と第２の
スイッチング素子４を交互に駆動し、第１のスイッチン
グ素子３のオン時間Ｔ2と第２のスイッチング素子４の
オン時間Ｔ3の時間比率を変化させることで出力Ｐinを
変化させていた。当然のことながら、Ｔ1＝Ｔ2＋Ｔ3と
なる。図１３に第１のスイッチング素子３および第２の
スイッチング素子４の両端電圧（ＶCE），電流（ＩC）
波形を示し、図１４に第１のスイッチング素子３のオン
時間Ｔ2と周期Ｔ1 との比Ｔ2／Ｔ1（以下、これを導通
比という）と出力Ｐinの関係を示している。図１３(a)
は一出力における２周期（２×Ｔ1）分の動作波形で、
図１３(b)はターンオン（ＶCE＞０でスイッチング素子
をオンさせること）およびターンオフ（ＩC＞０でスイ
ッチング素子をオフさせること）の時の動作の拡大波形
である。以上のように従来のインバータ構成および制御
方式では、発振周波数一定（Ｔ1 一定）のままで出力
（Ｐin）制御を行えるものであった。

【０００６】

【発明が解決しようとする課題】このような従来の誘導
加熱調理器では、図１３の動作波形から判るように、ス
イッチング動作にターンオンおよびターンオフが現れる
モードがあるため、スイッチング素子に高速半導体を用
いたとしても、ターンオンおよびターンオフ時のスイッ
チング損失（スイッチング素子の両端電圧ＶCE×電流Ｉ
C）が大きくなって、スイッチング素子の冷却コストが
高く、小型化が難しいという課題を有していた。また、
スイッチング素子の両端電圧の変化（ｄＶCE／ｄｔ）が
非常に急峻であるために、ノイズが大きくテレビの画像
等に悪影響を及ぼすと言う課題を有していた。

【０００７】本発明は上記の課題を解決するもので、高
電位側と低電位側のスイッチング素子を交互にオンオフ
し、加熱コイルと共振コンデンサからなる共振回路に、
高周波電流を発生するインバータ回路において、スイッ
チング素子の損失およびスイッチング損失のオンオフに
伴う高周波ノイズを低減することを第１の目的としてい
る。

【０００８】また、上記第１の目的に加えてさらに、ス
イッチング素子の損失およびスイッチング素子のオンオ
フに伴う高周波ノイズの低減を、負荷に対応して精度良
く行うことを第２の目的としている。

【０００９】

【課題を解決するための手段】本発明は上記第１の目的
を達成するために、加熱コイルと、前記加熱コイルを含
み直流電源を高周波電流に変換するインバータ回路と、
前記インバータ回路の動作を制御する制御回路とからな
り、前記インバータ回路は、前記直流電源の高電位側と
低電位側間に第１のスイッチング素子と第２のスイッチ
ング素子が直列に接続され、前記第２のスイッチング素
子の一端が前記直流電源の高電位側または低電位側に接
続されると共に、前記第２のスイッチング素子の他端と
前記直流電源の高電位側または低電位側に接続された前
記加熱コイルと第１の共振コンデンサの直列回路と、前
記第２のスイッチング素子に逆並列に接続された第１の
整流手段と、前記第２のスイッチング素子のオフ時に前
記加熱コイルと共振して前記第２のスイッチング素子に
共振電圧を印加する第２の共振コンデンサを備え、前記
制御回路は、前記第１のスイッチング素子と前記第２の
スイッチング素子を交互に駆動すると共に、前記第１の
スイッチング素子のオフタイミングと前記第２のスイッ
チング素子のオンタイミング間に第１の遅延時間を設定
し、前記第２のスイッチング素子のオフタイミングと前
記第１のスイッチング素子のオンタイミング間に第２の
遅延時間を設定してその駆動時間比を変化させる駆動時
間比制御手段を具備し、前記第１の共振コンデンサに並
列に、あるいは前記加熱コイルと前記第１の共振コンデ
ンサの接続点と前記直流電源の高電位側または低電位側
間に接続する第２の整流手段を設けると共に、前記第２
の整流手段は、前記第２のスイッチング素子を前記第２
のスイッチング素子に電流が流れている状態でオフすべ
く、前記加熱コイル及び前記第２のスイッチング素子に
流れる電流が減少すると導通して前記第１の共振コンデ
ンサに共振電流が流れないように接続されてなることを
第１の課題解決手段としている。

【００１０】また、請求項１記載の構成とすると共に、
制御回路はインバータ回路の各部電圧または電流に応じ
て第１の遅延時間または第２の遅延時間を可変とする遅
延時間可変手段とを備えたことを第２の課題解決手段と
している。

【００１１】さらに、請求項１記載の構成とすると共
に、制御回路は第２のスイッチング素子の両端電圧を微
分する微分回路を備え、第２の遅延時間を前記微分回路
の出力に応じて決定する構成とすることを第３の課題解
決手段としている。

【００１２】

【作用】本発明は上記した第１の課題解決手段により、
高電位側の第１のスイッチング素子がオンし、加熱コイ
ルと第１の共振コンデンサに共振電流が発生する。第１
のスイッチング素子のオフにより、加熱コイルに発生す
る電圧は第２の共振コンデンサに共振電圧を印加して、
第１のスイッチング素子のターンオフを共振型とするこ
とができる。この後第１の整流手段に電流が流れて加熱
コイルと第１の共振コンデンサの共振が継続する。この
共振により発生する共振電流は反転し、駆動状態で待機
する第２のスイッチング素子に流れる。第２のスイッチ
ング素子に流れる電流が増加から、減少に転じると、加
熱コイルの発生する電圧が反転し、第１の共振コンデン
サに印可する電圧が所定の電圧に達し、第２の整流手段
に順方向電流が流れ導通して、第１の共振コンデンサに
流れ込む電流をバイパスする。この結果第２のスイッチ
ング素子と加熱コイルと第２の整流手段で構成される閉
回路に循環電流が流れる。この循環電流は加熱コイルに
蓄積されたエネルギーが、起電力として働き、第１の共
振コンデンサをその閉回路に含まず流れる電流であるの
で、共振による電流の減少がなくなり、電流の減少率が
大幅に減少する。この作用により、第１のスイッチング
素子のオン時間が短く、第２のスイッチング素子のオン
時間が長くなった場合、すなわち、第１のスイッチング
素子と第２のスイッチング素子の駆動時間比を小さくし
て、インバータの出力を小さくした場合において、第２
のバイパス手段が無い場合に比して、第２のスイッチン
グ素子のオフ時の電流を大きくできる。この結果、第２
の共振コンデンサに加熱コイルによる共振電圧を印加し
て、第２のスイッチング素子のターンオフを共振型にす
ることができるとともに、第２のスイッチング素子のオ
フ時の加熱コイルに発生する電圧レベルを大きくでき、
引き続き起こる、第１のスイッチング素子のターンオン
時に第２の共振コンデンサを、共振回路を介さず充電あ
るいは放電するターンオン電流の発生するモードを無く
する、あるいはそのターンオン電流を大幅に小さくする
ことができる。また、第１のスイッチング素子のオフタ
イミングと第２のスイッチング素子のオンタイミング間
に第１の遅延時間を設定し、第２のスイッチング素子の
オフタイミングと第１のスイッチング素子のオンタイミ
ング間に第２の遅延時間を設定するので、第２の共振コ
ンデンサの印加電圧が所定の電圧に到達するのに必要な
時間に対応した、適切なタイミングで第１のスイッチン
グ素子と第２のスイッチング素子を駆動して第１の共振
コンデンサを共振回路を介さず充電あるいは放電するタ
ーンオンモードの発生を防止、もしくはターンオン時の
前記充電あるいは放電電流レベルを大幅に小さくするこ
とができる。

【００１３】また、第２の解決手段により、制御回路は
インバータ回路の各部電圧または電流に応じて第１の遅
延時間または第２の遅延時間を可変とする遅延時間可変
手段とを備えているので、第１および第２のスイッチン
グ素子を負荷に応じて最適なタイミングでオンさせるこ
とができ、第１および第２のスイッチング素子をターン
オンの発生しないモードで動作させることができる、も
しくはターンオン時の前記充電あるいは放電電流レベル
を大幅に小さくすることができる。

【００１４】さらに、第３の解決手段により、制御回路
は第２のスイッチング素子の両端電圧を微分する微分回
路を備え、第２の遅延回路の遅延時間を微分回路の出力
に応じて決定する構成としたので、駆動時間比が最小の
場合、すなわち、微弱出力時での動作において負荷によ
らず、第２のスイッチング素子の両端電圧が極大値とな
るタイミングで第１のスイッチング素子をオンさせるこ
とができ、第２の共振コンデンサの第１のスイッチング
素子による短絡電圧を精度良く最小化することができ
る。

【００１５】

【実施例】以下、本発明の第１の実施例を図１を参照し
ながら説明する。

【００１６】図に示すように、直流電源１０をインバー
タ回路１１に接続し、インバータ回路１１により直流電
流を高周波電流に変換する。インバータ回路１１は、第
１のスイッチング素子１２（本実施例では第１のダイオ
ード１３を内蔵している）と、第２のスイッチング素子
１４（本実施例では第２のダイオード１５を内蔵してい
る）と、加熱コイル１６と、第１の共振コンデンサ１７
と、第２の共振コンデンサ１８と、第３のダイオード１
９とで構成している。制御回路２０は、２個のスイッチ
ング素子１２、１４を一定周波数で交互に駆動する駆動
部２０ａと、第１のスイッチング素子１２のオフから第
２のスイッチング素子１４のオンに遅延時間を設ける第
１の遅延回路２０ｂと、第２のスイッチング素子１４の
オフから第１のスイッチング素子１２のオンに遅延時間
を設ける第２の遅延回路２０ｃと、第１の遅延回路２０
ｂで遅延させる遅延時間（以降、第１の遅延時間とい
う）のタイミングを検知する第１の遅延時間可変手段
（本実施例では電圧比較回路なので、以降、第１の比較
回路という）２０ｄと、第２の遅延回路２０ｃで遅延さ
せる遅延時間（以降、第２の遅延時間という）のタイミ
ングを検知する第２の遅延時間可変手段（本実施例では
電圧比較回路なので、以降、第２の比較回路という）２
０ｅで構成している。

【００１７】上記構成において、図２および図３を参照
しながら動作を説明すると、図２には、第１のスイッチ
ング素子１２および第２のスイッチング素子１４の両端
電圧（ＶCE），電流（ＩC）などの動作波形を示し、図
３には、第１のスイッチング素 子１２のオン時間Ｔ2と
周期Ｔ1との比Ｔ2／Ｔ1（以下、これを導通比という）
と入力Ｐinの関係を示している。

【００１８】図３の特性を用いて、駆動部２０ａが第１
のスイッチング素子１２と第２のスイッチング素子１４
を交互に駆動し、その導通比Ｔ2／Ｔ1を変えることによ
って入力Ｐinを制御している。本実施例のインバータ回
路１１は、加熱コイル１６と第１の共振コンデンサ１７
との共振モード、加熱コイル１６と第２の共振コンデン
サ１８の共振モードなど、複数の共振モードを有してい
る。第１のスイッチング素子１２または第２のスイッチ
ング素子１４に電流が流れているときには、加熱コイル
１６と第１の共振コンデンサ１７との共振モードとなり
（ただし、第３のダイオード１９が導通している期間は
第３のダイオード１９−加熱コイル１６−第２のスイッ
チング素子１４−第３のダイオード１９の循環電流であ
る）、第１のスイッチング素子１２または第２のスイッ
チング素子１４がオフしてから他方のスイッチング素子
に電流が流れ始めるまでが、加熱コイル１６と第２の共
振コンデンサ１８または第１の共振コンデンサ１７と加
熱コイル１５と第２の共振コンデンサ１８との共振モー
ドとなる。

【００１９】図２に示す動作波形からわかるように、第
１のスイッチング素子１２と並列に第２の共振コンデン
サ１８を設けたことによって、第１および第２のスイッ
チング素子１２、１４のターンオフ時の電圧変化（ｄＶ
CE／ｄｔ）が小さく、ターンオフ時の損失つまり電圧電
流積（ＶCE×ＩC） を大幅に小さくしている。また、第
１のスイッチング素子１２の両端電圧ＶCE1 を第２の比
較回路２０ｅで検知して、ＶCE1＝０Ｖとなるタイミン
グで第２の遅延回路２０ｃに信号を送っていて、第２の
遅延回路２０ｃにて、駆動部２０ａからのオン信号（図
２のＡ信号）を受けた後、第２の比較回路２０ｅからの
信号がくるまでの間を第２の遅延時間として第１のスイ
ッチング素子１２のオンを遅延させている（図２のＣ信
号）。同様に、第２のスイッチング素子１４の両端電圧
ＶCE2 を第１の比較回路２０ｄで検知して、ＶCE2＝０
Ｖとなるタイミングで第１の遅延回路２０ｂに信号を送
っていて、第１の遅延回路２０ｂにて、駆動部２０ａか
らのオン信号（図２のＢ信号）を受けた後、第１の比較
回路２０ｄからの信号がくるまでの間を第１の遅延時間
として第２のスイッチング素子１４のオンを遅延させて
いる（図２のＤ信号）。したがって、第１および第２の
スイッチング素子１２、１４はＶCE1≦０Ｖの間にオン
状態としているためターンオンは現れない。以上の動作
は、第３のダイオード１９を接続したことでＩC2に必ず
ターンオフが発生する（図２のＩC2波形参照）→加熱コ
イル１６と第２の共振コンデンサ１８が共振する→ＶCE
2が上昇し、ＶCE1（＝ＥーＶCE2）≦０Ｖとなる状態が
できる→ＩC1にターンオンが発生しない、という動作で
可能となっている。

【００２０】このように本実施例によれば、第１のスイ
ッチング素子１２と並列に第２の共振コンデンサ１８を
設けたことによって、第１および第２のスイッチング素
子１２、１４のターンオフ時の電圧変化（ｄＶCE／ｄ
ｔ）を小さくでき、ターンオフ時の損失つまり電圧電流
積（ＶCE×ＩC）とノイズを大幅に低減することができ
る。また、第３のダイオード１９を接続し、第１および
第２の遅延回路２０ｂ、２０ｃを設けたことで、第１お
よび第２のスイッチング素子１２、１４のスイッチング
動作にターンオンが発生せず、大幅な損失低減が図れる
（ターンオン損失＝０Ｗ）。

【００２１】なお、本実施例では第１および第２のスイ
ッチング素子１２、１４は、第１および第２のダイオー
ド１３、１５を内蔵しているが、当然分離して接続して
もよい。また、本実施例では第１および第２の遅延時間
可変手段を第１および第２の比較回路２０ｄ、２０ｅと
し、第１および第２のスイッチング素子１２、１４の両
端電圧を比較する構成としたが、その他インバータ回路
部品の電圧もしくは電流または電圧変化もしくは電流変
化などを検出する構成でもよい。

【００２２】つぎに、本発明の第２の実施例を図４を参
照しながら説明する。なお、上記実施例と同じ構成のも
のは同一符号を付して説明を省略する。

【００２３】図に示すように、制御回路２１は、２個の
スイッチング素子１２、１４を一定周波数で交互に駆動
する駆動部２１ａと、第１のスイッチング素子１２のオ
フから第２のスイッチング素子のオン１４に遅延時間を
設ける第１の遅延回路２１ｂと、第２のスイッチング素
子１４のオフから第１のスイッチング素子のオン１２に
遅延時間を設ける第２の遅延回路２１ｃと、第１の遅延
回路２１ｂで遅延させる遅延時間（以降、第１の遅延時
間という）のタイミングを検知する第１の比較回路２１
ｄと、第２の遅延回路２１ｃで遅延させる遅延時間（以
降、第２の遅延時間という）のタイミングを検知する微
分回路２１ｆで構成している。

【００２４】上記構成において、図５および図６を参照
しながら動作を説明すると、図５には第１のスイッチン
グ素子１２および第２のスイッチング素子１４の両端電
圧（ＶCE），電流（ＩC）などの中出力（本実施例では
約４００Ｗ以上）での動作波形を示し、図６には微弱出
力（３００Ｗ以下）での動作波形を示している。

【００２５】まず、中出力での動作を図５を用いて説明
する。微分回路２１ｆ以外は上記第１の実施例と同様の
動作を行うもので、図５に示す動作波形からわかるよう
に第１のスイッチング素子１２と並列に第２の共振コン
デンサ１８を設けたことによって第１および第２のスイ
ッチング素子１２、１４のターンオフ時の電圧変化（ｄ
ＶCE／ｄｔ）が小さく、ターンオフ時の損失つまり電圧
電流積（ＶCE×ＩC）を大幅に小さくしている。また、
第２のスイッチング素子１４の両端電圧ＶCE2を第１の
比較回路２１ｄで検知してＶCE2＝０Ｖとなるタイミン
グで第１の遅延回路２１ｂに信号を送っていて、第１の
遅延回路２１ｂにて、駆動部２１ａからのオン信号（図
５のＢ信号）を受けた後、第１の比較回路２１ｄからの
信号がくるまでの間を第１の遅延時間として第２のスイ
ッチング素子１４のオンを遅延させている（図５のＤ信
号）。

【００２６】つぎに、第２のスイッチング素子１４の両
端電圧ＶCE2の微分値（ｄＶCE2／ｄｔ）を微分回路２１
ｆで検知して、ｄＶCE2／ｄｔ＝０となるタイミングで
第２の遅延回路２１ｃに信号を送っていて、第２の遅延
回路２１ｃにて、駆動部２１ａからのオン信号（図５の
Ａ信号）を受けた後、微分回路２１ｆからの信号がくる
までの間を第２の遅延時間として第１のスイッチング素
子１２のオンを遅延させている（図５のＥ信号）。した
がって、第１および第２のスイッチング素子１２、１４
は、ＶCE1≦０Ｖの間にオン状態としているためターン
オンは現れない。以上の動作は、第３のダイオード１９
を接続したことでＩC2に必ずターンオフが発生する（図
５のＩC2波形参照）→加熱コイル１６と第２の共振コン
デンサ１８が共振する→ＶCE2が上昇し、ＶCE1（＝Ｅー
ＶCE2）≦０Ｖとなる状態ができる→ＩC1にターンオン
が発生しない、という動作で可能となっている。以上が
中出力での動作で上記第１の実施例と同様の効果が得ら
れる。

【００２７】つぎに、微弱出力での動作を説明すると、
図６に示すように、微弱出力ではＩC2のターンオフ時の
電流が小さいために、ＶCE2の上昇が小さく電源電圧Ｅ
を越えなくなって、第２の共振コンデンサ１８に電圧Ｖ
Aが残った状態で第１のスイッチング素子１２をオンさ
せなくてはならなくなる。この動作は、第２の共振コン
デンサ１８を第１のスイッチング素子１２で短絡した動
作となる。したがって、第２の共振コンデンサ１８に残
っている電圧ＶAのエネルギー（第２の共振コンデンサ
１８の容量×ＶA2）／２が第１のスイッチング素子１２
の損失として消費されることになる。よって、第１のス
イッチング素子１２の損失を最低限に抑制するために
は、ＶAを最低限に抑制すればよい。本実施例では微分
回路２１ｆによってｄＶCE2／ｄｔ＝０となるタイミン
グ、つまりＶCE2の極大値＝ＶAの極小値のタイミングで
第２の遅延回路２１ｃに信号を送って第１のスイッチン
グ素子１２をオンさせているので、第２の共振コンデン
サ１８を短絡したときのエネルギーが最も小さく、第１
のスイッチング素子１２の損失を最も小さくできる。

【００２８】このように本実施例によれば、上記第１の
実施例と同様に、ターンオフ時の損失つまり電圧電流積
（ＶCE×ＩC）とノイズを大幅に低減することができ
る。また、第３のダイオード１９を接続し、第１および
第２の遅延回路２１ｂ、２１ｃを設けたことで、中出力
では第１および第２のスイッチング素子１２、１４のス
イッチング動作にターンオンが発生せず、大幅な損失低
減が図れる（ターンオン損失＝０）。さらには、微分回
路２１ｆを設けたことで、微弱出力においても第１のス
イッチング素子１２の損失を最低限に抑制できる。

【００２９】つぎに、本発明の第３の実施例を図７を参
照しながら説明する。なお、上記実施例と同じ構成のも
のは同一符号を付して説明を省略する。

【００３０】図に示すように、制御回路２２は、２個の
スイッチング素子１２、１４を一定周波数で交互に駆動
する駆動部２２ａと、第１のスイッチング素子１２のオ
フから第２のスイッチング素子のオン１４に一定の遅延
時間（以降、第１の遅延時間という）を設ける第１の一
定時間遅延回路２２ｇと、第２のスイッチング素子１４
のオフから第１のスイッチング素子１２のオンに一定の
遅延時間（以降、第２の遅延時間という）を設ける第２
の一定時間遅延回路２２ｈで構成している。

【００３１】上記構成において、図８〜図１１を参照し
ながら動作を説明すると、図８には第１のスイッチング
素子１２および第２のスイッチング素子１４の両端電圧
（ＶCE），電流（ＩC）などの中出力（本実施例では約
４００Ｗ以上）での動作波形を示し、図９〜１１には微
弱出力（３００Ｗ以下）での動作波形を示している。

【００３２】まず、中出力での動作を図８を用いて説明
する。第１の一定時間遅延回路２２ｇと第２の一定時間
遅延回路２２ｈ以外は、上記第１の実施例と同様の動作
を行うもので、図８に示す動作波形からわかるように、
第１のスイッチング素子１２と並列に第２の共振コンデ
ンサ１８を設けたことによって、第１および第２のスイ
ッチング素子１２、１４のターンオフ時の電圧変化（ｄ
ＶCE／ｄｔ）が小さく、ターンオフ時の損失つまり電圧
電流積（ＶCE×ＩC） を大幅に小さくしている。また、
特性（磁性、非磁性など）の異なる鍋などの負荷を用い
ても、かならずＶCE2≦０Ｖで第２のスイッチング素子
１４がオンするように第１の一定時間遅延回路２２ｇに
て第１の遅延時間を設定し、ＶCE1≦０Ｖで第１の スイ
ッチング素子１２がオンするように第２の一定時間遅延
回路２２ｈにて第２の遅延時間を設定している（中出力
では、ＶCE2≦０ＶおよびＶCE1≦０Ｖの期間が長く、特
性の異なる負荷を用いても一定の遅延時間で上述の設定
が可能となる。特に、第２の遅延時間は微弱出力での動
作で決定される）。したがって、第１および第２のスイ
ッチング素子１２、１４はＶCE1≦０Ｖの間にオン状態
としているためターンオンは現れない。以上の動作は、
第３のダイオード１９を接続したことでＩC2に必ずター
ンオフが発生する（図８のＩC2波形参照）→加熱コイル
１６と第２の共振コンデンサ１８が共振する→ＶCE2が
上昇し、ＶCE1（＝ＥーＶCE2）≦０Ｖとなる状態ができ
る→ＩC1にターンオンが発生しない、という動作で可能
となっている。以上が中出力での動作で第１の実施例と
同様の効果が得られる。

【００３３】つぎに、微弱出力での動作を説明する。図
９に示すように、微弱出力ではＩC2のターンオフ時の電
流が小さいために、ＶCE2の上昇が小さく電源電圧Ｅを
越えなくなって、第２の共振コンデンサ１８に電圧ＶA
が残った状態で第１のスイッチン グ素子１２をオンさ
せなくてはならなくなる。この動作は、第２の共振コン
デンサ１８を第１のスイッチング素子１２で短絡した動
作となる。したがって、第２の共振コンデンサ１８に残
っている電圧ＶAのエネルギー（第２の共振コンデンサ
１８の容量×ＶA2）／２が第１のスイッチング素子１２
の損失として消費されることになる。よって、第１のス
イッチング素子１２の損失を最低限に抑制するために
は、ＶAを最低限に抑制すればよい。本実施例では第２
の一定時間遅延回路２２ｈで遅延させる第２の遅延時間
を、ＶCE2の極大値が最も小さくなる負荷（最も結合の
よい負荷、以降、負荷Ａとする）でのＶCE2の極大値の
タイミングとしているため、負荷ＡのＶAが他の負荷の
ＶAよりも大きくなる。つまり、他の負荷ではＶCE2の極
大値と第１のスイッチング素子１２のオンするタイミン
グがずれてはいるが（たとえば、ＶCE2の極大値が第１
のスイッチング素子１２のオン信号より早い負荷では図
１０のように、ＶCE2の極大値が第１のスイッチング素
子１２のオン信号より遅い負荷では図１１のように）、
それぞれのＶAは負荷ＡのＶAよりも小さくなる。したが
って、第２の共振コンデンサ１８を短絡したときのエネ
ルギーを負荷Ａで最も小さくでき、第１のスイッチング
素子１２の損失を最も小さくできる。つまり、負荷Ａで
のＶAを最小にしたことで、第１のスイッチング素子１
２の損失最大値（ ＝負荷Ａでの損失最大値）を最小と
できる。当然ながら、第１の一定時間遅延回路２２ｇと
第２の一定時間遅延回路２２ｈは、インバータ回路１１
からの帰還信号なしで構成できるため、簡単かつ低コス
トな回路で構成できる。

【００３４】このように本実施例によれば、上記第１の
実施例と同様に、ターンオフ時の損失つまり電圧電流積
（ＶCE×ＩC）とノイズを大幅に低減することができ
る。また、第３のダイオード１９を接続し、第１および
第２の一定時間遅延回路２２ｇ、２２ｈを設けたこと
で、中出力では第１および第２のスイッチング素子１
２、１４のスイッチング動作にターンオンが発生せず、
大幅な損失低減が図れる（ターンオン損失＝０Ｗ）。さ
らには、第２の一定時間遅延回路２２ｇで遅延させる第
２の遅延時間をＶCE2の極大値が最も小さくなる負荷に
合わせたことによって、微弱出力においても第１のスイ
ッチング素子１２の損失最大値を最低限に抑制できる。

【００３５】なお、本実施例に上記第１の実施例を組み
合わせて、第１および第２の遅延時間の一方を可変と
し、他方を一定としても効果が得られることはいうまで
もない。

【００３６】また、インバータ回路１１は上記各実施例
に限らず、高周波的に等価なインバータ回路構成であれ
ばよいことはいうまでもない。たとえば、図１において
第１の共振コンデンサ１７は第３のダイオード１９に並
列接続してもよく、第２の共振コンデンサ１８は第２の
スイッチング素子１４に並列に接続してもよく、それら
の組合せでもよい。さらには、第３のダイオード１９を
第１の共振コンデンサ１７に並列接続し（カソードを高
電位側）、第１のスイッチング素子１２と第２のスイッ
チング素子１４を入れ換えるなどの構成でも高周波的に
等価であるので同様の効果が得られる。

【００３７】

【発明の効果】以上の実施例から明らかなように本発明
によれば、第１のスイッチング素子と第２のスイッチン
グ素子の導通比を変化させる駆動部を有しているので、
周波数一定で出力を連続可変でき、また、前記第１およ
び前記第２のスイッチング素子のオフ時に、前記加熱コ
イルと共振して前記第１および前記第２のスイッチング
素子に共振電圧を印加する第２の共振コンデンサを備え
ているので、第１および第２のスイッチング素子のター
ンオフ時の立ち上がりを共振形にでき、電圧変化（ｄＶ
／ｄｔ）を小さくでき、かつ加熱コイル及び第２のスイ
ッチング素子に流れる電流が減少すると導通して第１の
共振コンデンサに共振電流が流れないように接続されて
なる第２の整流手段を有したことで、第２のスイッチン
グ素子の電流減少率を大幅に抑制して、第２のスイッチ
ング素子に電流が流れた状態で第２のスイッチング素子
をターンオフさせ共振型のターンオフ動作を行えるとと
もに、第１の遅延時間と第２の遅延時間とを設けたこと
で、第１のスイッチング素子あるいは第２のスイッチン
グ素子のオフ後、第１の共振コンデンサと加熱コイルと
の共振により、第１のスイッチング素子あるいは第２の
スイッチング素子に印可する共振電圧が所定のレベルに
到達するのを待って、第２のスイッチング素子あるいは
第１のスイッチング素子をオンできるので、第１および
第２のスイッチング素子をターンオンの発生しないモー
ドで動作させる、あるいはターンオン時の電圧を最小限
に抑制することができ、第１および第２のスイッチング
素子のスイッチング損失およびノイズを大幅に低減でき
る誘導加熱調理器を提供できる。

【００３８】また、制御回路は前記インバータ回路の各
部電圧または電流に応じて前記第１の遅延時間または前
記第２の遅延時間を可変とする遅延時間可変手段とを備
えたことで、微弱出力時での動作において負荷によらず
第２のスイッチング素子の両端電圧が極大値となるタイ
ミングで第１のスイッチング素子をオンさせることがで
き、第２の共振コンデンサの短絡電圧を最も小さくで
き、出力値によらず第１および第２のスイッチング素子
のスイッチング損失およびノイズを大幅に低減できる誘
導加熱調理器を提供できる。

【００３９】さらに、制御回路は第２のスイッチング素
子の両端電圧を微分する微分回路を備え、前記第２の遅
延時間を前記微分回路の出力に応じて決定する構成した
ことで、簡単な回路で構成でき、微弱出力時での動作に
おいて特定負荷にて第２のスイッチング素子の両端電圧
が極大値となるタイミングで第１のスイッチング素子を
オンさせることができ、第２の共振コンデンサの短絡電
圧を最も小さくでき、出力値によらず第１および第２の
スイッチング素子のスイッチング損失およびノイズを大
幅に低減できる誘導加熱調理器を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の誘導加熱調理器の回路
図

【図２】同誘導加熱調理器の動作波形図

【図３】同誘導加熱調理器の特性図

【図４】本発明の第２の実施例の誘導加熱調理器の回路
図

【図５】同誘導加熱調理器の中出力での動作波形図

【図６】同誘導加熱調理器の微弱出力での動作波形図

【図７】本発明の第３の実施例の誘導加熱調理器の回路
図

【図８】同誘導加熱調理器の中出力での動作波形図

【図９】同誘導加熱調理器の微弱出力での一負荷での動
作波形図

【図１０】同誘導加熱調理器の微弱出力での他の負荷で
の動作波形図

【図１１】同誘導加熱調理器の微弱出力での他の負荷で
の動作波形図

【図１２】従来例の誘導加熱調理器の回路図

【図１３】(a) 同誘導加熱調理器の動作波形図(b) 同誘
導加熱調理器の動作波形拡大図

【図１４】同誘導加熱調理器の特性図

【符号の説明】

１１ インバータ回路 １２ 第１のスイッチング素子 １３ 第１のダイオード １４ 第２のスイッチング素子 １５ 第２のダイオード １６ 加熱コイル １７ 第１の共振コンデンサ １８ 第２の共振コンデンサ １９ 第３のダイオード ２０ 制御回路 ２０ａ 駆動部 ２０ｂ 第１の遅延回路 ２０ｃ 第２の遅延回路 ２０ｄ 第１の比較回路（遅延時間可変手段） ２０ｅ 第２の比較回路（遅延時間可変手段）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05B 6/12

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 加熱コイルと、前記加熱コイルを含み直
   流電源を高周波電流に変換するインバータ回路と、前記
   インバータ回路の動作を制御する制御回路とからなり、
   前記インバータ回路は、前記直流電源の高電位側と低電
   位側間に第１のスイッチング素子と第２のスイッチング
   素子が直列に接続され、前記第２のスイッチング素子の
   一端が前記直流電源の高電位側または低電位側に接続さ
   れると共に、前記第２のスイッチング素子の他端と前記
   直流電源の高電位側または低電位側に接続された前記加
   熱コイルと第１の共振コンデンサの直列回路と、前記第
   ２のスイッチング素子に逆並列に接続された第１の整流
   手段と、前記第２のスイッチング素子のオフ時に前記加
   熱コイルと共振して前記第２のスイッチング素子に共振
   電圧を印加する第２の共振コンデンサを備え、前記制御
   回路は、前記第１のスイッチング素子と前記第２のスイ
   ッチング素子を交互に駆動すると共に、前記第１のスイ
   ッチング素子のオフタイミングと前記第２のスイッチン
   グ素子のオンタイミング間に第１の遅延時間を設定し、
   前記第２のスイッチング素子のオフタイミングと前記第
   １のスイッチング素子のオンタイミング間に第２の遅延
   時間を設定してその駆動時間比を変化させる駆動時間比
   制御手段を具備し、前記第１の共振コンデンサに並列
   に、あるいは前記加熱コイルと前記第１の共振コンデン
   サの接続点と前記直流電源の高電位側または低電位側間
   に接続する第２の整流手段を設けると共に、前記第２の
   整流手段は、前記第２のスイッチング素子を前記第２の
   スイッチング素子に電流が流れている状態でオフすべ
   く、前記加熱コイル及び前記第２のスイッチング素子に
   流れる電流が減少すると導通して前記第１の共振コンデ
   ンサに共振電流が流れないように接続されてなる誘導加
   熱調理器。
2. 【請求項２】 制御回路はインバータ回路の各部電圧ま
   たは電流に応じて第１の遅延時間または第２の遅延時間
   を可変とする遅延時間可変手段とを備えた前記請求項１
   記載の誘導加熱調理器。
3. 【請求項３】 制御回路は第２のスイッチング素子の両
   端電圧を微分する微分回路を備え、第２の遅延時間を前
   記微分回路の出力に応じて決定する構成とした前記請求
   項１記載の誘導加熱調理器。