JPH07249953A - Ｌｃ複合チップ部品 - Google Patents
Ｌｃ複合チップ部品Info
- Publication number
- JPH07249953A JPH07249953A JP3680794A JP3680794A JPH07249953A JP H07249953 A JPH07249953 A JP H07249953A JP 3680794 A JP3680794 A JP 3680794A JP 3680794 A JP3680794 A JP 3680794A JP H07249953 A JPH07249953 A JP H07249953A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- conductor
- conductors
- bare chip
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 焼成による歪み割れがなく、特性変動が少な
いノイズ除去に優れたＬＣ複合チップ部品を得る。基板
等への表面実装が可能で小型で生産性が高い。 【構成】 ベアチップ４１の両端面にインダクタの始端
２３ａと終端２５ａが露出しそこに信号用電極４２及び
４３が設けられる。ベアチップの別の端面にアース用導
体の一端３６ａが露出しそこに接地用電極４５が設けら
れる。インダクタ用導体２３〜２５はベアチップ内部で
シートに形成されたスルーホール１３ａ，１４ａを介し
てベアチップの厚さ方向に螺旋状に一連に接続してイン
ダクタを形成するように構成される。アース用導体３３
〜３５はインダクタ用導体と同一平面内でインダクタ用
導体と絶縁される間隔をあけて隣接し、スルーホール１
２ｂ〜１５ｂを介して接続されたアース用導体３２，３
６とともにインダクタ用導体との間でキャパシタを形成
するように構成される。
いノイズ除去に優れたＬＣ複合チップ部品を得る。基板
等への表面実装が可能で小型で生産性が高い。 【構成】 ベアチップ４１の両端面にインダクタの始端
２３ａと終端２５ａが露出しそこに信号用電極４２及び
４３が設けられる。ベアチップの別の端面にアース用導
体の一端３６ａが露出しそこに接地用電極４５が設けら
れる。インダクタ用導体２３〜２５はベアチップ内部で
シートに形成されたスルーホール１３ａ，１４ａを介し
てベアチップの厚さ方向に螺旋状に一連に接続してイン
ダクタを形成するように構成される。アース用導体３３
〜３５はインダクタ用導体と同一平面内でインダクタ用
導体と絶縁される間隔をあけて隣接し、スルーホール１
２ｂ〜１５ｂを介して接続されたアース用導体３２，３
６とともにインダクタ用導体との間でキャパシタを形成
するように構成される。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器のノイズ除去
に適するＬＣ複合部品に関する。更に詳しくはプリント
回路基板等に表面実装可能なキャパシタ機能とインダク
タ機能の両機能を有するＬＣ複合チップ部品に関するも
のである。
に適するＬＣ複合部品に関する。更に詳しくはプリント
回路基板等に表面実装可能なキャパシタ機能とインダク
タ機能の両機能を有するＬＣ複合チップ部品に関するも
のである。
【０００２】
【従来の技術】従来、インダクタとコンデンサを複合し
てモノリシック構造としたＬＣ複合チップ部品は各種提
案されている。例えば本出願人は、誘電体のセラミック
層とキャパシタ用導体を交互に印刷積層してキャパシタ
用積層体を作り、このキャパシタ用積層体の上に、又は
これと別個に、磁性体のセラミック層とインダクタ用導
体を交互に印刷積層してインダクタ用積層体を作り、こ
れらのキャパシタ用積層体とインダクタ用積層体を中間
層を介して重畳した状態で一体的に焼結し、内部の導体
が露出した端部に適当な外部端子を設けたＬＣ複合チッ
プ部品を提案した（例えば特開平３−１６６８１０）。
このＬＣ複合チップ部品のインダクタ用積層体には、セ
ラミック層の上に形成されたインダクタ用導体をセラミ
ック層に設けたスルーホールを介して層毎に接続するこ
とにより積層体の厚さ方向に螺旋状のインダクタが形成
される。
てモノリシック構造としたＬＣ複合チップ部品は各種提
案されている。例えば本出願人は、誘電体のセラミック
層とキャパシタ用導体を交互に印刷積層してキャパシタ
用積層体を作り、このキャパシタ用積層体の上に、又は
これと別個に、磁性体のセラミック層とインダクタ用導
体を交互に印刷積層してインダクタ用積層体を作り、こ
れらのキャパシタ用積層体とインダクタ用積層体を中間
層を介して重畳した状態で一体的に焼結し、内部の導体
が露出した端部に適当な外部端子を設けたＬＣ複合チッ
プ部品を提案した（例えば特開平３−１６６８１０）。
このＬＣ複合チップ部品のインダクタ用積層体には、セ
ラミック層の上に形成されたインダクタ用導体をセラミ
ック層に設けたスルーホールを介して層毎に接続するこ
とにより積層体の厚さ方向に螺旋状のインダクタが形成
される。
【０００３】また別のＬＣ複合チップ部品として、本出
願人は、フェライト焼結体内部に内部電極を設けた積層
チップインダクタと、誘電体焼結体内部に内部電極とア
ース電極を設けた積層チップコンデンサとを接着剤によ
り一体化し、積層チップインダクタと積層チップコンデ
ンサの各外部電極を互いに電気的に接続したπ型ＬＣフ
ィルタを特許出願した（特願平５−１１２６４２）。更
にインダクタ用積層体を構成するセラミック層とキャパ
シタ用積層体を構成するセラミック層をともにセラミッ
ク誘電体材料から作り、これらのインダクタ用積層体と
キャパシタ用積層体とを重畳して状態で一体的に焼結
し、内部の導体が露出した端部に適当な外部端子を設け
たＬＣ複合チップ部品も試みられている。
願人は、フェライト焼結体内部に内部電極を設けた積層
チップインダクタと、誘電体焼結体内部に内部電極とア
ース電極を設けた積層チップコンデンサとを接着剤によ
り一体化し、積層チップインダクタと積層チップコンデ
ンサの各外部電極を互いに電気的に接続したπ型ＬＣフ
ィルタを特許出願した（特願平５−１１２６４２）。更
にインダクタ用積層体を構成するセラミック層とキャパ
シタ用積層体を構成するセラミック層をともにセラミッ
ク誘電体材料から作り、これらのインダクタ用積層体と
キャパシタ用積層体とを重畳して状態で一体的に焼結
し、内部の導体が露出した端部に適当な外部端子を設け
たＬＣ複合チップ部品も試みられている。
【０００４】
【発明が解決しようとする課題】しかし、特開平３−１
６６８１０号公報に示されるＬＣ複合チップ部品では、
キャパシタ用積層体の熱収縮率とインダクタ用積層体の
熱収縮率が異なるため、焼成時にこの熱収縮率の差から
熱応力が生じ、中間層を介しても熱応力による歪み、割
れ、特性変動等があり、製品としての歩留まりや信頼性
に劣る欠点があった。また特願平５−１１２６４２号の
π型ＬＣフィルタは、上記欠点がない反面、積層チップ
インダクタと積層チップコンデンサとを各別に焼結して
おく必要があり、チップインダクタとチップコンデンサ
の生産管理が煩わしく、製品寸法も小型化しにくい不具
合があった。更に誘電体だけで構成したＬＣ複合チップ
部品は、ノイズ除去に用いたときに十分なインダクタン
スを取得できず、しかもインダクタを形成するコイルパ
ターンの巻き線間には常に誘電体が挟まれるため、巻き
線間の浮遊容量が大きくなり、目的の性能が得られない
問題があった。
６６８１０号公報に示されるＬＣ複合チップ部品では、
キャパシタ用積層体の熱収縮率とインダクタ用積層体の
熱収縮率が異なるため、焼成時にこの熱収縮率の差から
熱応力が生じ、中間層を介しても熱応力による歪み、割
れ、特性変動等があり、製品としての歩留まりや信頼性
に劣る欠点があった。また特願平５−１１２６４２号の
π型ＬＣフィルタは、上記欠点がない反面、積層チップ
インダクタと積層チップコンデンサとを各別に焼結して
おく必要があり、チップインダクタとチップコンデンサ
の生産管理が煩わしく、製品寸法も小型化しにくい不具
合があった。更に誘電体だけで構成したＬＣ複合チップ
部品は、ノイズ除去に用いたときに十分なインダクタン
スを取得できず、しかもインダクタを形成するコイルパ
ターンの巻き線間には常に誘電体が挟まれるため、巻き
線間の浮遊容量が大きくなり、目的の性能が得られない
問題があった。
【０００５】本発明の目的は、焼成時に熱応力を極めて
小さく抑えて、歪み、割れ、特性変動の少ないＬＣ複合
チップ部品を提供することにある。本発明の別の目的
は、インダクタを形成するコイルパターンの巻き線間の
浮遊容量が小さく、ノイズ除去に優れたＬＣ複合チップ
部品を提供することにある。本発明の更に別の目的は、
プリント回路基板等への表面実装が可能で、小型で生産
性の高いＬＣ複合チップ部品を提供することにある。
小さく抑えて、歪み、割れ、特性変動の少ないＬＣ複合
チップ部品を提供することにある。本発明の別の目的
は、インダクタを形成するコイルパターンの巻き線間の
浮遊容量が小さく、ノイズ除去に優れたＬＣ複合チップ
部品を提供することにある。本発明の更に別の目的は、
プリント回路基板等への表面実装が可能で、小型で生産
性の高いＬＣ複合チップ部品を提供することにある。
【０００６】
【問題点を解決するための手段】上記目的を達成するた
めに、本発明の構成を、実施例に対応する図１を用いて
説明する。本発明のＬＣ複合チップ部品１０は、磁性体
フェライト粉及び誘電体セラミック粉を所定の割合で混
合した複合セラミック材料から作られた多数枚のグリー
ンシート１１〜１６をその一部１２〜１６に第１アース
用導体３２，３６とインダクタ用導体２３〜２５と第２
アース用導体３３〜３５とを電気的に絶縁するように形
成して積層した後、この積層体をチップ状にして焼結さ
れたベアチップ４１を主体とする。インダクタ用導体２
３〜２５はベアチップ内部でシート１３，１４に形成さ
れたスルーホール１３ａ，１４ａを介してベアチップ４
１の厚さ方向に螺旋状に一連に接続してインダクタを形
成するように構成され、その始端２３ａがベアチップ４
１の第１端面に露出し、かつその終端２５ａがベアチッ
プ４１の第２端面に露出する。第１アース用導体３２，
３６はインダクタ用導体２３〜２５の形成された最上及
び最下のシート１３，１５に外接するシート１２，１６
に形成され、シート１２，１５を介してインダクタ用導
体２３，２５と重なってインダクタ用導体２３，２５と
の間でキャパシタを形成するように構成され、かつその
一端３６ａがベアチップ４１の第３端面又は第４端面に
露出する。第２アース用導体３３〜３５はベアチップ内
部でインダクタ用導体２３〜２５と同一平面内でインダ
クタ用導体２３〜２５と絶縁される間隔をあけて隣接
し、シート１３，１４を介してインダクタ用導体２４と
重なってインダクタ用導体２４との間でキャパシタを形
成するように構成される。第１アース用導体３２，３６
と第２アース用導体３３〜３５はシート１２〜１５に形
成されたスルーホール１２ｂ〜１５ｂを介して電気的に
接続するように構成される。ベアチップ４１の第１及び
第２端面に露出したインダクタ用導体の始端２３ａ及び
終端２５ａにそれぞれ電気的に接続する第１及び第２信
号用電極４２，４３が第１及び第２端面に設けられ、ベ
アチップ４１の第３又は第４端面に露出した第１アース
用導体の一端３６ａに電気的に接続する接地用電極４５
が第３及び第４端面に設けられる。
めに、本発明の構成を、実施例に対応する図１を用いて
説明する。本発明のＬＣ複合チップ部品１０は、磁性体
フェライト粉及び誘電体セラミック粉を所定の割合で混
合した複合セラミック材料から作られた多数枚のグリー
ンシート１１〜１６をその一部１２〜１６に第１アース
用導体３２，３６とインダクタ用導体２３〜２５と第２
アース用導体３３〜３５とを電気的に絶縁するように形
成して積層した後、この積層体をチップ状にして焼結さ
れたベアチップ４１を主体とする。インダクタ用導体２
３〜２５はベアチップ内部でシート１３，１４に形成さ
れたスルーホール１３ａ，１４ａを介してベアチップ４
１の厚さ方向に螺旋状に一連に接続してインダクタを形
成するように構成され、その始端２３ａがベアチップ４
１の第１端面に露出し、かつその終端２５ａがベアチッ
プ４１の第２端面に露出する。第１アース用導体３２，
３６はインダクタ用導体２３〜２５の形成された最上及
び最下のシート１３，１５に外接するシート１２，１６
に形成され、シート１２，１５を介してインダクタ用導
体２３，２５と重なってインダクタ用導体２３，２５と
の間でキャパシタを形成するように構成され、かつその
一端３６ａがベアチップ４１の第３端面又は第４端面に
露出する。第２アース用導体３３〜３５はベアチップ内
部でインダクタ用導体２３〜２５と同一平面内でインダ
クタ用導体２３〜２５と絶縁される間隔をあけて隣接
し、シート１３，１４を介してインダクタ用導体２４と
重なってインダクタ用導体２４との間でキャパシタを形
成するように構成される。第１アース用導体３２，３６
と第２アース用導体３３〜３５はシート１２〜１５に形
成されたスルーホール１２ｂ〜１５ｂを介して電気的に
接続するように構成される。ベアチップ４１の第１及び
第２端面に露出したインダクタ用導体の始端２３ａ及び
終端２５ａにそれぞれ電気的に接続する第１及び第２信
号用電極４２，４３が第１及び第２端面に設けられ、ベ
アチップ４１の第３又は第４端面に露出した第１アース
用導体の一端３６ａに電気的に接続する接地用電極４５
が第３及び第４端面に設けられる。
【０００７】
【作用】同一のセラミック材料より作られたグリーンシ
ート１２〜１６を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ４１に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体２３〜２５と同一平面内で隣接して、或いはインダ
クタ用導体２３〜２５に上下に隣接してそれぞれアース
用導体３２〜３６を配置するため、これらのインダクタ
用導体２３〜２５により形成されたインダクタは浮遊容
量の発生が極めて少なく、しかもインダクタ用導体２３
〜２５とそれぞれのアース用導体３２〜３６との間でキ
ャパシタを形成するため、幅広い周波数のノイズ除去に
利用することができる。
ート１２〜１６を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ４１に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体２３〜２５と同一平面内で隣接して、或いはインダ
クタ用導体２３〜２５に上下に隣接してそれぞれアース
用導体３２〜３６を配置するため、これらのインダクタ
用導体２３〜２５により形成されたインダクタは浮遊容
量の発生が極めて少なく、しかもインダクタ用導体２３
〜２５とそれぞれのアース用導体３２〜３６との間でキ
ャパシタを形成するため、幅広い周波数のノイズ除去に
利用することができる。
【０００８】
【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。本実施例のＬＣ複合チップ部品は磁性体フェ
ライト粉及び誘電体セラミック粉を所定の割合で混合し
た複合セラミック材料を出発原料とする多数枚のグリー
ンシートを積層し、この積層体をチップ状にして焼結し
て作られる。この複合セラミック材料は一定の透磁率と
誘電率を合わせ持った複合機能材料である。この例で
は、磁性体フェライト粉としてＮｉＯ，ＺｎＯ，ＣｕＯ
及びＦｅ2Ｏ3の各粉末を所定の割合となるように秤量し
た後、湿式混合した。混合物を１０００℃で２時間焼成
した後、湿式ミル粉砕し、平均粒径が約０．１μｍの磁
性体フェライト粉を用意した。この組成はＮｉ0.24Ｚｎ
0.22Ｃｕ0.06Ｆｅ0.96Ｏ1.96であった。また誘電体セラ
ミック粉としてＰｂＯ，Ｌａ2Ｏ3，ＺｒＯ2，ＴｉＯ2の
各粉末を所定の割合となるように秤量した後、湿式混合
した。混合物を１１５０℃で２時間焼成した後、湿式ミ
ル粉砕し、平均粒径が約０．１μｍの誘電体セラミック
粉を用意した。この組成はＰｂ0.88Ｌａ0.12Ｚｒ0.7Ｔ
ｉ0.3Ｏ3.06であった。
説明する。本実施例のＬＣ複合チップ部品は磁性体フェ
ライト粉及び誘電体セラミック粉を所定の割合で混合し
た複合セラミック材料を出発原料とする多数枚のグリー
ンシートを積層し、この積層体をチップ状にして焼結し
て作られる。この複合セラミック材料は一定の透磁率と
誘電率を合わせ持った複合機能材料である。この例で
は、磁性体フェライト粉としてＮｉＯ，ＺｎＯ，ＣｕＯ
及びＦｅ2Ｏ3の各粉末を所定の割合となるように秤量し
た後、湿式混合した。混合物を１０００℃で２時間焼成
した後、湿式ミル粉砕し、平均粒径が約０．１μｍの磁
性体フェライト粉を用意した。この組成はＮｉ0.24Ｚｎ
0.22Ｃｕ0.06Ｆｅ0.96Ｏ1.96であった。また誘電体セラ
ミック粉としてＰｂＯ，Ｌａ2Ｏ3，ＺｒＯ2，ＴｉＯ2の
各粉末を所定の割合となるように秤量した後、湿式混合
した。混合物を１１５０℃で２時間焼成した後、湿式ミ
ル粉砕し、平均粒径が約０．１μｍの誘電体セラミック
粉を用意した。この組成はＰｂ0.88Ｌａ0.12Ｚｒ0.7Ｔ
ｉ0.3Ｏ3.06であった。
【０００９】用意した磁性体フェライト粉と誘電体セラ
ミック粉を６０：４０の重量比で混合すると、焼結温度
が１０３０℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は６０〜４０：４０〜６０の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてＣｄＯ−ＺｎＯ
−Ｂ2Ｏ3であり、ＣｄＯ，ＺｎＯ，Ｂ2Ｏ3を１：１：１
のモル比で混合した後、９００℃で１時間焼成し、ミル
粉砕することにより得られ、平均粒径が約０．１μｍの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を６０：４０：１．５の重量比で混
合し、焼結温度が９５０℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
ミック粉を６０：４０の重量比で混合すると、焼結温度
が１０３０℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は６０〜４０：４０〜６０の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてＣｄＯ−ＺｎＯ
−Ｂ2Ｏ3であり、ＣｄＯ，ＺｎＯ，Ｂ2Ｏ3を１：１：１
のモル比で混合した後、９００℃で１時間焼成し、ミル
粉砕することにより得られ、平均粒径が約０．１μｍの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を６０：４０：１．５の重量比で混
合し、焼結温度が９５０℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
【００１０】このようにして得られたグリーンシートは
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布してインダ
クタ用導体とアース用導体とが電気的に絶縁するように
形成される。グリーンシートのインダクタ用導体の相互
接続位置及びアース用導体の相互接続位置にはそれぞれ
スルーホールがあけられ、必要によりスルーホールに導
電性ペーストを充填しながら所定枚数積層される。得ら
れた積層体は加圧成形された後、チップ状に切断され、
焼成してベアチップとなる。
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布してインダ
クタ用導体とアース用導体とが電気的に絶縁するように
形成される。グリーンシートのインダクタ用導体の相互
接続位置及びアース用導体の相互接続位置にはそれぞれ
スルーホールがあけられ、必要によりスルーホールに導
電性ペーストを充填しながら所定枚数積層される。得ら
れた積層体は加圧成形された後、チップ状に切断され、
焼成してベアチップとなる。
【００１１】図１（ａ）に示すように、ここでは説明を
簡単にするために、６枚のグリーンシート１１〜１６を
積層した例を挙げる。１枚目のグリーンシート１１には
何も印刷されず導体は形成されない。２枚目と６枚目の
グリーンシート１２及び１６の表面には第１アース用導
体３２と３６のみが形成される。アース用導体３６の一
端３６ａのみグリーンシート１６の端縁まで延びる。３
枚目〜５枚目のグリーンシート１３〜１５の表面にはイ
ンダクタ用導体２３〜２５と第２アース用導体３３〜３
５が電気的に絶縁される間隔をあけて形成される。３枚
目と４枚目のグリーンシート１３と１４のインダクタ用
導体２３と２４の端部には下層のインダクタ用導体と接
続するためのスルーホール１３ａと１４ａがそれぞれあ
けられ、２枚目〜５枚目のグリーンシート１２〜１５の
アース用導体３２〜３５には下層のアース用導体と接続
するためのスルーホール１２ｂ〜１５ｂがあけられる。
３つのインダクタ用導体２３〜２５は積層したときにそ
の厚さ方向に螺旋状に一連に接続してインダクタを形成
するようになっている。３枚目のグリーンシート１３の
インダクタ用導体２３の一端２３ａがインダクタの始端
としてグリーンシート１３の側縁まで延びる。５枚目の
グリーンシート１５のインダクタ用導体２５の一端２５
ａはインダクタの終端としてグリーンシート１５の別の
端縁まで延びる。アース用導体３３〜３５はインダクタ
用導体２３〜２５に隣接する。アース用導体３２〜３５
はグリーンシート１２〜１５の側縁まで延びない。
簡単にするために、６枚のグリーンシート１１〜１６を
積層した例を挙げる。１枚目のグリーンシート１１には
何も印刷されず導体は形成されない。２枚目と６枚目の
グリーンシート１２及び１６の表面には第１アース用導
体３２と３６のみが形成される。アース用導体３６の一
端３６ａのみグリーンシート１６の端縁まで延びる。３
枚目〜５枚目のグリーンシート１３〜１５の表面にはイ
ンダクタ用導体２３〜２５と第２アース用導体３３〜３
５が電気的に絶縁される間隔をあけて形成される。３枚
目と４枚目のグリーンシート１３と１４のインダクタ用
導体２３と２４の端部には下層のインダクタ用導体と接
続するためのスルーホール１３ａと１４ａがそれぞれあ
けられ、２枚目〜５枚目のグリーンシート１２〜１５の
アース用導体３２〜３５には下層のアース用導体と接続
するためのスルーホール１２ｂ〜１５ｂがあけられる。
３つのインダクタ用導体２３〜２５は積層したときにそ
の厚さ方向に螺旋状に一連に接続してインダクタを形成
するようになっている。３枚目のグリーンシート１３の
インダクタ用導体２３の一端２３ａがインダクタの始端
としてグリーンシート１３の側縁まで延びる。５枚目の
グリーンシート１５のインダクタ用導体２５の一端２５
ａはインダクタの終端としてグリーンシート１５の別の
端縁まで延びる。アース用導体３３〜３５はインダクタ
用導体２３〜２５に隣接する。アース用導体３２〜３５
はグリーンシート１２〜１５の側縁まで延びない。
【００１２】これらのグリーンシート１１〜１６を積層
し焼成すると、直方体の焼結したベアチップ４１が得ら
れる。図１（ｂ）、図２及び図３に示すように、このベ
アチップ４１の第１端面にはインダクタの始端となるイ
ンダクタ用導体２３の一端２３ａが露出し、第２端面に
は図示しないがインダクタの終端となるインダクタ用導
体２５の一端２５ａが露出する。同様にベアチップ４１
の第４端面にはアース用導体３６の一端３６ａが露出す
る。第１及び第２端面に導電性ペーストを塗布し焼付け
ることにより信号用電極４２及び４３が形成され、第４
端面には同様にして接地用電極４５が形成される。これ
によりＬＣ複合チップ部品１０が得られる。３つのイン
ダクタ用導体２３〜２５はベアチップ４１の内部でスル
ーホール１３ａ，１４ａを介して一連に接続されインダ
クタを形成し、５つのアース用導体３２〜３６はシート
１２〜１５を介してインダクタ用導体２３〜２５と重な
ってこれらのインダクタ用導体との間でキャパシタを形
成する。この等価回路は図４に示される。
し焼成すると、直方体の焼結したベアチップ４１が得ら
れる。図１（ｂ）、図２及び図３に示すように、このベ
アチップ４１の第１端面にはインダクタの始端となるイ
ンダクタ用導体２３の一端２３ａが露出し、第２端面に
は図示しないがインダクタの終端となるインダクタ用導
体２５の一端２５ａが露出する。同様にベアチップ４１
の第４端面にはアース用導体３６の一端３６ａが露出す
る。第１及び第２端面に導電性ペーストを塗布し焼付け
ることにより信号用電極４２及び４３が形成され、第４
端面には同様にして接地用電極４５が形成される。これ
によりＬＣ複合チップ部品１０が得られる。３つのイン
ダクタ用導体２３〜２５はベアチップ４１の内部でスル
ーホール１３ａ，１４ａを介して一連に接続されインダ
クタを形成し、５つのアース用導体３２〜３６はシート
１２〜１５を介してインダクタ用導体２３〜２５と重な
ってこれらのインダクタ用導体との間でキャパシタを形
成する。この等価回路は図４に示される。
【００１３】なお、上記例で示した磁性体フェライト粉
の組成は一例であって、Ｎｉ，Ｚｎ，Ｃｕ，Ｍｎ，Ｍ
ｇ，Ｃｏ等を１種又は２種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
の組成は一例であって、Ｎｉ，Ｚｎ，Ｃｕ，Ｍｎ，Ｍ
ｇ，Ｃｏ等を１種又は２種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
【００１４】
【発明の効果】以上述べたように、本発明によれば、同
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。またインダクタ用導体と同
一平面内で隣接して、或いはインダクタ用導体に上下に
隣接してそれぞれアース用導体を配置するため、これら
のインダクタ用導体により形成されたインダクタは浮遊
容量の発生が極めて少なく、しかもインダクタ用導体と
それぞれのアース用導体との間でキャパシタを形成する
ため、幅広い周波数のノイズ除去に利用することができ
る。特に誘電体のみならず磁性体の特性を有する材料を
用いることにより、十分なインダクタンスを取得でき、
高性能でプリント回路基板等に表面実装可能な小型のノ
イズフィルタを実現することができる。
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。またインダクタ用導体と同
一平面内で隣接して、或いはインダクタ用導体に上下に
隣接してそれぞれアース用導体を配置するため、これら
のインダクタ用導体により形成されたインダクタは浮遊
容量の発生が極めて少なく、しかもインダクタ用導体と
それぞれのアース用導体との間でキャパシタを形成する
ため、幅広い周波数のノイズ除去に利用することができ
る。特に誘電体のみならず磁性体の特性を有する材料を
用いることにより、十分なインダクタンスを取得でき、
高性能でプリント回路基板等に表面実装可能な小型のノ
イズフィルタを実現することができる。
【図１】（ａ）は本発明のＬＣ複合チップ部品の積層前
のグリーンシートの斜視図。（ｂ）はそのＬＣ複合チッ
プ部品の斜視図。
のグリーンシートの斜視図。（ｂ）はそのＬＣ複合チッ
プ部品の斜視図。
【図２】図１（ｂ）のＡ−Ａ線断面図。
【図３】図１（ｂ）のＢ−Ｂ線断面図。
【図４】その等価回路図。
１０ ＬＣ複合チップ部品 １１〜１６ グリーンシート １２ｂ〜１５ｂ，１３ａ，１４ａ スルーホール ２３〜２５ インダクタ用導体 ２３ａ インダクタの始端 ２５ａ インダクタの終端 ３２，３６ 第１アース用導体 ３３〜３５ 第２アース用導体 ３６ａ アース用導体の一端 ４１ ベアチップ ４２，４３ 信号用電極 ４５ 接地用電極
Claims (1)
- 【請求項１】 磁性体フェライト粉及び誘電体セラミッ
ク粉を所定の割合で混合した複合セラミック材料から作
られた多数枚のグリーンシート(11〜16)をその一部(12
〜16)に第１アース用導体(32,36)とインダクタ用導体(2
3〜25)と第２アース用導体(33〜35)とを電気的に絶縁す
るように形成して積層した後、この積層体をチップ状に
して焼結されたベアチップ(41)を主体とし、 前記インダクタ用導体(23〜25)は前記ベアチップ内部で
前記シート(13,14)に形成されたスルーホール(13a,14a)
を介してベアチップ(41)の厚さ方向に螺旋状に一連に接
続してインダクタを形成するように構成され、その始端
(23a)が前記ベアチップ(41)の第１端面に露出し、かつ
その終端(25a)が前記ベアチップ(41)の第２端面に露出
し、 前記第１アース用導体(32,36)は前記インダクタ用導体
(23〜25)の形成された最上及び最下のシート(13,15)に
外接するシート(12,16)に形成され、前記シート(12,15)
を介して前記インダクタ用導体(23,25)と重なって前記
インダクタ用導体(23,25)との間でキャパシタを形成す
るように構成され、かつその一端(36a)が前記ベアチッ
プ(41)の第３端面又は第４端面に露出し、 前記第２アース用導体(33〜35)は前記ベアチップ内部で
前記インダクタ用導体(23〜25)と同一平面内で前記イン
ダクタ用導体(23〜25)と絶縁される間隔をあけて隣接
し、前記シート(13,14)を介して前記インダクタ用導体
(24)と重なって前記インダクタ用導体(24)との間でキャ
パシタを形成するように構成され、 前記第１アース用導体(32,36)と前記第２アース用導体
(33〜35)は前記シート(12〜15)に形成されたスルーホー
ル(12b〜15b)を介して電気的に接続するように構成さ
れ、 前記ベアチップ(41)の第１及び第２端面に露出したイン
ダクタ用導体の始端(23a)及び終端(25a)にそれぞれ電気
的に接続する第１及び第２信号用電極(42,43)が前記第
１及び第２端面に設けられ、 前記ベアチップ(41)の第３又は第４端面に露出した第１
アース用導体の一端(36a)に電気的に接続する接地用電
極(45)が前記第３又は第４端面に設けられたことを特徴
とするＬＣ複合チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680794A JPH07249953A (ja) | 1994-03-08 | 1994-03-08 | Ｌｃ複合チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680794A JPH07249953A (ja) | 1994-03-08 | 1994-03-08 | Ｌｃ複合チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249953A true JPH07249953A (ja) | 1995-09-26 |
Family
ID=12480060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3680794A Withdrawn JPH07249953A (ja) | 1994-03-08 | 1994-03-08 | Ｌｃ複合チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133809A (en) * | 1996-04-22 | 2000-10-17 | Murata Manufacturing Co., Ltd. | LC filter with a parallel ground electrode |
-
1994
- 1994-03-08 JP JP3680794A patent/JPH07249953A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133809A (en) * | 1996-04-22 | 2000-10-17 | Murata Manufacturing Co., Ltd. | LC filter with a parallel ground electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592134A (en) | EMI filter with a ceramic material having a chemical reaction inhibiting component | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JPH11176691A (ja) | 積層チップ電子部品の製造方法 | |
| JPH0254647B2 (ja) | ||
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JPH07263280A (ja) | チップ型ｌｃ複合部品 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JP7476937B2 (ja) | 積層型コイル部品 | |
| JP2020194806A (ja) | 積層型コイル部品 | |
| JP4317179B2 (ja) | 積層型フィルタ | |
| JP3879393B2 (ja) | Ｌｃ複合部品 | |
| JPH07245242A (ja) | チップ型ｌｃ複合部品 | |
| JPH07249953A (ja) | Ｌｃ複合チップ部品 | |
| JPH07245241A (ja) | Ｌｃ複合部品 | |
| JPH07263279A (ja) | Ｌｃ複合部品 | |
| JP2006041820A (ja) | 積層型フィルタアレイ | |
| JP2000021640A (ja) | ノイズフィルタ及びその製造方法 | |
| JPH07249952A (ja) | チップ型のｌｃ複合部品 | |
| JPH07263281A (ja) | チップ型のｌｃ複合部品 | |
| JPH05136001A (ja) | 積層電子部品 | |
| JPH1117483A (ja) | 積層ｌｃ型ノイズフィルタとその製造方法 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2000182892A (ja) | 複合電子部品およびその製造方法 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JPH07263282A (ja) | Ｌｃ複合チップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |