JPH1117483A

JPH1117483A - 積層ｌｃ型ノイズフィルタとその製造方法

Info

Publication number: JPH1117483A
Application number: JP17022497A
Authority: JP
Inventors: Osamu Kanda; 修神田
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-22

Abstract

(57)【要約】【課題】積層チップ複合型のノイズフイルタの性能に関
し、フイルタ効果をより向上させ、インパルスノイズに
対しても抑止効果を大きくしたフィルタ素子およびその
製造方法。【解決手段】(1) 内部でＬ要素３個とＣ要素２個からな
るダブルＴ型回路構成を有する積層チップ型三端子ノイ
ズフイルタであって、積層チップの最上層と最下層とが
磁性体で、かつ厚さ方向の磁性体層と誘電体層の配列順
序が厚さの中心に対し上下対称とする。磁性体はソフト
フェライト、誘電体はＳｒＴｉＯ₃系のＳｒの一部をＢ
ａ、Ｐｂで、Ｔｉの一部をＮｂでそれぞれ置換した酸化
物を100重量部、Ｂ₂Ｏ₃：0.2〜0.8重量部、ＣｕＯ：0.0
5〜0.25重量部、およびＡｇ₂Ｏ：0.05〜0.15重量部を含
有するバリスタ機能をもつ半導体セラミックスであり、
製造方法はグリーンシート面に内部回路となる導電体を
形成させ、スルーホールにより異層間の電気的接続をお
こなわせるようにして各層を積層し、焼成して一体化す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器、あるい
は電子回路において、そこから発生する電磁干渉ノイズ
の除去、またはその正常作動に影響を及ぼす外部から侵
入してくる電磁干渉ノイズ、あるいはインパルス性ノイ
ズの除去を目的として使用されるノイズフィルターおよ
びその製造方法に関する。

【０００２】

【従来の技術】小型パーソナルコンピュータや携帯電話
等に代表されるＯＡ機器あるいは移動通信機器の、信号
の複雑化や処理速度の高速化にともない、機器が発生す
るノイズが増す一方、外部からのノイズによる正常信号
への干渉、機器の誤動作が増大し、これらが近年大きな
問題となってきている。さらに、機器の小型化、高密度
化により、電子回路を構成する部材が精緻化繊細化し、
パルス的ノイズによる内部電子回路の破壊も生じやすく
なっている。

【０００３】空間に放出される電磁波ノイズに対して
は、ノイズの発生源を金属ケース等でシールドしたり、
逆に影響を受けやすい部位をシールドで覆うことにより
対処される。また、機器には信号伝達や電源などの導線
が接続されており、これらを通って出入りするノイズに
対しては、ノイズフィルタ、あるいはＥＭＩ（ElectroM
agnetic Interference）フィルタが用いられる。このノ
イズフィルタとは、導線を通って入ってくるノイズは排
除し、必要な信号のみを通過させようとするものであ
る。

【０００４】信号の周波数とノイズの周波数とは一般に
大きく違っていて、ノイズフィルタはこの周波数による
インピーダンスの差を利用する。電子回路のフィルタ
は、コンデンサのＣ要素と、コイルあるいはインダクタ
のＬ要素とからなっていて、Ｃ要素は並列に接続すると
ノイズを短絡して発生源に環流させ、Ｌ要素は導線に直
列に接続すればノイズ通過の抵抗となり、侵入や漏出を
抑止する。これらの効果は一般的に周波数が高ければ高
いほど大きく、ノイズフィルタは、基本的に低い周波数
の信号を優先的に通過させ、高い周波数の通過を阻止す
るローパスフィルタの性格を持っている。

【０００５】しかしながら、情報の高密度化のため取り
扱う信号周波数が高周波化し、100MHz、さらには1GHz以
上となると、信号とノイズとの周波数が接近してくるの
で、フィルタとしては周波数の増加にともなう通過損失
の増大、ないしはノイズの減衰効果をより一層急峻化さ
せることが要求される。このためのフィルタは、単純な
Ｌ素子のみまたはＣ素子のみのいわゆる２端子構造のも
のではなく、Ｌ要素とＣ要素とを組み合わせて複合回路
とした３端子構造のものが必要となってくる。

【０００６】電子機器において、高性能化、多機能化が
進むにつれ、機器の内部と外部との間のノイズの出入り
だけでなく、機器内部の集積回路やチップ間での電磁波
ノイズの干渉が問題となる。このため、例えばパーソナ
ルコンピュータでは１台に数十個から数百個のＥＭＩフ
ィルタが使用される。これらに用いられるノイズフィル
タは、実装面積をできるだけ小さくするだけでなく、よ
り体積を小さくより軽量化することが要求され、しかも
高性能でなければならない。

【０００７】このような目的に対し、セラミックスと導
電体を積層することによるチップ素子のコンデンサ、あ
るいはインダクタ、さらにＣ要素とＬ要素とを組み合わ
せて一体化し、ＬとＣとのＴ型複合回路を構成させた積
層チップ複合ノイズフィルタが実用化されている。例え
ば、特開平4-267615号公報には、磁性体層と、インダク
タとなる二つの帯状導電体線路とからなる積層体の中央
部に開口部を設け、開口部の底には導電電極を設置し、
この電極を二つの帯状導電体線路が直列に結ばれる結節
部となし、その開口部に丁度入る形状にした上下に露出
した導電体を持つ積層チップコンデンサ素子をはめ込
み、二つのＬの中間の結節点部Ｃで接地したＴ型の回路
構成を有する複合ノイズフィルタの発明を提示してい
る。このようにＴ型の等価回路とすることによりフィル
タ性能は向上するが、積層体に開口部を設けたり、その
開口部に丁度はめ込まれる別の焼成体を用意し、これを
挿入するなど、製造工程の複雑化や、それに伴う性能の
安定性に難点があると思われる。

【０００８】また、特開平4-257112号公報には、帯状導
電線路がフェライトシート上に形成され積層された積層
チップインダクタ２要素と、このインダクタに隣接して
バリスタ性を有する誘電体を用いた積層チップコンデン
サ１要素とからなる、積層チップＴ型フイルタの発明が
提示されている。このコンデンサ要素の対向電極の一方
には、積層チップインダクタの帯状導電体線路がスルー
ホールにて接続され、他方の対向電極には、２方向に延
びた接地用の引き出し電極が形成されている。この場
合、コンデンサ要素にバリスタ機能を持たせた点に特徴
があるが、帯状導電体線路やスルーホール等を設けたセ
ラミック層を順次積み上げていき、スルーホールに、は
んだや導電性の接着剤を充填して積層体を成形させてい
くため、その製造にはかなり手間を要すると思われる。

【０００９】これら積層チップフイルタの対象とするの
は、通常ＬＳＩやＩＣ等の数Ｖで、最大でも１Ａまでの
低電圧、微小電流の回路である。ところがノイズには、
例えば人体が触れることによる高電圧の静電気や、装置
系内で発生するスイッチングノイズのような、高速かつ
高電圧大電流のインパルスノイズがあり、これらが直接
ＬＳＩなどに侵入すると、容易に内部の回路を破壊に至
らしめる。これらは通常のノイズフイルタでは対応でき
ないため、フイルタとは別に並列にバリスタを実装する
などして機器の保護がおこなわれている。これに対し、
上記特開平4-257112号公報の発明のように、複合ノイズ
フイルタのコンデンサ要素の誘電体にバリスタ機能を持
たせると、一つのノイズフイルタにて電磁波干渉ノイズ
とインパルスノイズの両者の対処が可能となり、実装面
積低減に有意である。

【００１０】このように、積層チップ型ノイズフィルタ
は、単機能素子からＬとＣとを組み合わせたＴ型の複合
回路を持つ素子へと改良が加えられ、バリスタ機能など
も取り込まれているが、その性能面、あるいは合理的な
製造方法に関してはまだ多くの課題が残されている。

【００１１】

【発明が解決しようとする課題】本発明の目的は、この
積層チップ複合型のノイズフイルタの性能に関し、フイ
ルタ効果をさらに向上させ、インパルスノイズに対して
も抑止効果を大きくし、さらにより合理的な工程にてフ
イルタを製造しようとするものである。

【００１２】

【課題を解決するための手段】本発明者らは、積層チッ
プ型ノイズフィルタにおいて、そのフイルタ性能をより
向上させるため、周波数の増加にともなうその減衰効果
を急峻化させる方法を検討した。このようなフイルタ性
能を向上させるには、一般にＬやＣの要素を増せばよい
ことはよく知られている。しかし積層チップ内に組み込
んだ場合、その効果は必ずしも明確でなく、その上、要
素の増加はその組立工数を大幅に増加させる。ＬとＣと
を組み合わせた複合型の積層チップ型ノイズフィルタと
しては、その等価回路を図１に示すようなＬ要素が
Ｌ₁、Ｌ₂の二つとＣ要素がＣ₁一つからなるＴ型のもの
がある。この複合フイルタは入出力端子1が二つと、グ
ランド端子2が一つの３端子型である。端子1は、入力側
と出力側が入れ替わっても効果に変わりはない。しか
し、調査の結果、目的とする十分なフイルタ効果を得る
ためにはＴ型では性能がやや不足で、図２に示すよう
に、さらにＬ要素Ｌ₃とＣ要素Ｃ₂とを一つずつ増した、
ダブルＴ型とすればよいことがわかった。

【００１３】このようなダブルＴ型の等価回路の積層チ
ップ内への組み込みには、Ｌの要素は3個、Ｃの要素は2
個必要で、従来のチップよりも多くの積層をおこなわね
ばならない。Ｌ要素は、ソフトフェライト層の上に導電
体で直線、Ｕ字、ジグザグ、あるいは渦巻き等の帯状導
電体線路パターンを描かせ、その上にさらにソフトフェ
ライトを乗せたもので、導電体のパターンやソフトフェ
ライト材の選択により、インダクタンスを変えることが
でき、要すればこれを２層以上重ねて各層導電線路を接
続する。

【００１４】Ｃ要素では、誘電体層の片面に対向電極の
一方となる導電体を付着させ、その層の反対面にもう一
方の対向電極導電体を設置する。Ｃ要素のキャパシタン
スは、対向電極の面積、誘電材料およびその厚みにより
選定できる。なお、この誘電体にバリスタ機能を有する
ものを用いれば、インパルス性ノイズに対する阻止効果
を持たすことができる。ことに本発明で採用するダブル
Ｔ型回路では、Ｃ要素が2個あるので、いずれもバリス
タ機能を有するＣ要素とすることにより、インパルス性
ノイズ阻止機能がより一層強化される。

【００１５】しかしながら、積層体は導電体の付着した
セラミックの薄層を多数枚積み上げる必要があることか
ら、その要素数の増加は積み上げ枚数を増加させ、それ
に手間がかかるばかりでなく、層の反りなどの歪みや、
導電体が付着していることにより、枚数が増すほど積層
が不安定となり性能への影響が出てくる。

【００１６】これに対し、グリーンシートの段階にて、
ＡｇやＡｇを主体とする導電層となる電極用ペーストを
所要パターンに印刷などで付着させ、この導電体の施さ
れたフェライトまたは誘電体のグリーンシートを積層し
て所要の素子構成とした後、軽く圧着させた状態にて焼
成し一体化すれば、シート枚数が多少増加しても安定し
た性能が得られ、さらに量産にも適すると考えられる。
しかし、ここで対処しなければならない問題は、(i)積
層界面におけるシートのそり、剥離、あるいはクラック
やポアなどの欠陥発生、(ii)異種層の積層間界面での成
分相互拡散による機能低下、および(iii)異層導電体間
の電気的接続、などである。

【００１７】(i)の、そりや異種層の接触によって生ず
る欠陥は、一つには焼成温度を下げることにより対処で
きる。しかし、セラミックス化後に十分な特性を得るた
めには、グリーンシートの焼成温度をある程度高くしな
ければならない。

【００１８】これに対し、導電体を付着させたグリーン
シートを積層し焼成して一体化する場合、ソフトフェラ
イト層と誘電体層との厚さ方向の配列順序を、厚さの中
心に対し上下対称とすれば、そり、剥離、その他の異層
間界面における欠陥の発生が大幅に低減されることがわ
かった。ソフトフェライトのグリーンシートと、誘電体
のグリーンシートとは、昇温および焼成の過程における
熱による変形挙動が大きく異なり、厚さ中心に対し非対
称であれば積層体としては変形しやすい。ところが対称
にすると変形が抑制され、そり、剥離、さらには欠陥も
低減されるのである。

【００１９】この場合、最外層すなわち積層体の最上層
と最下層は、ソフトフェライトとすれば変形や欠陥発生
抑止の効果がより大きくなる。これは焼成の過程におい
て、誘電体のグリーンシートに比較して、ソフトフェラ
イトのグリーンシートの方が変形が小さいためと考えら
れ、その上、軟磁性体で積層チップを覆う形となるの
で、磁気的なシールド効果もある。

【００２０】(ii)の成分相互拡散は、グリーンシートの
組成の影響もあるが、(i)の場合と同様、焼成温度を低
くすることがより効果的であった。すなわち、サンドイ
ッチ構造とし焼成温度をできる限り低くすることによ
り、(i)と(ii)との問題点の対処が可能となる。そこ
で、より低い温度にて十分な性能を得るための対策を検
討の結果、とくにバリスタ性誘電体のグリーンシートの
組成範囲を限定すればよいことが明らかになった。すな
わち、バリスタ性能を有する誘電体としては、一般にＳ
ｒＴｉＯ₃で表されるセラミックスを用いるが、このＳ
ｒの一部をＰｂで置換し、さらに助剤としてＢ₂Ｏ₃を少
量添加するのである。これによって従来1000℃前後の焼
成温度が必要であった誘電体が、900℃前後でも焼結密
度を十分確保できた。また、ソフトフェライトの化学組
成は、一般的にＸ−Ｆｅ₂Ｏ₄の形で表されるもので、Ｘ
はＣｕ、Ｍｎ、Ｎｉ、Ｚｎ等であればよい。これらの組
成により磁気特性や適用周波数が異なってくるが、焼成
温度を低くしても得られる性能は大きくは変化しないこ
とが確認された。

【００２１】つぎに、(iii)の異層の導電体間の電気的
接続は、ダブルＴ型のフイルタ回路とするため異なる層
にあるＬまたはＣを形成している導電体を電気的に導通
接続しなければならないことである。その場合、隣接す
る層の導電体を接続すればよい場合と、隣接する層の導
電体とは接することなく、それよりさら上または下にあ
る導電層と接続する必要のある場合とがある。

【００２２】この異層の導電体間の接続は、ソフトフェ
ライトまたは誘電体のセラミックス層に貫通させたスル
ーホールによることとした。これは、グリーンシートに
て形成させた孔にＡｇを主成分とする導体ペーストをあ
らかじめ塗り込んでおき、積層し一体化焼成する際にこ
の導体も焼成させ、相互の層の導電体の電気的接続を得
るものである。焼成温度が低いということは、セラミッ
クス表面の導電体ばかりでなくこのスルーホールの充填
用に汎用性の高いＡｇ系の導電体を使用することが可能
になる。また、焼成温度が高くなると導電材料がセラミ
ックス内部に拡散し、所要の性能が得られなくなる危険
性があるが、この問題も解消される。

【００２３】以上のように、従来のＴ型ではなくダブル
Ｔ型の等価回路を有し、かつコンデンサ素子にバリスタ
機能を有する誘電体を用いた積層チップフィルタを、同
時一体焼成をおこなうことにより製造する手段を種々検
討した。そして、内部線路パターン、異層導電体間の接
続、異種材の積層焼成によるその界面での剥離、クラッ
クやポアの発生抑止、相互拡散による焼結不良、等の問
題に関してその対策を明らかにし、それらの結果に基づ
き、さらにその限界条件を確認して本発明を完成させ
た。本発明の要旨は次のとおりである。

【００２４】(1) 入出力端子と、グランド端子から構成
される積層３端子型ノイズフイルタ素子であって、イン
ダクタが入出力端子方向に３要素直列に配され、当該イ
ンダクタの直列中間接点の２ヶ所より、コンデンサがグ
ランド端子との間に１要素づつ配されて、素子内にダブ
ルＴ型の回路構造を有することを特徴とする積層ＬＣ型
ノイズフィルタ。

【００２５】(2) 表面に導電体線路が形成されたものを
含む磁性体セラミックス層からなるインダクタ要素と、
表面に形成された導電体が誘電体セラミックス層を挟ん
で対向しているものを含む誘電体セラミックス層からな
るコンデンサ要素とが、それぞれ複数積層され、各導電
体は、スルーホールにより相互に接続されているか、ま
たは積層体端面にまで延長されて外部接続端子を形成し
ていることを特徴とする、上記(1)に記載の積層ＬＣ型
ノイズフィルタ。

【００２６】(3) 積層体の最上層と最下層とが磁性体層
からなり、かつ厚さ方向の磁性体層と誘電体層の配列順
序が厚さの中心に対し上下対称であることを特徴とす
る、(1)または(2)に記載の積層ＬＣ型ノイズフィルタ。

【００２７】(4) 磁性体はＸ−Ｆｅ₂Ｏ₄（ただしＸはＣ
ｕ、Ｍｎ、ＮｉまたはＺｎ）で示されるソフトフェライ
トであり、誘電体は下記式で示されるＳｒＴｉＯ₃系
の酸化物を主成分とし、これを100重量部としたとき、
Ｂ₂Ｏ₃：0.2〜0.8重量部、ＣｕＯ：0.05〜0.25重量部、
およびＡｇ₂Ｏ：0.05〜0.15重量部を含有する組成範囲
のバリスタ機能をもつ半導体セラミックスであることを
特徴とする、(1)、(2)、または(3)に記載の積層ＬＣ型
ノイズフィルタ。

【００２８】 (Ｓｒ_1-x-yＢａ_xＰｂ_y)(Ｔｉ_1-zＮｂ_z)Ｏ₃ ・・・・ここで、ｘ、ｙおよびｚは、原子量比を表し、それぞれ
0.2≦x≦0.4、0.3≦ｙ≦0.5、0.001≦ｚ≦0.008、の
範囲とする。

【００２９】(5) 磁性体グリーンシートまたは誘電体グ
リーンシートの面上に、内部回路となるインダクタ要素
またはコンデンサ要素のそれぞれの機能を有する導電体
によるパターンを形成させ、導電体パターンにはその下
部のグリーンシートにスルーホールをあけてそこに導電
体を充填することにより、異層間の電気的接続をおこな
わせるようにした部分を設けるか、またはシートの端面
にまで延長した部分を設けて各層を積層し、焼成して一
体化した後、一体化物の外面に沿って導電体を施工し、
内部回路に接続させる入出力電極、またはグランド電極
を形成させることを特徴とする、上記(1)、(2)、(3)、
または(4)に記載の積層ＬＣ型ノイズフィルタの製造方
法。

【００３０】以上のように、本発明の方法ではグリーン
シート上に内部導体としての導電体パターンおよびスル
ーホールの充填を印刷などにより施工し、これらを積層
してから焼成し一体化する。この方法の場合、例えば、
一枚のグリーンシート上に焼成後内部導体となる同一要
素の回路パターンを多数個印刷し、各層を構成するシー
トにもそれぞれのパターンを同様に印刷して、上下のパ
ターン位置を整合させて積層後、一個づつの複合チップ
に切り離し、焼成するというような手段を採用すれば、
同一複合チップの量産も可能である。

【００３１】

【発明の実施の形態】本発明の実施に際しては、対象周
波数範囲、適用部位、使用電流範囲等により様々な形態
を取り得るが、その一例を図面を使って模式的に説明す
る。

【００３２】本発明のノイズフイルタとしての基本的な
等価回路は、Ｌ要素３個およびＣ要素２個から構成され
る図２に示したダブルＴ型である。この回路を組み込ん
だ積層チップノイズフイルタは、図３に模式的斜視図を
示す直方体の外観形状をしている。直方体の寸法は長さ
2.0〜4.5mm、幅1.0〜3.0mm、高さ0.6〜1.0mm程度のもの
である。この図の直方体の左右の端面1aおよび1bには導
電物質が設置され、外の回路に接続する電極になってい
る。この部分は図２の等価回路の端子1に相当する。2a
および2bは、図２の等価回路の2に対応するグランド端
子である。直方体の上下方向には、シート状のＬ要素と
Ｃ要素とが積層されている。図３の場合、最上層3、最
下層7、および中央部の層5とがＬ部であり、中間の層4
および層6がＣ部である。

【００３３】図４および図５に、これらの要素の積層状
態の一例を示す。図４は積層体の断面の模式図であり、
図５は導電体の形状パターンの例である。

【００３４】図４において、8〜14はＡｇやその合金等
からできた導電体を示し、15〜22はそれぞれセラミック
ス層を示す。ここで、導電体8はソフトフェライトの15
と16との間に挟まれてＬ要素を構成し、導電体9と10と
はバリスタ機能を持つ誘電体17を挟んで対向しておりＣ
要素を構成している。その下の導電体11は、18および19
のソフトフェライトに挟まれたＬ要素である。この11の
導電体は、積層体全体の厚さ方向のほぼ中心の位置にあ
り、これより下のセラミックス層の配列順序は、11を対
称面として、その上側と対称の同一配列としている。厚
さ方向の磁性体層と誘電体層の配列順序を、厚さの中心
に対し上下対称にすることにより、導電体を付着させた
セラミックスのグリーンシートを積層してその状態で焼
成し一体化する場合、そり、剥離、その他異層間界面に
おける欠陥などの発生が、大幅に低減されるのである。

【００３５】焼成の際の積層体の最上層、および最下層
にはソフトフェライトのグリーンシートを設置するもの
とする。これは、磁性体のセラミックスが、上下層に設
置されることにより、一つには磁性体層と誘電体層の配
列順序を厚さの中心に対し上下対称とした効果が、より
一層顕著に現れるからであり、もう一つは、完成した積
層チップの外側に磁場の閉回路が構成されることによ
り、磁気シールド効果が増すためである。さらにまた、
完成した積層素子の機械的強度を補償する効果もある。

【００３６】積層体の、一つの磁性体層または誘電体層
を構成するセラミックスのグリーンシートは１枚である
必要はなく、所要の特性または寸法とするために、導電
体を設けてないものも含め複数枚を重ねてもよい。ま
た、各層の積層順序は、上記のように厚さの中心に対
し、上下対称とするが、それぞれの層の厚さについて
は、必ずしも上下対称である必要はない。それぞれの層
の厚さに相違がある場合、積層順序に対する対称面の位
置は板厚の寸法の中心である必要はなく、層の積層順序
の中心であればよい。各層の寸法も対称であることは望
ましいが、多少の差異があっても本発明の効果は十分発
揮される。

【００３７】図５はグリーンシート上に形成させた導電
体の回路パターンの例で、(a)〜(g)は図４に示した8〜1
4の導電体のそれぞれに対応し、各パターンの左上に示
した＊印の位置を同じにして、最下部を(g)とし順次上
に(a)まで積層する。(a)の8はＬ要素の例で、図４の導
電体8に対応する。左側の末端1dはシートの端面に達し
ていて、外部回路との接続用端子電極となっている。こ
の場合、帯状導電線路をジグザグパターンとするのは、
磁性体のソフトフェライトとの接触長さを長くしてＬの
インダクタンス値を大きくしているためである。導電体
線路の他方の末端には、その下のセラミックスを貫通す
る孔、すなわちスルーホール23があけられており、この
孔を導電体で充填することにより他の層に存在する別の
導電体パターンと接続できる。(b)および(c)の9および1
0は誘電体を挟んだ対向電極のパターンを示し、相互に
非接触でＣ要素を形成する。24は上の層(a)のスルーホ
ール23により接続されるランドマーク位置を示してい
る。(c)のパターンの上下端2cおよび2dは、シートの端
面にまで達していて、外部の接地用端子電極となる。25
は対向電極10とは絶縁された、導電体に囲まれたスルー
ホールであり、上層にある導電体9と下層にある導電体1
1との接続を補完するために設けられている。(d)の11
は、図２に示した等価回路の中央に位置するＬ₂に相当
する導電体線路である。(e)、(f)および(g)のパターン
は、(a)、(b)および(c)の順序を逆に配列したものであ
り、(g)のパターンの右側末端1cは外部との接続用端子
となる。

【００３８】これらの導電体回路パターンは、グリーン
シート上にＡｇを主とする電極用ペーストを印刷して形
成させる。積層された状態にて、それぞれＬ要素または
Ｃ要素が形成されればよく、各導電体の回路パターンを
印刷するグリーンシートは、ソフトフェライトであって
も、誘電体であってもかまわない。

【００３９】一体化焼成時にスルーホールにより異層間
の接続を得る方法は、回路パターンの導電体を施工する
グリーンシートに空けられた孔に、スクリーン印刷法な
どで導電体と同じ導電ペーストか、あるいはより粘性の
高い導電ペーストを塗り込んでおく。この状態で、各シ
ートを素子の構成に積層して焼成する。その際に各グリ
ーンシートが一体化するとともに、導電ペーストも焼成
されスルーホール内に通電路が形成されて電気的接続が
得られる。その後、図３に示したように積層端面に導電
体を、焼き付けやスパッタリング等の方法で設置し、内
部の導電体回路の外部への接続用の端子電極とする。

【００４０】磁性体は、Ｘ−Ｆｅ₂Ｏ₄で示されるスピネ
ル型結晶構造のソフトフェライトで、ＸはＣｕ、Ｍｎ、
ＮｉまたはＺｎの、高周波損失の小さい一般的なもので
よく、特には限定しない。

【００４１】誘電体の組成は、(Ｓｒ_1-x-yＢａ_xＰｂ_y)
(Ｔｉ_1-zＮｂ_z）Ｏ₃の形で表されるＳｒＴｉＯ₃系のペ
ブロスカイト型構造の酸化物を主成分とし、これを100
重量部とするとき、助剤としてＢ₂Ｏ₃：0.2〜0.8重量
部、ＣｕＯ：0.05〜0.25重量部、およびＡｇ₂Ｏ：0.05
〜0.15重量部を含有するものとする。ここで、ｘ、ｙお
よびｚは、原子量比を表し、それぞれｘ：0.2〜0.4、
ｙ：0.3〜0.5、ｚ：0.001〜0.008の範囲とする。この誘
電体の主成分はＳｒＴｉＯ₃系セラミックスのＳｒの一
部をＢａおよびＰｂで置き換え、Ｔｉの一部をＮｂで置
き換えたものである。

【００４２】Ｓｒの一部をＢａで置き換えるのは高い誘
電率を得るためで、その場合Ｂａ成分の範囲を原子量比
にて0.2〜0.4とするのは、0.2を下回るとき誘電率向上
効果は十分でなく、0.4を超えると低温での焼結が困難
になるからである。

【００４３】Ｐｂは、低温にしても十分な焼成結果を得
るために重要な成分で、Ｓｒの一部を置換する必要があ
る。その置換の範囲は原子量比にて0.3〜0.5とするが、
これは、0.3を下回る場合、焼成温度を下げると焼結が
不十分になり、0.5を超えると周波数が高くなった場合
に十分なＣとして作用しなくなるからである。

【００４４】Ｔｉの一部をＮｂで置換するのは、誘電体
セラミックスの結晶に半導体の性格を付与し、バリスタ
機能を持たせるためである。この場合置換量が0.001未
満では半導体化が不十分であり、0.008を超えると焼結
後の誘電体の強度が大きく劣化するので、その範囲を原
子量比にて0.001〜0.008とする。

【００４５】助剤として添加するＢ₂Ｏ₃は、焼成時に液
相を生じ、低温での緻密な焼結をもたらす効果がある。
その含有量は、上記ＳｒＴｉＯ₃系の酸化物100重量部に
対し0.2〜0.8重量部とする。これは0.2未満の場合効果
が不十分であり、0.8を超えると焼成時に液相が素子外
部に流出し、製品が得られなくなるからである。

【００４６】ＣｕＯの添加は、誘電体のキャパシタンス
を増加させ、Ｃ要素の容量を増す効果がある。これは焼
成の際に粒界の選択酸化に寄与して、その絶縁性を高め
るためである。しかし、0.05重量部以下の含有ではキャ
パシタンス増加の効果はなく、多すぎて0.25重量部を超
えるようになると、Ｃｕが素子外部に流出して固化しＣ
要素の機能を阻害するようになる。したがってその含有
量は0.05〜0.25重量部とする。

【００４７】Ａｇ₂Ｏは、導体の主体であるＡｇの誘電
体内部への拡散を抑止する効果があり、焼成前のグリー
ンシート中に少量含有させることにより、焼成時の導電
層の散逸やスルーホール内の導体の消失を阻止すること
ができる。この目的には含有量を0.05〜0.15重量部とす
る必要があるが、これは0.05重量部を下回る場合はその
効果が十分でなく、0.15重量部を超えて含有すると粒界
に偏析し粒界の絶縁性を低下させるからである。

【００４８】これらの、磁性体または誘電体の積層用の
シートは、従来セラミックスの薄層を製造する方法に準
じておこなえばよい。すなわち、それぞれの原料を配合
後、大気中にて仮焼合成をおこない、Ｘ線分析などで所
定物質が得られていることを確認後、これを粉砕して整
粒し、有機溶剤とバインダーを混合させて錬成し、ドク
ターブレード法等を用いてグリーンシートにする。Ｌ要
素の帯状導電層線路、Ｃ要素の電極層、あるいはスルー
ホールの充填等の内部導体は、電極用ペーストの印刷等
の方法にてグリーンシート上に形成させる。これら導電
体パターンを形成させたシートを積層し素子を構成させ
るが、その際、素子の機械的強度の補償や寸法調整のた
め、導電体パターンを形成させていない磁性体または誘
電体のシートをダミーとして適宜挿入し積層してもよ
い。

【００４９】このように、回路パターンを形成させたグ
リーンシートは所定の構成に積層し、その積層状態で焼
成し一体化する。焼成温度は、通常1000℃前後でおこな
われるが、上記のようにして得た積層体の焼成は820〜9
20℃とするのが好ましい。これは820℃を下回る温度で
は、焼結が十分おこなわれず所要性能が得られないから
であり、920℃を超えると、そりや剥離が生じやすくな
るばかりでなく、Ａｇ系の導電ペーストが使えなくな
り、高価なＡｇ−Ｐｄ系のペーストを使わなければなら
なくなる。

【００５０】

【実施例】

〔実施例１〕素子の寸法として、幅2.0mm、長さ1.25m
m、厚さ0.8mmの、複合積層ＬＣ型ノイズフィルタを試作
した。

【００５１】磁性体は、モル％にてＺｎＯ：30％、Ｎｉ
Ｏ：14％、ＣｕＯ：8％、残部Ｆｅ₂Ｏ₃からなる組成の
固溶体のソフトフェライトを用い、誘電体は(Ｓｒ_1-x-y
Ｂａ_xＰｂ_y)(Ｔｉ_1-zＮｂ_z）Ｏ₃のｘ、ｙ、ｚの値をそ
れぞれ変え助剤のＢ₂Ｏ₃、ＣｕＯ、およびＡｇ₂Ｏの含
有量もそれぞれ変えたものとした。これらの原料を配合
後、大気中にて仮焼合成して、Ｘ線分析により所定物質
が合成されていることを確認し、平均粒径0.8μmに整粒
した後、有機溶剤にトルエン、バインダーとしてＰＶＢ
を用いスラリーを作製し、粘性を調整後、ドクタープレ
ード法にてそれぞれ100μm厚のグリーンシートを作製し
た。

【００５２】表１に、作製した素子に用いた誘電体の組
成を示す。

【００５３】

【表１】

【００５４】作製した磁性体シートおよび誘電体シート
をパターン印刷用のサイズに切断し、次いで異層導電体
間の導通を得るための、直径200μmのスルーホールを所
定位置にあけた。導電体の回路パターンは図５に示した
ものとし、図５のパターンの(a)、(c)、(d)、(f)および
(g)は磁性体のグリーンシートの上に、(b)および(e)は
誘電体のグリーンシートの上にスクリーン印刷法にてそ
れぞれ導電体を印刷した。導電体はＡｇを主とする電極
用ペーストで、厚さは10μmとし、印刷時に同じペース
トをスルーホールに塗り込んだ。これらの導電体回路パ
ターンを印刷したシートを、下から(g)〜(a)の順に上へ
積み上げ、さらに最上部の(a)の上には磁性体のグリー
ンシートを乗せた。これによって、図４に示したものと
同じ積層体とした。この積層体を大気中にて900℃、2時
間の焼成をおこなった。

【００５５】焼成後の一体化積層体について、そり、ク
ラック、内部の導電体のセラミックスへの拡散等を調べ
て不良品を排除し、良品は端面にＡｇを印刷して、外部
接続端子とした。このようにして得られた素子は、ノイ
ズフィルタとしての性能を調査した。この誘電体組成と
一体化焼成後の評価の結果も合わせて表１に示す。

【００５６】本発明の素子に対し、誘電体組成は焼成の
成否およびその性能に大きな影響を及ぼしており、誘電
体組成により素子の良否がほぼ決定される。表１の結果
から明らかなごとく、誘電体の組成を本発明の定める組
成範囲とすれば、相対的に低温の一体化焼成において、
積層素子の欠陥は発生せず、性能のすぐれたノイズフィ
ルタ素子が得られることがわかる。また、従来のＴ型の
等価回路を有する積層ＬＣ型ノイズフィルタに比較し、
本発明のフィルタはノイズ減衰域がより広帯域まで拡大
できることが明らかであった。

【００５７】

【発明の効果】本発明によれば、積層チップ複合型のノ
イズフイルタにおいて、その通常の電磁波干渉ノイズに
対するフイルタ効果をさらに向上させるばかりでなく、
インパルスノイズに対してもより一層抑止効果を大きく
できる。この効果は従来のＴ型等価回路に対し、ダブル
Ｔ型としたことによっている。このような回路要素の増
加は、積層チップ製造の困難さを拡大するが、歪みを少
なく一体化焼成する本発明の方法により、製造を容易に
することができる。

【図面の簡単な説明】

【図１】ノイズフィルタに用いられる、Ｔ型の等価回路
である。

【図２】ノイズフイルタのダブルＴ型の等価回路であ
る。

【図３】本発明に係る積層チップ型ノイズフィルタの構
成を示す模式的斜視図である。

【図４】積層チップ型ノイズフィルタの導電体、磁性体
層および誘電体層の厚さ方向の配列を示す断面の模式図
である。

【図５】図４に示す積層チップ型ノイズフィルタの、各
層における導電体のパターンの例を示す図である。

【符号の説明】

1 入出力端子 1a、1b、1c、1d 入出力端子電極 2 グランド端子 2a、2b、2c、2d グランド端子電極 3、5、7 Ｌ素子部 4、6、Ｃ素子部 8、9、10、11、12、13、14 導電体 15、16、18、19、21、22 磁性体層 17、20 誘電体層 23、24、25 接続用スルーホール

Claims

【特許請求の範囲】

【請求項１】入出力端子と、グランド端子から構成され
る積層３端子型ノイズフイルタ素子であって、インダク
タが入出力端子方向に３要素直列に配され、当該インダ
クタの直列中間接点の２ヶ所より、コンデンサがグラン
ド端子との間に１要素づつ配されて、素子内にダブルＴ
型の回路構造を有することを特徴とする積層ＬＣ型ノイ
ズフィルタ。
【請求項２】表面に導電体線路が形成されたものを含む
磁性体セラミックス層からなるインダクタ要素と、表面
に形成された導電体が誘電体セラミックス層を挟んで対
向しているものを含む誘電体セラミックス層からなるコ
ンデンサ要素とが、それぞれ複数積層され、各導電体
は、スルーホールにより相互に接続されているか、また
は積層体端面にまで延長されて外部接続端子を形成して
いることを特徴とする、請求項１に記載の積層ＬＣ型ノ
イズフィルタ。
【請求項３】積層体の最上層と最下層とが磁性体層から
なり、かつ厚さ方向の磁性体層と誘電体層の配列順序が
厚さの中心に対し上下対称であることを特徴とする、請
求項１または請求項２に記載の積層ＬＣ型ノイズフィル
タ。
【請求項４】磁性体はＸ−Ｆｅ₂Ｏ₄（ただしＸはＣｕ、
Ｍｎ、ＮｉまたはＺｎ）で示されるソフトフェライトで
あり、誘電体は下記式で示されるＳｒＴｉＯ₃系の酸
化物を主成分とし、これを100重量部としたとき、Ｂ₂Ｏ
₃：0.2〜0.8重量部、ＣｕＯ：0.05〜0.25重量部、およ
びＡｇ₂Ｏ：0.05〜0.15重量部を含有する組成範囲のバ
リスタ機能をもつ半導体セラミックスであることを特徴
とする、請求項１、請求項２または請求項３のいずれか
に記載の積層ＬＣ型ノイズフィルタ。 (Ｓｒ_1-x-yＢａ_xＰｂ_y)(Ｔｉ_1-zＮｂ_z)Ｏ₃ ・・・・ここで、ｘ、ｙおよびｚは、原子量比を表し、それぞれ
0.2≦x≦0.4、0.3≦ｙ≦0.5、0.001≦ｚ≦0.008、の
範囲とする。
【請求項５】磁性体グリーンシートまたは誘電体グリー
ンシートの面上に、内部回路となるインダクタ要素また
はコンデンサ要素のそれぞれの機能を有する導電体によ
るパターンを形成させ、導電体パターンにはその下部の
グリーンシートにスルーホールをあけてそこに導電体を
充填することにより、異層間の電気的接続をおこなわせ
るようにした部分を設けるか、またはシートの端面にま
で延長した部分を設けて各層を積層し、焼成して一体化
した後、一体化物の外面に沿って導電体を施工し、内部
回路に接続させる入出力電極またはグランド電極を形成
させることを特徴とする、請求項１、請求項２、請求項
３または請求項４のいずれかに記載の積層ＬＣ型ノイズ
フィルタの製造方法。