JPH07245242A - チップ型ｌｃ複合部品 - Google Patents
チップ型ｌｃ複合部品Info
- Publication number
- JPH07245242A JPH07245242A JP3680594A JP3680594A JPH07245242A JP H07245242 A JPH07245242 A JP H07245242A JP 3680594 A JP3680594 A JP 3680594A JP 3680594 A JP3680594 A JP 3680594A JP H07245242 A JPH07245242 A JP H07245242A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- conductors
- bare chip
- chip
- inductor conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 焼成による歪み、割れがなく、特性変動が少
ないノイズ除去に優れたＬＣ複合部品を得る。基板等へ
の表面実装が可能で小型で生産性が高い。 【構成】 ベアチップ４１の両端面に２つのインダクタ
の始端２２ａ，３３ａと終端２６ａ，３５ａが互いに間
隔をあけて露出しそこに信号用電極４２〜４５が各別に
設けられる。第１インダクタ用導体２２〜２６及び第２
インダクタ用導体３３〜３５はベアチップ内部でシート
に形成されたスルーホール１２ａ〜１５ａ及び１３ｂ，
１４ｂを介してベアチップの厚さ方向に螺旋状に一連に
接続して２つのインダクタを形成するように構成され
る。シート１２〜１５を介して第１インダクタ用導体２
２〜２６と第２インダクタ用導体３３〜３５との間でキ
ャパシタを形成するように構成される。
ないノイズ除去に優れたＬＣ複合部品を得る。基板等へ
の表面実装が可能で小型で生産性が高い。 【構成】 ベアチップ４１の両端面に２つのインダクタ
の始端２２ａ，３３ａと終端２６ａ，３５ａが互いに間
隔をあけて露出しそこに信号用電極４２〜４５が各別に
設けられる。第１インダクタ用導体２２〜２６及び第２
インダクタ用導体３３〜３５はベアチップ内部でシート
に形成されたスルーホール１２ａ〜１５ａ及び１３ｂ，
１４ｂを介してベアチップの厚さ方向に螺旋状に一連に
接続して２つのインダクタを形成するように構成され
る。シート１２〜１５を介して第１インダクタ用導体２
２〜２６と第２インダクタ用導体３３〜３５との間でキ
ャパシタを形成するように構成される。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器のノイズ除去
に適するＬＣ複合部品に関する。更に詳しくはプリント
回路基板等に表面実装可能なキャパシタ機能とインダク
タ機能の両機能を有するチップ型のＬＣ複合部品に関す
るものである。
に適するＬＣ複合部品に関する。更に詳しくはプリント
回路基板等に表面実装可能なキャパシタ機能とインダク
タ機能の両機能を有するチップ型のＬＣ複合部品に関す
るものである。
【０００２】
【従来の技術】従来、インダクタとコンデンサを複合し
てモノリシック構造としたＬＣ複合部品は各種提案され
ている。例えば本出願人は、誘電体のセラミック層とキ
ャパシタ用導体を交互に印刷積層してキャパシタ用積層
体を作り、このキャパシタ用積層体の上に、又はこれと
別個に、磁性体のセラミック層とインダクタ用導体を交
互に印刷積層してインダクタ用積層体を作り、これらの
キャパシタ用積層体とインダクタ用積層体を中間層を介
して重畳した状態で一体的に焼結し、内部の導体が露出
した端部に適当な外部端子を設けたＬＣ複合部品を提案
した（例えば特開平３−１６６８１０）。このＬＣ複合
部品のインダクタ用積層体には、セラミック層の上に形
成されたインダクタ用導体をセラミック層に設けたスル
ーホールを介して層毎に接続することにより積層体の厚
さ方向に螺旋状のインダクタが形成される。
てモノリシック構造としたＬＣ複合部品は各種提案され
ている。例えば本出願人は、誘電体のセラミック層とキ
ャパシタ用導体を交互に印刷積層してキャパシタ用積層
体を作り、このキャパシタ用積層体の上に、又はこれと
別個に、磁性体のセラミック層とインダクタ用導体を交
互に印刷積層してインダクタ用積層体を作り、これらの
キャパシタ用積層体とインダクタ用積層体を中間層を介
して重畳した状態で一体的に焼結し、内部の導体が露出
した端部に適当な外部端子を設けたＬＣ複合部品を提案
した（例えば特開平３−１６６８１０）。このＬＣ複合
部品のインダクタ用積層体には、セラミック層の上に形
成されたインダクタ用導体をセラミック層に設けたスル
ーホールを介して層毎に接続することにより積層体の厚
さ方向に螺旋状のインダクタが形成される。
【０００３】また別のＬＣ複合部品として、本出願人
は、フェライト焼結体内部に内部電極を設けた積層チッ
プインダクタと、誘電体焼結体内部に内部電極とアース
電極を設けた積層チップコンデンサとを接着剤により一
体化し、積層チップインダクタと積層チップコンデンサ
の各外部電極を互いに電気的に接続したπ型ＬＣフィル
タを特許出願した（特願平５−１１２６４２）。更にイ
ンダクタ用積層体を構成するセラミック層とキャパシタ
用積層体を構成するセラミック層をともにセラミック誘
電体材料から作り、これらのインダクタ用積層体とキャ
パシタ用積層体とを重畳して状態で一体的に焼結し、内
部の導体が露出した端部に適当な外部端子を設けたＬＣ
複合部品も試みられている。
は、フェライト焼結体内部に内部電極を設けた積層チッ
プインダクタと、誘電体焼結体内部に内部電極とアース
電極を設けた積層チップコンデンサとを接着剤により一
体化し、積層チップインダクタと積層チップコンデンサ
の各外部電極を互いに電気的に接続したπ型ＬＣフィル
タを特許出願した（特願平５−１１２６４２）。更にイ
ンダクタ用積層体を構成するセラミック層とキャパシタ
用積層体を構成するセラミック層をともにセラミック誘
電体材料から作り、これらのインダクタ用積層体とキャ
パシタ用積層体とを重畳して状態で一体的に焼結し、内
部の導体が露出した端部に適当な外部端子を設けたＬＣ
複合部品も試みられている。
【０００４】
【発明が解決しようとする課題】しかし、特開平３−１
６６８１０号公報に示されるＬＣ複合部品では、キャパ
シタ用積層体の熱収縮率とインダクタ用積層体の熱収縮
率が異なるため、焼成時にこの熱収縮率の差から熱応力
が生じ、中間層を介しても熱応力による歪み、割れ、特
性変動等があり、製品としての歩留まりや信頼性に劣る
欠点があった。また特願平５−１１２６４２号のπ型Ｌ
Ｃフィルタは、上記欠点がない反面、積層チップインダ
クタと積層チップコンデンサとを各別に焼結しておく必
要があり、チップインダクタとチップコンデンサの生産
管理が煩わしく、製品寸法も小型化しにくい不具合があ
った。更に誘電体だけで構成したＬＣ複合部品は、ノイ
ズ除去に用いたときに十分なインダクタンスを取得でき
ず、しかもインダクタを形成するコイルパターンの巻き
線間には常に誘電体が挟まれるため、巻き線間の浮遊容
量が大きくなり、目的の性能が得られない問題があっ
た。
６６８１０号公報に示されるＬＣ複合部品では、キャパ
シタ用積層体の熱収縮率とインダクタ用積層体の熱収縮
率が異なるため、焼成時にこの熱収縮率の差から熱応力
が生じ、中間層を介しても熱応力による歪み、割れ、特
性変動等があり、製品としての歩留まりや信頼性に劣る
欠点があった。また特願平５−１１２６４２号のπ型Ｌ
Ｃフィルタは、上記欠点がない反面、積層チップインダ
クタと積層チップコンデンサとを各別に焼結しておく必
要があり、チップインダクタとチップコンデンサの生産
管理が煩わしく、製品寸法も小型化しにくい不具合があ
った。更に誘電体だけで構成したＬＣ複合部品は、ノイ
ズ除去に用いたときに十分なインダクタンスを取得でき
ず、しかもインダクタを形成するコイルパターンの巻き
線間には常に誘電体が挟まれるため、巻き線間の浮遊容
量が大きくなり、目的の性能が得られない問題があっ
た。
【０００５】本発明の目的は、焼成時に熱応力を極めて
小さく抑えて、歪み、割れ、特性変動の少ないチップ型
ＬＣ複合部品を提供することにある。本発明の別の目的
は、インダクタを形成するコイルパターンの巻き線間の
浮遊容量が小さく、ノイズ除去に優れたチップ型ＬＣ複
合部品を提供することにある。本発明の更に別の目的
は、プリント回路基板等への表面実装が可能で、小型で
生産性の高いチップ型ＬＣ複合部品を提供することにあ
る。
小さく抑えて、歪み、割れ、特性変動の少ないチップ型
ＬＣ複合部品を提供することにある。本発明の別の目的
は、インダクタを形成するコイルパターンの巻き線間の
浮遊容量が小さく、ノイズ除去に優れたチップ型ＬＣ複
合部品を提供することにある。本発明の更に別の目的
は、プリント回路基板等への表面実装が可能で、小型で
生産性の高いチップ型ＬＣ複合部品を提供することにあ
る。
【０００６】
【問題点を解決するための手段】上記目的を達成するた
めに、本発明の構成を、実施例に対応する図１を用いて
説明する。本発明のチップ型ＬＣ複合部品１０は、磁性
体フェライト粉及び誘電体セラミック粉を所定の割合で
混合した複合セラミック材料から作られた多数枚のグリ
ーンシート１１〜１６をその一部１２〜１６に第１イン
ダクタ用導体２２〜２６と第２インダクタ用導体３３〜
３５とを電気的に絶縁するように形成して積層した後、
この積層体をチップ状にして焼結されたベアチップ４１
を主体とする。第１インダクタ用導体２２〜２６及び第
２インダクタ用導体３３〜３５はベアチップ内部でシー
ト１２〜１５に形成されたスルーホール１２ａ〜１５
ａ，１３ｂ，１４ｂを介してベアチップ４１の厚さ方向
に各別に螺旋状に一連に接続して２つのインダクタを形
成するように構成され、それぞれの始端２２ａ，３３ａ
がベアチップ４１の第１端面に露出し、かつそれぞれの
終端２６ａ，３５ａがベアチップ４１の第２端面に露出
する。シート１２〜１５を介して第１インダクタ用導体
２２〜２６と第２インダクタ用導体３３〜３５とが交互
に重なって第１インダクタ用導体２２〜２６と第２イン
ダクタ用導体３３〜３５の間でキャパシタを形成するよ
うに構成される。ベアチップ４１の第１及び第２端面に
露出した第１及び第２インダクタ用導体の始端２２ａ，
３３ａ及び終端２６ａ，３５ａにそれぞれ電気的に接続
する第１、第２、第３及び第４信号用電極４２〜４５が
前記端面に間隔をあけて各別に設けられる。
めに、本発明の構成を、実施例に対応する図１を用いて
説明する。本発明のチップ型ＬＣ複合部品１０は、磁性
体フェライト粉及び誘電体セラミック粉を所定の割合で
混合した複合セラミック材料から作られた多数枚のグリ
ーンシート１１〜１６をその一部１２〜１６に第１イン
ダクタ用導体２２〜２６と第２インダクタ用導体３３〜
３５とを電気的に絶縁するように形成して積層した後、
この積層体をチップ状にして焼結されたベアチップ４１
を主体とする。第１インダクタ用導体２２〜２６及び第
２インダクタ用導体３３〜３５はベアチップ内部でシー
ト１２〜１５に形成されたスルーホール１２ａ〜１５
ａ，１３ｂ，１４ｂを介してベアチップ４１の厚さ方向
に各別に螺旋状に一連に接続して２つのインダクタを形
成するように構成され、それぞれの始端２２ａ，３３ａ
がベアチップ４１の第１端面に露出し、かつそれぞれの
終端２６ａ，３５ａがベアチップ４１の第２端面に露出
する。シート１２〜１５を介して第１インダクタ用導体
２２〜２６と第２インダクタ用導体３３〜３５とが交互
に重なって第１インダクタ用導体２２〜２６と第２イン
ダクタ用導体３３〜３５の間でキャパシタを形成するよ
うに構成される。ベアチップ４１の第１及び第２端面に
露出した第１及び第２インダクタ用導体の始端２２ａ，
３３ａ及び終端２６ａ，３５ａにそれぞれ電気的に接続
する第１、第２、第３及び第４信号用電極４２〜４５が
前記端面に間隔をあけて各別に設けられる。
【０００７】
【作用】同一のセラミック材料より作られたグリーンシ
ート１２〜１６を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ４１に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体２２〜２６又はインダクタ用導体３３〜３５を互い
にアース用導体として利用することにより、これらのイ
ンダクタ用導体２２〜２６，３３〜３５により形成され
た２つのインダクタは浮遊容量の発生が極めて少なく、
しかもインダクタ用導体２２〜２６とインダクタ用導体
３３〜３５との間で複数のキャパシタを形成するため、
幅広い周波数のノイズ除去に利用することができる。
ート１２〜１６を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ４１に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体２２〜２６又はインダクタ用導体３３〜３５を互い
にアース用導体として利用することにより、これらのイ
ンダクタ用導体２２〜２６，３３〜３５により形成され
た２つのインダクタは浮遊容量の発生が極めて少なく、
しかもインダクタ用導体２２〜２６とインダクタ用導体
３３〜３５との間で複数のキャパシタを形成するため、
幅広い周波数のノイズ除去に利用することができる。
【０００８】
【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。本実施例のチップ型ＬＣ複合部品は磁性体フ
ェライト粉及び誘電体セラミック粉を所定の割合で混合
した複合セラミック材料を出発原料とする多数枚のグリ
ーンシートを積層し、この積層体をチップ状にして焼結
して作られる。この複合セラミック材料は一定の透磁率
と誘電率を合わせ持った複合機能材料である。この例で
は、磁性体フェライト粉としてＮｉＯ，ＺｎＯ，ＣｕＯ
及びＦｅ2Ｏ3の各粉末を所定の割合となるように秤量し
た後、湿式混合した。混合物を１０００℃で２時間焼成
した後、湿式ミル粉砕し、平均粒径が約０．１μｍの磁
性体フェライト粉を用意した。この組成はＮｉ0.24Ｚｎ
0.22Ｃｕ0.06Ｆｅ0.96Ｏ1.96であった。また誘電体セラ
ミック粉としてＰｂＯ，Ｌａ2Ｏ3，ＺｒＯ2，ＴｉＯ2の
各粉末を所定の割合となるように秤量した後、湿式混合
した。混合物を１１５０℃で２時間焼成した後、湿式ミ
ル粉砕し、平均粒径が約０．１μｍの誘電体セラミック
粉を用意した。この組成はＰｂ0.88Ｌａ0.12Ｚｒ0.7Ｔ
ｉ0.3Ｏ3.06であった。
説明する。本実施例のチップ型ＬＣ複合部品は磁性体フ
ェライト粉及び誘電体セラミック粉を所定の割合で混合
した複合セラミック材料を出発原料とする多数枚のグリ
ーンシートを積層し、この積層体をチップ状にして焼結
して作られる。この複合セラミック材料は一定の透磁率
と誘電率を合わせ持った複合機能材料である。この例で
は、磁性体フェライト粉としてＮｉＯ，ＺｎＯ，ＣｕＯ
及びＦｅ2Ｏ3の各粉末を所定の割合となるように秤量し
た後、湿式混合した。混合物を１０００℃で２時間焼成
した後、湿式ミル粉砕し、平均粒径が約０．１μｍの磁
性体フェライト粉を用意した。この組成はＮｉ0.24Ｚｎ
0.22Ｃｕ0.06Ｆｅ0.96Ｏ1.96であった。また誘電体セラ
ミック粉としてＰｂＯ，Ｌａ2Ｏ3，ＺｒＯ2，ＴｉＯ2の
各粉末を所定の割合となるように秤量した後、湿式混合
した。混合物を１１５０℃で２時間焼成した後、湿式ミ
ル粉砕し、平均粒径が約０．１μｍの誘電体セラミック
粉を用意した。この組成はＰｂ0.88Ｌａ0.12Ｚｒ0.7Ｔ
ｉ0.3Ｏ3.06であった。
【０００９】用意した磁性体フェライト粉と誘電体セラ
ミック粉を６０：４０の重量比で混合すると、焼結温度
が１０３０℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は６０〜４０：４０〜６０の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてＣｄＯ−ＺｎＯ
−Ｂ2Ｏ3であり、ＣｄＯ，ＺｎＯ，Ｂ2Ｏ3を１：１：１
のモル比で混合した後、９００℃で１時間焼成し、ミル
粉砕することにより得られ、平均粒径が約０．１μｍの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を６０：４０：１．５の重量比で混
合し、焼結温度が９５０℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
ミック粉を６０：４０の重量比で混合すると、焼結温度
が１０３０℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は６０〜４０：４０〜６０の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてＣｄＯ−ＺｎＯ
−Ｂ2Ｏ3であり、ＣｄＯ，ＺｎＯ，Ｂ2Ｏ3を１：１：１
のモル比で混合した後、９００℃で１時間焼成し、ミル
粉砕することにより得られ、平均粒径が約０．１μｍの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を６０：４０：１．５の重量比で混
合し、焼結温度が９５０℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
【００１０】このようにして得られたグリーンシートは
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布して第１イ
ンダクタ用導体と第２インダクタ用導体とが電気的に絶
縁するように形成される。グリーンシートのインダクタ
用導体の相互接続位置にはスルーホールがあけられ、必
要によりスルーホールに導電性ペーストを充填しながら
所定枚数積層される。得られた積層体は加圧成形された
後、チップ状に切断され、焼成してベアチップとなる。
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布して第１イ
ンダクタ用導体と第２インダクタ用導体とが電気的に絶
縁するように形成される。グリーンシートのインダクタ
用導体の相互接続位置にはスルーホールがあけられ、必
要によりスルーホールに導電性ペーストを充填しながら
所定枚数積層される。得られた積層体は加圧成形された
後、チップ状に切断され、焼成してベアチップとなる。
【００１１】図１（ａ）に示すように、ここでは説明を
簡単にするために、６枚のグリーンシート１１〜１６を
積層した例を挙げる。１枚目のグリーンシート１１には
何も印刷されず導体は形成されない。２枚目と６枚目の
グリーンシート１２及び１６の表面には第１インダクタ
用導体２２と２６のみが形成される。３枚目〜５枚目の
グリーンシート１３〜１５の表面には第１インダクタ用
導体２３〜２５と第２インダクタ用導体３３〜３５が電
気的に絶縁される間隔をあけて形成される。２枚目〜５
枚目のグリーンシート１２〜１５の第１インダクタ用導
体２２〜２５の端部及び３枚目と４枚目のグリーンシー
ト１３と１４の第２インダクタ用導体３３と３４の端部
には下層のインダクタ用導体と接続するためのスルーホ
ール１２ａ〜１５ａ及び１３ｂ，１４ｂがそれぞれあけ
られ、５つのインダクタ用導体２２〜２６及び３つのイ
ンダクタ用導体３３〜３５は積層したときにその厚さ方
向に螺旋状に一連に接続して２つのインダクタを形成す
るようになっている。２枚目のグリーンシート１２のイ
ンダクタ用導体２２の一端２２ａが第１インダクタの始
端としてグリーンシート１２の端縁まで延び、６枚目の
グリーンシート１６のインダクタ用導体２６の一端２６
ａは第１インダクタの終端としてグリーンシート１６の
別の端縁まで延びる。また３枚目のグリーンシート１３
のインダクタ用導体３３の一端３３ａが第２インダクタ
の始端としてグリーンシート１３の端縁まで延び、５枚
目のグリーンシート１５のインダクタ用導体３５の一端
３５ａは第２インダクタの終端としてグリーンシート１
５の別の端縁まで延びる。
簡単にするために、６枚のグリーンシート１１〜１６を
積層した例を挙げる。１枚目のグリーンシート１１には
何も印刷されず導体は形成されない。２枚目と６枚目の
グリーンシート１２及び１６の表面には第１インダクタ
用導体２２と２６のみが形成される。３枚目〜５枚目の
グリーンシート１３〜１５の表面には第１インダクタ用
導体２３〜２５と第２インダクタ用導体３３〜３５が電
気的に絶縁される間隔をあけて形成される。２枚目〜５
枚目のグリーンシート１２〜１５の第１インダクタ用導
体２２〜２５の端部及び３枚目と４枚目のグリーンシー
ト１３と１４の第２インダクタ用導体３３と３４の端部
には下層のインダクタ用導体と接続するためのスルーホ
ール１２ａ〜１５ａ及び１３ｂ，１４ｂがそれぞれあけ
られ、５つのインダクタ用導体２２〜２６及び３つのイ
ンダクタ用導体３３〜３５は積層したときにその厚さ方
向に螺旋状に一連に接続して２つのインダクタを形成す
るようになっている。２枚目のグリーンシート１２のイ
ンダクタ用導体２２の一端２２ａが第１インダクタの始
端としてグリーンシート１２の端縁まで延び、６枚目の
グリーンシート１６のインダクタ用導体２６の一端２６
ａは第１インダクタの終端としてグリーンシート１６の
別の端縁まで延びる。また３枚目のグリーンシート１３
のインダクタ用導体３３の一端３３ａが第２インダクタ
の始端としてグリーンシート１３の端縁まで延び、５枚
目のグリーンシート１５のインダクタ用導体３５の一端
３５ａは第２インダクタの終端としてグリーンシート１
５の別の端縁まで延びる。
【００１２】これらのグリーンシート１１〜１６を積層
し焼成すると、直方体の焼結したベアチップ４１が得ら
れる。図１（ｂ）、図２及び図３に示すように、このベ
アチップ４１の第１端面の両コーナ部には２つのインダ
クタの始端となるインダクタ用導体の一端２２ａ及び３
３ａがそれぞれ露出し、第２端面の両コーナ部には図示
しないがこれらのインダクタの終端となるインダクタ用
導体の一端２６ａ及び３５ａがそれぞれ露出する。第１
及び第２端面のコーナ部に導電性ペーストを塗布し焼付
けることにより信号用電極４２，４３，４４及び４５が
形成される。これによりＬＣ複合部品１０が得られる。
５つのインダクタ用導体２２〜２６はベアチップ４１の
内部でスルーホール１２ａ〜１５ａを介して一連に接続
されインダクタを形成し、３つのインダクタ用導体３３
〜３５はシート１２〜１５を介してインダクタ用導体２
２〜２６と重なってこれらのインダクタ用導体との間で
キャパシタを形成する。この等価回路は図４に示され
る。
し焼成すると、直方体の焼結したベアチップ４１が得ら
れる。図１（ｂ）、図２及び図３に示すように、このベ
アチップ４１の第１端面の両コーナ部には２つのインダ
クタの始端となるインダクタ用導体の一端２２ａ及び３
３ａがそれぞれ露出し、第２端面の両コーナ部には図示
しないがこれらのインダクタの終端となるインダクタ用
導体の一端２６ａ及び３５ａがそれぞれ露出する。第１
及び第２端面のコーナ部に導電性ペーストを塗布し焼付
けることにより信号用電極４２，４３，４４及び４５が
形成される。これによりＬＣ複合部品１０が得られる。
５つのインダクタ用導体２２〜２６はベアチップ４１の
内部でスルーホール１２ａ〜１５ａを介して一連に接続
されインダクタを形成し、３つのインダクタ用導体３３
〜３５はシート１２〜１５を介してインダクタ用導体２
２〜２６と重なってこれらのインダクタ用導体との間で
キャパシタを形成する。この等価回路は図４に示され
る。
【００１３】なお、上記例で示した磁性体フェライト粉
の組成は一例であって、Ｎｉ，Ｚｎ，Ｃｕ，Ｍｎ，Ｍ
ｇ，Ｃｏ等を１種又は２種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
の組成は一例であって、Ｎｉ，Ｚｎ，Ｃｕ，Ｍｎ，Ｍ
ｇ，Ｃｏ等を１種又は２種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
【００１４】
【発明の効果】以上述べたように、本発明によれば、同
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。また第１インダクタ用導体
又は第２インダクタ用導体を互いにアース用導体として
利用することにより、これらのインダクタ用導体により
形成された２つのインダクタは浮遊容量の発生が極めて
少なく、しかも第１インダクタ用導体と第２インダクタ
用導体との間で複数のキャパシタを形成するため、幅広
い周波数のノイズ除去に利用することができる。特に誘
電体のみならず磁性体の特性を有する材料を用いること
により、十分なインダクタンスを取得でき、高性能でプ
リント回路基板等に表面実装可能な小型のノイズフィル
タを実現することができる。
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。また第１インダクタ用導体
又は第２インダクタ用導体を互いにアース用導体として
利用することにより、これらのインダクタ用導体により
形成された２つのインダクタは浮遊容量の発生が極めて
少なく、しかも第１インダクタ用導体と第２インダクタ
用導体との間で複数のキャパシタを形成するため、幅広
い周波数のノイズ除去に利用することができる。特に誘
電体のみならず磁性体の特性を有する材料を用いること
により、十分なインダクタンスを取得でき、高性能でプ
リント回路基板等に表面実装可能な小型のノイズフィル
タを実現することができる。
【図１】（ａ）は本発明のチップ型ＬＣ複合部品の積層
前のグリーンシートの斜視図。（ｂ）はそのチップ型Ｌ
Ｃ複合部品の斜視図。
前のグリーンシートの斜視図。（ｂ）はそのチップ型Ｌ
Ｃ複合部品の斜視図。
【図２】図１（ｂ）のＡ−Ａ線断面図。
【図３】図１（ｂ）のＢ−Ｂ線断面図。
【図４】その等価回路図。
１０ ＬＣ複合部品 １１〜１６ グリーンシート １２ａ〜１５ａ，１３ｂ，１４ｂ スルーホール ２２〜２６ 第１インダクタ用導体 ３３〜３５ 第２インダクタ用導体 ２２ａ，３３ａ インダクタの始端 ２６ａ，３５ａ インダクタの終端 ４１ ベアチップ ４２，４３，４４，４５ 信号用電極
Claims (1)
- 【請求項１】 磁性体フェライト粉及び誘電体セラミッ
ク粉を所定の割合で混合した複合セラミック材料から作
られた多数枚のグリーンシート(11〜16)をその一部(12
〜16)に第１インダクタ用導体(22〜26)と第２インダク
タ用導体(33〜35)とを電気的に絶縁するように形成して
積層した後、この積層体をチップ状にして焼結されたベ
アチップ(41)を主体とし、 前記第１インダクタ用導体(22〜26)及び前記第２インダ
クタ用導体(33〜35)は前記ベアチップ内部で前記シート
(12〜15)に形成されたスルーホール(12a〜15a,13b,14b)
を介してベアチップ(41)の厚さ方向に各別に螺旋状に一
連に接続して２つのインダクタを形成するように構成さ
れ、それぞれの始端(22a,33a)が前記ベアチップ(41)の
第１端面に露出し、かつそれぞれの終端(26a,35a)が前
記ベアチップ(41)の第２端面に露出し、 前記シート(12〜15)を介して前記第１インダクタ用導体
(22〜26)と前記第２インダクタ用導体(33〜35)とが交互
に重なって前記第１インダクタ用導体(22〜26)と前記第
２インダクタ用導体(33〜35)の間でキャパシタを形成す
るように構成され、 前記ベアチップ(41)の第１及び第２端面に露出した前記
第１及び第２インダクタ用導体の始端(22a,33a)及び終
端(26a,35a)にそれぞれ電気的に接続する第１、第２、
第３及び第４信号用電極(42〜45)が前記端面に間隔をあ
けて各別に設けられたことを特徴とするチップ型ＬＣ複
合部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680594A JPH07245242A (ja) | 1994-03-08 | 1994-03-08 | チップ型ｌｃ複合部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680594A JPH07245242A (ja) | 1994-03-08 | 1994-03-08 | チップ型ｌｃ複合部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245242A true JPH07245242A (ja) | 1995-09-19 |
Family
ID=12480006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3680594A Withdrawn JPH07245242A (ja) | 1994-03-08 | 1994-03-08 | チップ型ｌｃ複合部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245242A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204338A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Materials Corp | 固体電子部品 |
| KR20030062468A (ko) * | 2002-01-17 | 2003-07-28 | (주) 래트론 | 분포정수형 필터 및 그 제조방법 |
| US6643913B2 (en) * | 1998-12-15 | 2003-11-11 | Tdk Corporation | Method of manufacturing a laminated ferrite chip inductor |
-
1994
- 1994-03-08 JP JP3680594A patent/JPH07245242A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204338A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Materials Corp | 固体電子部品 |
| US6643913B2 (en) * | 1998-12-15 | 2003-11-11 | Tdk Corporation | Method of manufacturing a laminated ferrite chip inductor |
| KR20030062468A (ko) * | 2002-01-17 | 2003-07-28 | (주) 래트론 | 분포정수형 필터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| US5592134A (en) | EMI filter with a ceramic material having a chemical reaction inhibiting component | |
| US20140232481A1 (en) | Polar-type low pass filter and demultiplexer equipped therewith | |
| JPH11176691A (ja) | 積層チップ電子部品の製造方法 | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JPH0254647B2 (ja) | ||
| JP2020194806A (ja) | 積層型コイル部品 | |
| JPH07263280A (ja) | チップ型ｌｃ複合部品 | |
| JPH07245242A (ja) | チップ型ｌｃ複合部品 | |
| JP3200954B2 (ja) | 複合電子部品 | |
| JPH07245241A (ja) | Ｌｃ複合部品 | |
| JP2002170740A (ja) | Ｌｃ複合部品 | |
| JPH07263279A (ja) | Ｌｃ複合部品 | |
| JPH07249952A (ja) | チップ型のｌｃ複合部品 | |
| JPH07249953A (ja) | Ｌｃ複合チップ部品 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2000182892A (ja) | 複合電子部品およびその製造方法 | |
| JPH07263281A (ja) | チップ型のｌｃ複合部品 | |
| JPH07263282A (ja) | Ｌｃ複合チップ部品 | |
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JPH0115159Y2 (ja) | ||
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |