JPH07231207A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH07231207A JPH07231207A JP2257794A JP2257794A JPH07231207A JP H07231207 A JPH07231207 A JP H07231207A JP 2257794 A JP2257794 A JP 2257794A JP 2257794 A JP2257794 A JP 2257794A JP H07231207 A JPH07231207 A JP H07231207A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- center
- strip lines
- hole
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 各ストリップラインの中心を合わせて，所定
の角度間隔に中心導体を構成し，かつフェライト円板と
の中心部分を合致させることにより，精度を高めるとと
もにかつ生産性向上させることができる非可逆回路素子
を提供すること。 【構成】 非可逆回路素子の中心導体１を板状のストリ
ップライン２で構成した。このストリップライン２は中
心部分に，角度及び位置決めのための貫通小孔３が設け
られている。このストリップラインのうちの少なくとも
一つは，貫通小孔３が長さ方向に設けられた長丸形状を
有することが好ましい。また，ストリップラインを固定
する棒状治具６を備え，この中心導体１は，フェライト
円板４の主面の中心部に，棒状治具６の一端が挿入され
る凹部５が設けられている。
の角度間隔に中心導体を構成し，かつフェライト円板と
の中心部分を合致させることにより，精度を高めるとと
もにかつ生産性向上させることができる非可逆回路素子
を提供すること。 【構成】 非可逆回路素子の中心導体１を板状のストリ
ップライン２で構成した。このストリップライン２は中
心部分に，角度及び位置決めのための貫通小孔３が設け
られている。このストリップラインのうちの少なくとも
一つは，貫通小孔３が長さ方向に設けられた長丸形状を
有することが好ましい。また，ストリップラインを固定
する棒状治具６を備え，この中心導体１は，フェライト
円板４の主面の中心部に，棒状治具６の一端が挿入され
る凹部５が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は，マイクロ波通信機等に
用いる非可逆回路素子に関するものである。
用いる非可逆回路素子に関するものである。
【０００２】
【従来の技術】従来の非可逆回路素子の中心回路の構造
を図１２に示す。図１２に示すように，非可逆回路素子
５０は互いに絶縁された板状の３本のストリップライン
５１を所定角度の間隔で重ね合わせたものを中心導体５
２とし，それが１個のフェライト円板５３上に配置され
る。３本のストリップライン５１はそれぞれ一端５４を
入出力端とし，相対する他端５５は，アースに接続され
ている。３本のストリップライン５１の入出力端側には
整合用コンデンサ５６を接続し，直流磁界印加用マグネ
ットによって直流磁界を印加し，非可逆回路素子を構成
している。尚，前記３本のストリップライン５１の１本
の一端を抵抗５７にて終端することで，アイソレータが
構成される。
を図１２に示す。図１２に示すように，非可逆回路素子
５０は互いに絶縁された板状の３本のストリップライン
５１を所定角度の間隔で重ね合わせたものを中心導体５
２とし，それが１個のフェライト円板５３上に配置され
る。３本のストリップライン５１はそれぞれ一端５４を
入出力端とし，相対する他端５５は，アースに接続され
ている。３本のストリップライン５１の入出力端側には
整合用コンデンサ５６を接続し，直流磁界印加用マグネ
ットによって直流磁界を印加し，非可逆回路素子を構成
している。尚，前記３本のストリップライン５１の１本
の一端を抵抗５７にて終端することで，アイソレータが
構成される。
【０００３】
【発明が解決しようとする課題】従来の非可逆回路素子
は，中心導体を構成する各ストリップラインの中心部，
及び中心導体とフェライト円板の中心部の位置合わせが
困難であった。
は，中心導体を構成する各ストリップラインの中心部，
及び中心導体とフェライト円板の中心部の位置合わせが
困難であった。
【０００４】そこで，本発明の技術的課題は，各ストリ
ップラインの中心を合わせて，所定の角度間隔に中心導
体を構成し，かつフェライト円板との中心部分を合致さ
せることにより，精度を高めるとともにかつ生産性向上
させることができる非可逆回路素子を提供することにあ
る。
ップラインの中心を合わせて，所定の角度間隔に中心導
体を構成し，かつフェライト円板との中心部分を合致さ
せることにより，精度を高めるとともにかつ生産性向上
させることができる非可逆回路素子を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明によれば，中心導
体，フェライト，及び整合用コンデンサを備えて構成さ
れる中心回路に，磁界印加用マグネットによって磁界を
印加してなる非可逆回路素子において，前記中心導体は
板状のストリップラインで構成され，前記ストリップラ
インは中心部分に，角度及び位置決めのための貫通小孔
が設けられていることを特徴とする非可逆回路素子が得
られる。
体，フェライト，及び整合用コンデンサを備えて構成さ
れる中心回路に，磁界印加用マグネットによって磁界を
印加してなる非可逆回路素子において，前記中心導体は
板状のストリップラインで構成され，前記ストリップラ
インは中心部分に，角度及び位置決めのための貫通小孔
が設けられていることを特徴とする非可逆回路素子が得
られる。
【０００６】本発明によれば，前記非可逆回路素子にお
いて，前記ストリップラインのうちの少なくとも一つ
は，前記貫通小孔が長さ方向に設けられた長丸形状を有
することを特徴とする非可逆回路素子が得られる。
いて，前記ストリップラインのうちの少なくとも一つ
は，前記貫通小孔が長さ方向に設けられた長丸形状を有
することを特徴とする非可逆回路素子が得られる。
【０００７】また，本発明によれば，前記いずれかの非
可逆回路素子において，前記貫通孔を貫通して，前記ス
トリップラインを固定する棒状治具を備え，前記フェラ
イトはフェライト円板からなり，前記フェライト円板の
主面の中心部に，前記棒状治具の一端が挿入される凹部
が設けられていることを特徴とする非可逆回路素子が得
られる。
可逆回路素子において，前記貫通孔を貫通して，前記ス
トリップラインを固定する棒状治具を備え，前記フェラ
イトはフェライト円板からなり，前記フェライト円板の
主面の中心部に，前記棒状治具の一端が挿入される凹部
が設けられていることを特徴とする非可逆回路素子が得
られる。
【０００８】
【作用】本発明よる非可逆回路素子は，中心導体を構成
する各ストリップラインの貫通小孔，及びフェライト円
板の凹部を，棒状治具により対応させて，中心の位置合
わせをした後，角ストリップラインを所定の角度にする
ことで，中心導体とフェライト円板を同心円上に配置で
き，中心導体の位置ズレ等による電気的特性の劣化をな
くし，かつ各ストリップラインを所定の角度に簡易に配
置できる。さらに，本発明においては，３本の板状のス
トリップライン各々のうちの少なくとも一つの中心部に
長丸状の貫通小孔を設けることにより，中心位置合わせ
を更に容易にできる。
する各ストリップラインの貫通小孔，及びフェライト円
板の凹部を，棒状治具により対応させて，中心の位置合
わせをした後，角ストリップラインを所定の角度にする
ことで，中心導体とフェライト円板を同心円上に配置で
き，中心導体の位置ズレ等による電気的特性の劣化をな
くし，かつ各ストリップラインを所定の角度に簡易に配
置できる。さらに，本発明においては，３本の板状のス
トリップライン各々のうちの少なくとも一つの中心部に
長丸状の貫通小孔を設けることにより，中心位置合わせ
を更に容易にできる。
【０００９】
【実施例】以下，本発明の実施例を図面を参照して説明
する。
する。
【００１０】（実施例１）図１に本発明の実施例１によ
るアイソレータを成すためのフェライト組立体を示す斜
視図であり，図１（ａ）は中心導体，図１（ｂ）はフェ
ライト組立体を夫々示している。また，図２（ａ）及び
（ｂ）は，図１（ｂ）のフェライト組立体組立手順を示
す平面図である。図１（ａ）において，中心導体１を構
成する３本の板状のストリップライン２には，各々の中
心部に長さ方向に沿う一本の平行直線とその両端の半円
によってできる長丸状の貫通小孔３が設けてある。又，
各ストリップライン２は，端子となる部分以外は絶縁材
でコーティングされ，各々絶縁されている。図１（ｂ）
を参照して，フェライト円板４の中心導体１が配置され
る面を主面４ａとすると，主面の中心部分に貫通小孔３
と同径の円形凹部５が設けられている。貫通小孔３とほ
ぼ同径の円柱状の細棒治具６にて，中心導体１を串刺し
にした後，円形凹部５に挿入する。その後，各ストリッ
プライン２を各々１２０°の間隔に配置する。その際
に，図２（ａ）及び（ｂ）に示すように各ストリップラ
イン２を白抜きの矢印Ａ′，Ｂ′，Ｃ′で示される方向
に移動させながら位置合わせさせると，長丸状の貫通小
孔３の一端にて各ストリップライン２は固定され，より
簡単に中心導体を構成できる。また，３本のストリップ
ライン２のうち，１本については中心の貫通小孔を円形
にしてこれを位置決めの基準にし，他の２本については
前述の長丸状の貫通小孔を設け，これら２本を位置決め
することもできる。そして，耐熱性の接着剤で中心導体
１，及びフェライト円板４を接着して，中心回路をなす
フェライト組立体が完成する。
るアイソレータを成すためのフェライト組立体を示す斜
視図であり，図１（ａ）は中心導体，図１（ｂ）はフェ
ライト組立体を夫々示している。また，図２（ａ）及び
（ｂ）は，図１（ｂ）のフェライト組立体組立手順を示
す平面図である。図１（ａ）において，中心導体１を構
成する３本の板状のストリップライン２には，各々の中
心部に長さ方向に沿う一本の平行直線とその両端の半円
によってできる長丸状の貫通小孔３が設けてある。又，
各ストリップライン２は，端子となる部分以外は絶縁材
でコーティングされ，各々絶縁されている。図１（ｂ）
を参照して，フェライト円板４の中心導体１が配置され
る面を主面４ａとすると，主面の中心部分に貫通小孔３
と同径の円形凹部５が設けられている。貫通小孔３とほ
ぼ同径の円柱状の細棒治具６にて，中心導体１を串刺し
にした後，円形凹部５に挿入する。その後，各ストリッ
プライン２を各々１２０°の間隔に配置する。その際
に，図２（ａ）及び（ｂ）に示すように各ストリップラ
イン２を白抜きの矢印Ａ′，Ｂ′，Ｃ′で示される方向
に移動させながら位置合わせさせると，長丸状の貫通小
孔３の一端にて各ストリップライン２は固定され，より
簡単に中心導体を構成できる。また，３本のストリップ
ライン２のうち，１本については中心の貫通小孔を円形
にしてこれを位置決めの基準にし，他の２本については
前述の長丸状の貫通小孔を設け，これら２本を位置決め
することもできる。そして，耐熱性の接着剤で中心導体
１，及びフェライト円板４を接着して，中心回路をなす
フェライト組立体が完成する。
【００１１】図３，及び図４は，図１及び図２に示すフ
ェライト組立体を用いたアイソレータを示す図であり，
図３は分解組立斜視図及び図４は基台の底面側から眺め
た斜視図である。図３及び図４において，各部品を搭載
する基台１１には，フェライト組立体１０，及びコンデ
ンサ２０を配置するための円形及び四角形状の段部１
２，１３が設けてある。コンデンサ２０は，基台１０
に，配置した場合を示している。これらの段部１２，１
３はフェライト組立体１０，コンデンサ２０を夫々配置
したときに，中心導体１がコンデンサ２０の上面とちょ
うど同一平面上に成るような深さとなっている。又，入
力端子部１４，出力端子部１５，抵抗端子部１６は，同
様にコンデンサ２０の上面と同一平面上となるような高
さとなっている。斜線部はアース電極１７となるアース
電極面であり，一つのスルーホール１８にてアース端子
１９に接続している。同様に，各端子部１４，１５，１
６もスルーホール１８にて各端子５８，５９，２２に接
続している。これらフェライト組立体１０，コンデンサ
２０，抵抗２１を，基台１１に配置して，端子１０ａ，
１０ｂ，１０ｃを端子１５，１４，１６に半田付け後
に，磁石２６及び磁性ヨーク２８と，下面の孔２９内に
磁石２５を挿入し，ヨ−クの突片２７ａ，２７ｂの基部
を溝３０ａ，３０ｂ内に挿入して磁性ヨーク２７で挟み
込み，突片２８ａを折り曲げて，本発明の実施例１によ
るアイソレータが完成する。
ェライト組立体を用いたアイソレータを示す図であり，
図３は分解組立斜視図及び図４は基台の底面側から眺め
た斜視図である。図３及び図４において，各部品を搭載
する基台１１には，フェライト組立体１０，及びコンデ
ンサ２０を配置するための円形及び四角形状の段部１
２，１３が設けてある。コンデンサ２０は，基台１０
に，配置した場合を示している。これらの段部１２，１
３はフェライト組立体１０，コンデンサ２０を夫々配置
したときに，中心導体１がコンデンサ２０の上面とちょ
うど同一平面上に成るような深さとなっている。又，入
力端子部１４，出力端子部１５，抵抗端子部１６は，同
様にコンデンサ２０の上面と同一平面上となるような高
さとなっている。斜線部はアース電極１７となるアース
電極面であり，一つのスルーホール１８にてアース端子
１９に接続している。同様に，各端子部１４，１５，１
６もスルーホール１８にて各端子５８，５９，２２に接
続している。これらフェライト組立体１０，コンデンサ
２０，抵抗２１を，基台１１に配置して，端子１０ａ，
１０ｂ，１０ｃを端子１５，１４，１６に半田付け後
に，磁石２６及び磁性ヨーク２８と，下面の孔２９内に
磁石２５を挿入し，ヨ−クの突片２７ａ，２７ｂの基部
を溝３０ａ，３０ｂ内に挿入して磁性ヨーク２７で挟み
込み，突片２８ａを折り曲げて，本発明の実施例１によ
るアイソレータが完成する。
【００１２】（実施例２）図５は本発明の実施例２によ
るアイソレータを成すための中心回路を示す組み立て分
解組立斜視図であり，（ａ）は中心導体，（ｂ）はフェ
ライト組立体を夫々示している。図５は図１の実施例１
の場合において，３本のストリップライン２の絶縁を絶
縁体７を挿入することによってなされている場合のもの
である。絶縁体７の中心部にはストリップライン２の中
心部に設けられた貫通小孔３と同径の円形の貫通小孔７
ａが設けてあり，重ね合わせる各ストリップライン２の
間に重ねられる。この場合，ストリップライン２の絶縁
を省略できるので，実施例のものよりも作成が簡単で，
また，容易に組み立てられる。その他の構成は，実施例
１のものと同様である。
るアイソレータを成すための中心回路を示す組み立て分
解組立斜視図であり，（ａ）は中心導体，（ｂ）はフェ
ライト組立体を夫々示している。図５は図１の実施例１
の場合において，３本のストリップライン２の絶縁を絶
縁体７を挿入することによってなされている場合のもの
である。絶縁体７の中心部にはストリップライン２の中
心部に設けられた貫通小孔３と同径の円形の貫通小孔７
ａが設けてあり，重ね合わせる各ストリップライン２の
間に重ねられる。この場合，ストリップライン２の絶縁
を省略できるので，実施例のものよりも作成が簡単で，
また，容易に組み立てられる。その他の構成は，実施例
１のものと同様である。
【００１３】（実施例３）図６は本発明の実施例３によ
るアイソレータの中心回路を示す分解組立斜視図であ
り，図６（ａ）は中心導体，（ｂ）はフェライト組立体
を夫々示している。
るアイソレータの中心回路を示す分解組立斜視図であ
り，図６（ａ）は中心導体，（ｂ）はフェライト組立体
を夫々示している。
【００１４】また，図７は図６（ｂ）のフェライト組立
体を用いた中心回路を示している。図６（ａ）におい
て，中心導体１を構成する３本の板状のストリップライ
ン３２には，各々の中心部に貫通小孔３３が設けてあ
る。又，各ストリップライン３２は，端子となる部分以
外は絶縁材でコーティングされ，各々絶縁されている。
フェライト円板４の中心導体３１が配置される面を主面
４ａとすると，主面の中心部分に貫通小孔３３と同径の
円形凹部５が設けられている。貫通小孔３３とほぼ同径
の円柱状の細棒治具６にて，中心導体３１を串刺しにし
た後，円形凹部５に挿入する。その後，各ストリップラ
イン３２を，各々１２０°の間隔に配置し，耐熱性の接
着剤で中心導体３１，及びフェライト円板４を接着し
て，中心回路をなすフェライト組立体が完成する。
体を用いた中心回路を示している。図６（ａ）におい
て，中心導体１を構成する３本の板状のストリップライ
ン３２には，各々の中心部に貫通小孔３３が設けてあ
る。又，各ストリップライン３２は，端子となる部分以
外は絶縁材でコーティングされ，各々絶縁されている。
フェライト円板４の中心導体３１が配置される面を主面
４ａとすると，主面の中心部分に貫通小孔３３と同径の
円形凹部５が設けられている。貫通小孔３３とほぼ同径
の円柱状の細棒治具６にて，中心導体３１を串刺しにし
た後，円形凹部５に挿入する。その後，各ストリップラ
イン３２を，各々１２０°の間隔に配置し，耐熱性の接
着剤で中心導体３１，及びフェライト円板４を接着し
て，中心回路をなすフェライト組立体が完成する。
【００１５】図７は図６（ｂ）のフェライト組立体を用
いたアイソレータの回路図である。図７に示すように，
アイソレータは，フェライト組立体のストリップライン
３２の一端が夫々アースされ，他端はコンデンサ２０を
介して接地されるとともに，この他端の一部が抵抗２１
を介して接地される。
いたアイソレータの回路図である。図７に示すように，
アイソレータは，フェライト組立体のストリップライン
３２の一端が夫々アースされ，他端はコンデンサ２０を
介して接地されるとともに，この他端の一部が抵抗２１
を介して接地される。
【００１６】図８及び図９は図７のアイソレータの構成
を示す斜視図であり，図９は分解組立斜視図，図９は基
台の底面側から眺めた斜視図である。
を示す斜視図であり，図９は分解組立斜視図，図９は基
台の底面側から眺めた斜視図である。
【００１７】図８において，各部品を搭載する基台１１
には，フェライト組立体３５，及びコンデンサ２０を配
置するための四角形及び円形の段部１２，１３が設けて
ある。コンデンサ２０は，基台１１に，配置した場合を
示している。これらの段部１２，１３はフェライト組立
体１０，コンデンサ２０を配置したときに，中心導体３
１がコンデンサ１２の上面とちょうど同一平面上になる
ような深さとなっている。又，入力端子部１４，出力端
子部１５，抵抗端子部１６は，同様にコンデンサ２０の
上面と同一平面上となるような高さとなっている。斜線
部はアース電極１７となるアース電極面であり，スルー
ホール１８にてアース端子１９に接続している。同様
に，各端子部１４，１５，１６もスルーホール１８にて
各端子１９，２２，５８，５９に夫々接続している。こ
れらフェライト組立体３５，コンデンサ２０，抵抗２１
を，基台１１に配置し，端子３５ａ，３５ｂ，３５ｃを
端子１５，１４，１６に夫々半田付け後に，磁石，磁性
ヨークを実施例１と同様に配置して，本発明の実施例３
によるアイソレータが完成する。
には，フェライト組立体３５，及びコンデンサ２０を配
置するための四角形及び円形の段部１２，１３が設けて
ある。コンデンサ２０は，基台１１に，配置した場合を
示している。これらの段部１２，１３はフェライト組立
体１０，コンデンサ２０を配置したときに，中心導体３
１がコンデンサ１２の上面とちょうど同一平面上になる
ような深さとなっている。又，入力端子部１４，出力端
子部１５，抵抗端子部１６は，同様にコンデンサ２０の
上面と同一平面上となるような高さとなっている。斜線
部はアース電極１７となるアース電極面であり，スルー
ホール１８にてアース端子１９に接続している。同様
に，各端子部１４，１５，１６もスルーホール１８にて
各端子１９，２２，５８，５９に夫々接続している。こ
れらフェライト組立体３５，コンデンサ２０，抵抗２１
を，基台１１に配置し，端子３５ａ，３５ｂ，３５ｃを
端子１５，１４，１６に夫々半田付け後に，磁石，磁性
ヨークを実施例１と同様に配置して，本発明の実施例３
によるアイソレータが完成する。
【００１８】（実施例４）図１０は本発明の実施例４に
よるアイソレータに用いる中心回路を示す分解組立斜視
図であり，（ａ）は中心導体，（ｂ）はフェライト組立
体である。図１０は図６の実施例３の場合において，３
本のストリップライン３２の絶縁を絶縁体７を挿入する
ことによってなされている場合のものである。絶縁体７
の中心部にはストリップライン３２の中心部に設けられ
た貫通小孔３３と同径の貫通小孔７ａが設けてあり，重
ね合わせる各ストリップライン３２の間に重ねられる。
この実施例４に係る中心導体も図８及び図９で示すもの
と同様にアイソレータに組み立てられる。
よるアイソレータに用いる中心回路を示す分解組立斜視
図であり，（ａ）は中心導体，（ｂ）はフェライト組立
体である。図１０は図６の実施例３の場合において，３
本のストリップライン３２の絶縁を絶縁体７を挿入する
ことによってなされている場合のものである。絶縁体７
の中心部にはストリップライン３２の中心部に設けられ
た貫通小孔３３と同径の貫通小孔７ａが設けてあり，重
ね合わせる各ストリップライン３２の間に重ねられる。
この実施例４に係る中心導体も図８及び図９で示すもの
と同様にアイソレータに組み立てられる。
【００１９】図１１は図１０に示す中心導体を用いたア
イソレータの回路図を示す。図１０に示すように，アイ
ソレータは，各ストリップライン３２の一端は夫々アー
スされ，他端はコンデンサ２０を介して接地されてい
る。一つのストリップライン３２の他端には，図７で示
すものと同様に抵抗が，コンデンサ２０と並列に設けら
れている。
イソレータの回路図を示す。図１０に示すように，アイ
ソレータは，各ストリップライン３２の一端は夫々アー
スされ，他端はコンデンサ２０を介して接地されてい
る。一つのストリップライン３２の他端には，図７で示
すものと同様に抵抗が，コンデンサ２０と並列に設けら
れている。
【００２０】
【発明の効果】以上，説明したように，本発明では，中
心導体を構成する３本のストリップラインの中心部に貫
通小孔を設け，フェライト円板の主面の中心部に円形凹
部を設けることによって，同心円上に中心導体を所定の
角度に簡易に配置して組み合わせることができるので，
中心導体およびフェライト円板の中心部分の位置ズレに
よる電気的特性の劣化のない非可逆回路素子を提供する
ことができる。
心導体を構成する３本のストリップラインの中心部に貫
通小孔を設け，フェライト円板の主面の中心部に円形凹
部を設けることによって，同心円上に中心導体を所定の
角度に簡易に配置して組み合わせることができるので，
中心導体およびフェライト円板の中心部分の位置ズレに
よる電気的特性の劣化のない非可逆回路素子を提供する
ことができる。
【００２１】また，本発明において，貫通孔を長丸形状
としたので，中心導体およびフェライト円板の中心部分
の位置ズレを更に防止することができる。
としたので，中心導体およびフェライト円板の中心部分
の位置ズレを更に防止することができる。
【図１】本発明の実施例１によるアイソレータに用いる
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
【図２】（ａ），（ｂ）は図１（ｂ）のフェライト組立
体の組立手順を示す図である。
体の組立手順を示す図である。
【図３】図１（ｂ）のフェライト組立体を用いたアイソ
レータの分解組立斜視図である。
レータの分解組立斜視図である。
【図４】図３の基台を底面側から眺めた斜視図である。
【図５】本発明の実施例２によるアイソレータに用いる
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
【図６】本発明の実施例３によるアイソレータに用いる
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
フェライト組立体を示す分解組立斜視図であり，（ａ）
は中心導体，（ｂ）はフェライト組立体を示している。
【図７】図６（ｂ）のフェライト組立体を用いたアイソ
レータの回路図である。
レータの回路図である。
【図８】図６（ｂ）のフェライト組立体を用いたアイソ
レータの分解組立斜視図である。
レータの分解組立斜視図である。
【図９】図８のアイソレータの基台の底面側から眺めた
斜視図である。
斜視図である。
【図１０】本発明の実施例４によるアイソレータに用い
るフェライト組立体を示す分解組立斜視図であり，
（ａ）は中心導体，（ｂ）はフェライト組立体を示して
いる。
るフェライト組立体を示す分解組立斜視図であり，
（ａ）は中心導体，（ｂ）はフェライト組立体を示して
いる。
【図１１】図１０（ｂ）のフェライト組立体を用いたア
イソレータの回路図である。
イソレータの回路図である。
【図１２】従来例に係るアイソレータの回路図である。
１，１´，３１，３１´，５２ 中心導体 ２，３２，５１ ストリップライン ３，７ａ，３３ 貫通小孔 ４，５３ フェライト円板 ５ 円形凹部 ６ 細棒治具 ７ 絶縁体 １０ フェライト組立体 １１ 基台 １２，１３ 段部 １４ 入力端子部 １５ 出力端子部 １６ 抵抗端子部 １７ アース電極 １８ スルーホール ２０，５６ コンデンサ １９，２２ アース端子 ２１，５７ 抵抗 ２５，２６ 円板磁石 ２７，２８ 磁性ヨーク ５８ 入力端子 ５９ 出力端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年５月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】図３，及び図４は，図１及び図２に示すフ
ェライト組立体を用いたアイソレータを示す図であり，
図３は分解組立斜視図及び図４は基台の底面側から眺め
た斜視図である。図３及び図４において，各部品を搭載
する基台１１には，フェライト組立体１０，及びコンデ
ンサ２４を配置するための円形及び四角形状の段部１
２，１３が設けてある。コンデンサ２０は，基台１０
に，配置した場合を示している。これらの段部１２，１
３はフェライト組立体１０，コンデンサ２４を夫々配置
したときに，中心導体１がコンデンサ２０の上面とちょ
うど同一平面上に成るような深さとなっている。又，入
力端子部１４，出力端子部１５，抵抗端子部１６は，同
様にコンデンサ２０の上面と同一平面上となるような高
さとなっている。斜線部はアース電極１７となるアース
電極面であり，一つのスルーホール１８にてアース端子
１９に接続している。同様に，各端子部１４，１５，２
３もスルーホール１８にて各端子５８，５９，２２に接
続している。これらフェライト組立体１０，コンデンサ
２４，抵抗２１を，基台１１に配置して，端子１０ａ，
１０ｂ，１０ｃを端子部１５，１４，１６に半田付け後
に，磁石２６及び磁性ヨーク２８と，下面の孔２９内に
磁石２５を挿入し，ヨークの突片２７ａ，２７ｂの基部
を溝３０ａ，３０ｂ内に挿入して磁性ヨーク２７で挟み
込み，突片２８ａを折り曲げて，本発明の実施例１によ
るアイソレータが完成する。
ェライト組立体を用いたアイソレータを示す図であり，
図３は分解組立斜視図及び図４は基台の底面側から眺め
た斜視図である。図３及び図４において，各部品を搭載
する基台１１には，フェライト組立体１０，及びコンデ
ンサ２４を配置するための円形及び四角形状の段部１
２，１３が設けてある。コンデンサ２０は，基台１０
に，配置した場合を示している。これらの段部１２，１
３はフェライト組立体１０，コンデンサ２４を夫々配置
したときに，中心導体１がコンデンサ２０の上面とちょ
うど同一平面上に成るような深さとなっている。又，入
力端子部１４，出力端子部１５，抵抗端子部１６は，同
様にコンデンサ２０の上面と同一平面上となるような高
さとなっている。斜線部はアース電極１７となるアース
電極面であり，一つのスルーホール１８にてアース端子
１９に接続している。同様に，各端子部１４，１５，２
３もスルーホール１８にて各端子５８，５９，２２に接
続している。これらフェライト組立体１０，コンデンサ
２４，抵抗２１を，基台１１に配置して，端子１０ａ，
１０ｂ，１０ｃを端子部１５，１４，１６に半田付け後
に，磁石２６及び磁性ヨーク２８と，下面の孔２９内に
磁石２５を挿入し，ヨークの突片２７ａ，２７ｂの基部
を溝３０ａ，３０ｂ内に挿入して磁性ヨーク２７で挟み
込み，突片２８ａを折り曲げて，本発明の実施例１によ
るアイソレータが完成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図８において，各部品を搭載する基台１１
には，フェライト組立体３５，及びコンデンサ２４を配
置するための四角形及び円形の段部１２，１３が設けて
ある。コンデンサ２０は，基台１１に，配置した場合を
示している。これらの段部１２，１３はフェライト組立
体１０，コンデンサ２４を配置したときに，中心導体３
１がコンデンサ２０の上面とちょうど同一平面上になる
ような深さとなっている。又，入力端子部１４，出力端
子部１５，抵抗端子部１６は，同様にコンデンサ２４の
上面と同一平面上となるような高さとなっている。斜線
部はアース電極１７となるアース電極面であり，スルー
ホール１８にてアース端子１９に接続している。同様
に，各端子部１４，１５，１６もスルーホール１８にて
各端子５８，５９，２２に夫々接続している。これらフ
ェライト組立体３５，コンデンサ２４，抵抗２１を，基
台１１に配置し，端子３５ａ，３５ｂ，３５ｃを端子部
１５，１４，１６に夫々半田付け後に，磁石，磁性ヨー
クを実施例１と同様に配置して，本発明の実施例３によ
るアイソレータが完成する。
には，フェライト組立体３５，及びコンデンサ２４を配
置するための四角形及び円形の段部１２，１３が設けて
ある。コンデンサ２０は，基台１１に，配置した場合を
示している。これらの段部１２，１３はフェライト組立
体１０，コンデンサ２４を配置したときに，中心導体３
１がコンデンサ２０の上面とちょうど同一平面上になる
ような深さとなっている。又，入力端子部１４，出力端
子部１５，抵抗端子部１６は，同様にコンデンサ２４の
上面と同一平面上となるような高さとなっている。斜線
部はアース電極１７となるアース電極面であり，スルー
ホール１８にてアース端子１９に接続している。同様
に，各端子部１４，１５，１６もスルーホール１８にて
各端子５８，５９，２２に夫々接続している。これらフ
ェライト組立体３５，コンデンサ２４，抵抗２１を，基
台１１に配置し，端子３５ａ，３５ｂ，３５ｃを端子部
１５，１４，１６に夫々半田付け後に，磁石，磁性ヨー
クを実施例１と同様に配置して，本発明の実施例３によ
るアイソレータが完成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １，１´，３１，３１´，５２ 中心導体 ２，３２，５１ ストリップライン ３，７ａ，３３ 貫通小孔 ４，５３ フェライト円板 ５ 円形凹部 ６ 細棒治具 ７ 絶縁体 １０ フェライト組立体 １１ 基台 １２，１３ 段部 １４ 入力端子部 １５ 出力端子部 １６ 抵抗端子部 １７ アース電極 １８ スルーホール ２０，２４，５６ コンデンサ １９，２２ アース端子 ２１，５７ 抵抗 ２５，２６ 円板磁石 ２７，２８ 磁性ヨーク ５８ 入力端子 ５９ 出力端子
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
Claims (3)
- 【請求項１】 中心導体，フェライト，及び整合用コン
デンサを備えて構成される中心回路に，磁界印加用マグ
ネットによって磁界を印加してなる非可逆回路素子にお
いて，前記中心導体は板状のストリップラインで構成さ
れ，前記ストリップラインは中心部分に，角度及び位置
決めのための貫通小孔が設けられていることを特徴とす
る非可逆回路素子。 - 【請求項２】 請求項１記載の非可逆回路素子におい
て，前記ストリップラインのうちの少なくとも一つは，
前記貫通小孔が長さ方向に設けられた長丸形状を有する
ことを特徴とする非可逆回路素子。 - 【請求項３】 請求項１又は２記載の非可逆回路素子に
おいて，前記貫通孔を貫通して，前記ストリップライン
を固定する棒状治具を備え，前記フェライトはフェライ
ト円板からなり，前記フェライト円板の主面の中心部
に，前記棒状治具の一端が挿入される凹部が設けられて
いることを特徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257794A JPH07231207A (ja) | 1994-02-21 | 1994-02-21 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257794A JPH07231207A (ja) | 1994-02-21 | 1994-02-21 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231207A true JPH07231207A (ja) | 1995-08-29 |
Family
ID=12086727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257794A Withdrawn JPH07231207A (ja) | 1994-02-21 | 1994-02-21 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352488B1 (ko) * | 2000-11-24 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자의 가네트 페라이트 결합용 지그 |
| KR100501453B1 (ko) * | 2002-03-28 | 2005-07-18 | 주식회사 에이스테크놀로지 | 아이솔레이터 정션과 페라이트의 조립장치 및 방법 |
-
1994
- 1994-02-21 JP JP2257794A patent/JPH07231207A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352488B1 (ko) * | 2000-11-24 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자의 가네트 페라이트 결합용 지그 |
| KR100501453B1 (ko) * | 2002-03-28 | 2005-07-18 | 주식회사 에이스테크놀로지 | 아이솔레이터 정션과 페라이트의 조립장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07231207A (ja) | 非可逆回路素子 | |
| JPH088612A (ja) | 非可逆回路素子 | |
| US6982608B2 (en) | Isolator suitable for miniaturization | |
| US6734751B2 (en) | Center electrode assembly, manufacturing method therefor, nonreciprocal circuit device, and communication apparatus | |
| JPH07326907A (ja) | 非可逆回路素子 | |
| JPH0714704U (ja) | 非可逆回路素子 | |
| JPS6324701A (ja) | 分布定数線路装置 | |
| KR20030035958A (ko) | 비가역 회로소자 | |
| JP4530165B2 (ja) | 非可逆回路素子及び通信装置 | |
| US6670862B2 (en) | Nonreciprocal circuit device and communication apparatus | |
| US20040227473A1 (en) | Non-reciprocal circuit element for adjusting magnetic flux density by a gap between two yokes and method for manufacturing the same | |
| JP2004112672A (ja) | 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法 | |
| JPH07336112A (ja) | 集中定数型アイソレータ及びその調整方法 | |
| JPH07122909A (ja) | 非可逆回路素子 | |
| JPH0223081B2 (ja) | ||
| JP2005223729A (ja) | 非可逆回路素子、及びその製造方法 | |
| JPH0119443Y2 (ja) | ||
| JP3872042B2 (ja) | 非可逆回路素子の製造方法 | |
| JPH084723Y2 (ja) | 集中定数型サーキュレータ | |
| JP2005223728A (ja) | 非可逆回路素子 | |
| JP2002319805A (ja) | 中心電極組立体、非可逆回路素子、通信装置及び中心電極組立体の製造方法 | |
| JP2001060808A (ja) | 非可逆回路素子及び通信機装置 | |
| JPH0865013A (ja) | 集中定数型アイソレータ | |
| JPH0582110U (ja) | 非可逆回路素子 | |
| JPH04355503A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |