JPH07211744A - 面実装ハイブリッドｉｃ - Google Patents
面実装ハイブリッドｉｃInfo
- Publication number
- JPH07211744A JPH07211744A JP189194A JP189194A JPH07211744A JP H07211744 A JPH07211744 A JP H07211744A JP 189194 A JP189194 A JP 189194A JP 189194 A JP189194 A JP 189194A JP H07211744 A JPH07211744 A JP H07211744A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- connector
- circuit pattern
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 回路パターンの接合面に貫通する孔若しくは
先端を閉塞した穴を設ける一方、これに係止する接続子
を設けたチップ部品を装着して位置決めする面実装ハイ
ブリッドＩＣの提供を目的とする。 【構成】 基板１に回路パターンと側面に電極を形成し
て表面にチップ部品１を搭載し、前記基板１の表面をシ
ェルにて被ってなる面実装ハイブリッドＩＣにおいて、
前記回路パターンに、導体にてスルーホール５を形成す
る一方、前記チップ１部品に、先端を緊縮した接続子２
を設け、この接続子２を前記スルーホール５に係止して
接合する。第２の例として、前記回路パターンに、貫通
孔６を形成する。第３の例として、前記回路パターン
に、導体にて先端を閉塞した穴７を形成する。第４の例
として、前記回路パターンに、先端を閉塞した穴８を形
成する。
先端を閉塞した穴を設ける一方、これに係止する接続子
を設けたチップ部品を装着して位置決めする面実装ハイ
ブリッドＩＣの提供を目的とする。 【構成】 基板１に回路パターンと側面に電極を形成し
て表面にチップ部品１を搭載し、前記基板１の表面をシ
ェルにて被ってなる面実装ハイブリッドＩＣにおいて、
前記回路パターンに、導体にてスルーホール５を形成す
る一方、前記チップ１部品に、先端を緊縮した接続子２
を設け、この接続子２を前記スルーホール５に係止して
接合する。第２の例として、前記回路パターンに、貫通
孔６を形成する。第３の例として、前記回路パターン
に、導体にて先端を閉塞した穴７を形成する。第４の例
として、前記回路パターンに、先端を閉塞した穴８を形
成する。
Description
【０００１】
【産業上の利用分野】本発明は面実装ハイブリッドＩＣ
に係わり、より詳細には内蔵するチップ部品と回路パタ
ーンとの接合構造に関する。
に係わり、より詳細には内蔵するチップ部品と回路パタ
ーンとの接合構造に関する。
【０００２】
【従来の技術】従来の面実装ハイブリッドＩＣに代表さ
れる組立品の構造は、図６の要部拡大側面図および側断
面図に示すように、例えば、セラミック基板２１の表面
に回路パターン２２にて回路とチップ部品２６等の接続
子２７を接合する接合面２８を形成し、この接合面２８
にクリーム半田２９を印刷して前記接続子２７を載置
し、リフロー工程を経て接合することにより、前記回路
パターン２２と前記チップ部品２６等により回路を構成
する一方、前記セラミック基板２１の裏面に回路パター
ン２３にて前記回路に係合する回路を形成し、側面に前
記両回路から延出して外部に接続する電極２４を備え、
前記セラミック基板の表面の前記回路に、素材を樹脂系
にて底面を開放した箱状のシェル２５を被せ、このシェ
ル２５の開口縁を前記セラミック基板２１の表面にエポ
キシ系の樹脂にて接着することにより、前記セラミック
基板２１の表面の前記回路パターン２２と前記チップ部
品２６等の装着部品を封止して完成体としているのが一
般的である。
れる組立品の構造は、図６の要部拡大側面図および側断
面図に示すように、例えば、セラミック基板２１の表面
に回路パターン２２にて回路とチップ部品２６等の接続
子２７を接合する接合面２８を形成し、この接合面２８
にクリーム半田２９を印刷して前記接続子２７を載置
し、リフロー工程を経て接合することにより、前記回路
パターン２２と前記チップ部品２６等により回路を構成
する一方、前記セラミック基板２１の裏面に回路パター
ン２３にて前記回路に係合する回路を形成し、側面に前
記両回路から延出して外部に接続する電極２４を備え、
前記セラミック基板の表面の前記回路に、素材を樹脂系
にて底面を開放した箱状のシェル２５を被せ、このシェ
ル２５の開口縁を前記セラミック基板２１の表面にエポ
キシ系の樹脂にて接着することにより、前記セラミック
基板２１の表面の前記回路パターン２２と前記チップ部
品２６等の装着部品を封止して完成体としているのが一
般的である。
【０００３】そこで、前記回路パターン２２の前記接合
面２８と前記チップ部品２６等の前記接続子２７との接
合においては、装着機を用いて前記接合面２８の前記ク
リーム半田２９上に前記接続子２７を合わせて加熱する
ことにより、前記クリーム半田２９を溶融して接合して
いる。しかしながら、これらの接合は、前記回路パター
ン２２の平面上に前記接合面２８が設けられているた
め、前記チップ部品２６等の面実装部品の装着精度の誤
差が生じることがあることとあいまって、前記クリーム
半田２９の溶融時温度上昇による熱膨張係数の違い等か
ら前記接続子２７の位置が移動し、その結果、前記接合
面２８の中心に対する誤差が生じ、隣接する前記接合面
２８との間隙が狭くなり、前記クリーム半田２９を介し
て双方の前記接続子２７と前記接合面２８とをショート
することがある。
面２８と前記チップ部品２６等の前記接続子２７との接
合においては、装着機を用いて前記接合面２８の前記ク
リーム半田２９上に前記接続子２７を合わせて加熱する
ことにより、前記クリーム半田２９を溶融して接合して
いる。しかしながら、これらの接合は、前記回路パター
ン２２の平面上に前記接合面２８が設けられているた
め、前記チップ部品２６等の面実装部品の装着精度の誤
差が生じることがあることとあいまって、前記クリーム
半田２９の溶融時温度上昇による熱膨張係数の違い等か
ら前記接続子２７の位置が移動し、その結果、前記接合
面２８の中心に対する誤差が生じ、隣接する前記接合面
２８との間隙が狭くなり、前記クリーム半田２９を介し
て双方の前記接続子２７と前記接合面２８とをショート
することがある。
【０００４】
【発明が解決しようとする課題】本発明はこのような点
に鑑みなされたもので、回路パターンの接合面に貫通す
る孔若しくは先端を閉塞した穴を設け、これにチップ部
品の接続子が係止して位置決めされる面実装ハイブリッ
ドＩＣを提供するものである。
に鑑みなされたもので、回路パターンの接合面に貫通す
る孔若しくは先端を閉塞した穴を設け、これにチップ部
品の接続子が係止して位置決めされる面実装ハイブリッ
ドＩＣを提供するものである。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するため、本願第１の発明は、基板に回路パターンと
側面に電極を形成して表面にチップ部品を搭載し、前記
基板の表面をシェルにて被ってなる面実装ハイブリッド
ＩＣにおいて、前記回路パターンに、導体にてスルーホ
ールを形成する一方、前記チップ部品に、先端を緊縮し
た接続子を設け、該接続子を前記スルーホールに係止し
て接合してなることを特徴とする。本願第２の発明は、
基板に回路パターンと側面に電極を形成して表面にチッ
プ部品を搭載し、前記基板の表面をシェルにて被ってな
る面実装ハイブリッドＩＣにおいて、前記回路パターン
に、貫通孔を形成する一方、前記チップ部品に、先端を
緊縮した接続子を設け、該接続子を前記貫通孔に係止し
て接合してなることを特徴とする。本願第３の発明は、
基板に回路パターンと側面に電極を形成して表面にチッ
プ部品を搭載し、前記基板の表面をシェルにて被ってな
る面実装ハイブリッドＩＣにおいて、前記回路パターン
に、導体にて先端を閉塞した穴を形成する一方、前記チ
ップ部品に、先端を緊縮した接続子を設け、該接続子を
前記穴に係止して接合してなることを特徴とする。本願
第４の発明は、基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、先端を閉塞した穴を形成する一方、
前記チップ部品に、先端を緊縮した接続子を設け、該接
続子を前記穴に係止して接合してなることを特徴とす
る。
決するため、本願第１の発明は、基板に回路パターンと
側面に電極を形成して表面にチップ部品を搭載し、前記
基板の表面をシェルにて被ってなる面実装ハイブリッド
ＩＣにおいて、前記回路パターンに、導体にてスルーホ
ールを形成する一方、前記チップ部品に、先端を緊縮し
た接続子を設け、該接続子を前記スルーホールに係止し
て接合してなることを特徴とする。本願第２の発明は、
基板に回路パターンと側面に電極を形成して表面にチッ
プ部品を搭載し、前記基板の表面をシェルにて被ってな
る面実装ハイブリッドＩＣにおいて、前記回路パターン
に、貫通孔を形成する一方、前記チップ部品に、先端を
緊縮した接続子を設け、該接続子を前記貫通孔に係止し
て接合してなることを特徴とする。本願第３の発明は、
基板に回路パターンと側面に電極を形成して表面にチッ
プ部品を搭載し、前記基板の表面をシェルにて被ってな
る面実装ハイブリッドＩＣにおいて、前記回路パターン
に、導体にて先端を閉塞した穴を形成する一方、前記チ
ップ部品に、先端を緊縮した接続子を設け、該接続子を
前記穴に係止して接合してなることを特徴とする。本願
第４の発明は、基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、先端を閉塞した穴を形成する一方、
前記チップ部品に、先端を緊縮した接続子を設け、該接
続子を前記穴に係止して接合してなることを特徴とす
る。
【０００６】
【作用】以上のように構成したので、本発明による面実
装ハイブリッドＩＣによれば、回路パターンの接合面の
貫通する孔若しくは先端を閉塞した穴上にクリーム半田
若しくは導電性ペーストを塗着し、チップ部品を載置し
て接続子を前記貫通する孔若しくは先端を閉塞した穴に
挿着することにより、前記接合面上に位置決めされてリ
フロー工程を経て接合される。
装ハイブリッドＩＣによれば、回路パターンの接合面の
貫通する孔若しくは先端を閉塞した穴上にクリーム半田
若しくは導電性ペーストを塗着し、チップ部品を載置し
て接続子を前記貫通する孔若しくは先端を閉塞した穴に
挿着することにより、前記接合面上に位置決めされてリ
フロー工程を経て接合される。
【０００７】
【実施例】以下、図面に基づいて本発明によるの実施例
を詳細に説明する。図１、図２、図３および図４は面実
装ハイブリッドＩＣの要部を拡大した側断面図で、図５
はチップ部品の底面を示す斜視図である。図において、
１はチップ部品で、この底面には円錐形状に先端を緊縮
し、所定の円周を形成した接続子２が設けられている。
３は基材をセラミック若しくはアルミナからなる基板
で、同基板の表面には導体にて回路パターンが形成され
ている。４は接合面で、前記基板１の回路パターン上に
形成されている。５はスルーホールで、前記接合面４の
中心に孔を貫通し、この内周面を導体にして前記接合面
４と一体としている。６は貫通孔で、前記接合面４の中
心を貫通している。７は先端を閉塞した穴で、前記接合
面４の中心に凹みを形成し、この内面を導体にして前記
接合面４と一体としている。８は先端を閉塞した穴で、
前記接合面４の中心に凹みを形成している。
を詳細に説明する。図１、図２、図３および図４は面実
装ハイブリッドＩＣの要部を拡大した側断面図で、図５
はチップ部品の底面を示す斜視図である。図において、
１はチップ部品で、この底面には円錐形状に先端を緊縮
し、所定の円周を形成した接続子２が設けられている。
３は基材をセラミック若しくはアルミナからなる基板
で、同基板の表面には導体にて回路パターンが形成され
ている。４は接合面で、前記基板１の回路パターン上に
形成されている。５はスルーホールで、前記接合面４の
中心に孔を貫通し、この内周面を導体にして前記接合面
４と一体としている。６は貫通孔で、前記接合面４の中
心を貫通している。７は先端を閉塞した穴で、前記接合
面４の中心に凹みを形成し、この内面を導体にして前記
接合面４と一体としている。８は先端を閉塞した穴で、
前記接合面４の中心に凹みを形成している。
【０００８】本願第１において、前記接合面４の前記ス
ルーホール５上にクリーム半田若しくは導電性ペースト
９をディスペンサにて塗着し、前記チップ部品１の前記
接続子２の円錐形状に緊縮した先端を前記スルーホール
５に挿着し、リフロー炉の加熱工程を経ることにより前
記スルーホール５に前記接続子２が位置決めされて前記
接合面４に接合する。本願第２、第２、第３および第４
において、前述同様に前記接合面４の前記貫通孔６、穴
８および穴９上に前記クリーム半田若しくは導電性ペー
スト９を塗着し、前記チップ部品１の前記接続子２の先
端を前記貫通孔６、穴８および穴９に挿着し、加熱工程
を経て接合する。
ルーホール５上にクリーム半田若しくは導電性ペースト
９をディスペンサにて塗着し、前記チップ部品１の前記
接続子２の円錐形状に緊縮した先端を前記スルーホール
５に挿着し、リフロー炉の加熱工程を経ることにより前
記スルーホール５に前記接続子２が位置決めされて前記
接合面４に接合する。本願第２、第２、第３および第４
において、前述同様に前記接合面４の前記貫通孔６、穴
８および穴９上に前記クリーム半田若しくは導電性ペー
スト９を塗着し、前記チップ部品１の前記接続子２の先
端を前記貫通孔６、穴８および穴９に挿着し、加熱工程
を経て接合する。
【０００９】
【発明の効果】以上に説明したように、本発明による面
実装ハイブリッドＩＣにおいては、回路パターンの接合
面に貫通する孔若しくは先端を閉塞した穴に、チップ部
品の接続子に形成した円錐形状の先端が挿着されて位置
決めされるため、自動装着機の装着に誤差が生じても、
この接続子が接合面の中心に位置するように補正される
ものである。従って、従来技術の回路パターンの平面上
に装着する方法より精度が得られ、かつ、クリーム半田
の溶融時に位置ずれを起こすこともなく、その効果は大
である。
実装ハイブリッドＩＣにおいては、回路パターンの接合
面に貫通する孔若しくは先端を閉塞した穴に、チップ部
品の接続子に形成した円錐形状の先端が挿着されて位置
決めされるため、自動装着機の装着に誤差が生じても、
この接続子が接合面の中心に位置するように補正される
ものである。従って、従来技術の回路パターンの平面上
に装着する方法より精度が得られ、かつ、クリーム半田
の溶融時に位置ずれを起こすこともなく、その効果は大
である。
【図１】本願第１に適用した面実装ハイブリッドＩＣの
一実施例で、基板とチップ部品との関係を示す要部側断
面図である。
一実施例で、基板とチップ部品との関係を示す要部側断
面図である。
【図２】本願第２の一実施例で、前述の関係を示す要部
側断面図である。
側断面図である。
【図３】本願第３の一実施例で、前述の関係を示す要部
側断面図である。
側断面図である。
【図４】本願第４の一実施例で、前述の関係を示す要部
側断面図である。
側断面図である。
【図５】本発明に適用した面実装ハイブリッドＩＣの一
実施例で、チップ部品を底面から見た斜視図である。
実施例で、チップ部品を底面から見た斜視図である。
【図６】従来の面実装ハイブリッドＩＣの基板とチップ
部品との関係を示す要部側断面図およびハイブリッドＩ
Ｃを示した側断面図である。
部品との関係を示す要部側断面図およびハイブリッドＩ
Ｃを示した側断面図である。
１ チップ部品 ２ 接続子 ３ 基板 ４ 接合面 ５ スルーホール ６ 貫通孔 ７ 穴 ８ 穴 ９ クリーム半田若しくは導電性ペースト
Claims (4)
- 【請求項１】 基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、導体にてスルーホールを形成する一
方、前記チップ部品に、先端を緊縮した接続子を設け、
該接続子を前記スルーホールに係止して接合してなるこ
とを特徴とする面実装ハイブリッドＩＣ。 - 【請求項２】 基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、貫通孔を形成する一方、前記チップ
部品に、先端を緊縮した接続子を設け、該接続子を前記
貫通孔に係止して接合してなることを特徴とする面実装
ハイブリッドＩＣ。 - 【請求項３】 基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、導体にて先端を閉塞した穴を形成す
る一方、前記チップ部品に、先端を緊縮した接続子を設
け、該接続子を前記穴に係止して接合してなることを特
徴とする面実装ハイブリッドＩＣ。 - 【請求項４】 基板に回路パターンと側面に電極を形成
して表面にチップ部品を搭載し、前記基板の表面をシェ
ルにて被ってなる面実装ハイブリッドＩＣにおいて、前
記回路パターンに、先端を閉塞した穴を形成する一方、
前記チップ部品に、先端を緊縮した接続子を設け、該接
続子を前記穴に係止して接合してなることを特徴とする
面実装ハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP189194A JPH07211744A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP189194A JPH07211744A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211744A true JPH07211744A (ja) | 1995-08-11 |
Family
ID=11514213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP189194A Pending JPH07211744A (ja) | 1994-01-13 | 1994-01-13 | 面実装ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222828A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子実装用基板 |
-
1994
- 1994-01-13 JP JP189194A patent/JPH07211744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222828A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子実装用基板 |
| JP4587573B2 (ja) * | 2001-01-29 | 2010-11-24 | 京セラ株式会社 | 半導体素子実装体および半導体素子実装体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01217993A (ja) | 半導体装置 | |
| JPH09153696A (ja) | シールドケースを有する電子部品及びその製造方法 | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| JPH07211744A (ja) | 面実装ハイブリッドｉｃ | |
| US5581875A (en) | Method of manufacturing circuit module | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JP2002374060A (ja) | 電子回路板 | |
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JPH01280344A (ja) | 半導体装置における配線基板とリードピンとの接合部構造 | |
| JP4748455B2 (ja) | 電子部品モジュール | |
| JPH03220792A (ja) | Ｐｇａ型集積回路の実装構造 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| JP6817858B2 (ja) | 表面実装型デバイス及びその製造方法 | |
| JPH0513500A (ja) | テープキヤリアパツケージ | |
| JPH10335873A (ja) | 高周波回路部品 | |
| JPH07122699A (ja) | ハイブリッドｉｃ及びその組立方法 | |
| JP2559575Y2 (ja) | ハイブリッドｉｃキャップ構造 | |
| JPH05198936A (ja) | ヒートシールコネクタの接続方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 | |
| JPH06260225A (ja) | 電極端子 | |
| JP2530783Y2 (ja) | チップ部品の実装構造 | |
| JPH04163987A (ja) | チップ部品実装方式 | |
| JPH03242963A (ja) | 半導体装置 |