JPH03220792A - Ｐｇａ型集積回路の実装構造 - Google Patents
Ｐｇａ型集積回路の実装構造Info
- Publication number
- JPH03220792A JPH03220792A JP1563190A JP1563190A JPH03220792A JP H03220792 A JPH03220792 A JP H03220792A JP 1563190 A JP1563190 A JP 1563190A JP 1563190 A JP1563190 A JP 1563190A JP H03220792 A JPH03220792 A JP H03220792A
- Authority
- JP
- Japan
- Prior art keywords
- pga
- lead
- soldering
- recess
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 16
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＧＡ型集積回路のパッケージ下面に多数立
設されたリードをプリント基板に半田付けするＰＧＡ型
集積回路の実装構造に関するものである。
設されたリードをプリント基板に半田付けするＰＧＡ型
集積回路の実装構造に関するものである。
従来、ＰＧＡ型集積回路としては、パッケージ本体の下
面にバットリードが多数立設されたバソトリーＦＰＧＡ
型ＬＳＩパッケージ（以下、車にＰＧＡパッケージとい
う。）がある。このＰＧＡパッケージをプリント基板上
に実装するには、プリント基板の表面に設けられた導電
材からなる半田付は部にバットリードを半田付けして行
なわれていた。半田付は方法としては、プリント基板の
半田付は部上に半田ペーストを塗布し、この半田ペース
ト上に、バットリードを支承させるように位置づけた状
態で加熱する所謂リフロー半田付は法が採用されていた
。
面にバットリードが多数立設されたバソトリーＦＰＧＡ
型ＬＳＩパッケージ（以下、車にＰＧＡパッケージとい
う。）がある。このＰＧＡパッケージをプリント基板上
に実装するには、プリント基板の表面に設けられた導電
材からなる半田付は部にバットリードを半田付けして行
なわれていた。半田付は方法としては、プリント基板の
半田付は部上に半田ペーストを塗布し、この半田ペース
ト上に、バットリードを支承させるように位置づけた状
態で加熱する所謂リフロー半田付は法が採用されていた
。
しかるに、このようにＰＧＡパッケージをプリント基板
上に半田付けする従来の実装構造においては、プリント
基板の半田付は部が平坦であり、半田付は時にはこの平
坦部分にハツトリードを支承させた状態で加熱するため
に、半田付は時にバットリードが半田付は部に対して横
方向へずれて位置ずれを起こし易い。バットリードが位
置ずれを起こすと、電気的に不導通になったり、半田接
続部の品質や信頼性が損なわれたりする。このような不
具合を解消するためには、半田付は時に位置ずれの有無
を確認しながら作業を行なえばよいが、バントリードの
寸法が小さく、しかも本数も多い関係からＰＧＡパッケ
ージの半田付は部を目視によって確認することは非常に
困難であった。
上に半田付けする従来の実装構造においては、プリント
基板の半田付は部が平坦であり、半田付は時にはこの平
坦部分にハツトリードを支承させた状態で加熱するため
に、半田付は時にバットリードが半田付は部に対して横
方向へずれて位置ずれを起こし易い。バットリードが位
置ずれを起こすと、電気的に不導通になったり、半田接
続部の品質や信頼性が損なわれたりする。このような不
具合を解消するためには、半田付は時に位置ずれの有無
を確認しながら作業を行なえばよいが、バントリードの
寸法が小さく、しかも本数も多い関係からＰＧＡパッケ
ージの半田付は部を目視によって確認することは非常に
困難であった。
本発明に係るＰＧＡ型集積回路の実装構造は、プリント
基板にリードの先端部が挿入される凹部を設け、かつプ
リント基板の表面における前記凹部の開口縁の周囲に半
田付は用導電性被覆を設けたものである。
基板にリードの先端部が挿入される凹部を設け、かつプ
リント基板の表面における前記凹部の開口縁の周囲に半
田付は用導電性被覆を設けたものである。
リードの先端部を凹部内に挿入した状態で半田付けする
ので、半田付は時にリードが横方向へずれるのを防ぐこ
とができる。
ので、半田付は時にリードが横方向へずれるのを防ぐこ
とができる。
以下、本発明の一実施例を第１図および第２図によって
詳細に説明する。
詳細に説明する。
第１図は本発明に係るＰＧＡ型集積回路の実装構造に使
用するＰＧＡ型集積回路を示す斜視図、第２図は本発明
に係るＰＧＡ型集積回路の実装構造を示す断面図である
。これらの図において、１はＰＧＡ型集積回路としての
ハツトリードＰＧＡ型ＬＳＩパッケージ（以下、単にＰ
ＧＡパッケージという。）を示す。このＰＧＡパッケー
ジ１は、半導体素子（図示せず）を内蔵しかつセラミッ
ク等によって形成されたパッケージ本体１ａと、このパ
ッケージ本体１ａの下面に多数立設されたハツトリード
１ｂとから構成されている。このバットリード１ｂの寸
法は直径が約０．２ｎで長さが約２Ｒであり、多数立設
されたハントリード１ｂのピッチは１．２７ｕである。
用するＰＧＡ型集積回路を示す斜視図、第２図は本発明
に係るＰＧＡ型集積回路の実装構造を示す断面図である
。これらの図において、１はＰＧＡ型集積回路としての
ハツトリードＰＧＡ型ＬＳＩパッケージ（以下、単にＰ
ＧＡパッケージという。）を示す。このＰＧＡパッケー
ジ１は、半導体素子（図示せず）を内蔵しかつセラミッ
ク等によって形成されたパッケージ本体１ａと、このパ
ッケージ本体１ａの下面に多数立設されたハツトリード
１ｂとから構成されている。このバットリード１ｂの寸
法は直径が約０．２ｎで長さが約２Ｒであり、多数立設
されたハントリード１ｂのピッチは１．２７ｕである。
２は前記ＰＧＡパッケージ１を実装するための回路基板
で、この回路基板２は、ＰＧＡパッケージ１のバットリ
ード１ｂと対応する部位に凹部としての窪み３が形成さ
れている。また、この回路基板２は、上下の基板４．５
を重ね合わせて形成されており、上側の基板４には前記
窪み３を形成するための透孔が穿設されている。すなわ
ち、この回路基板２においては、上下の基板４．５を重
ね合わせ、透孔の下部開口部分を下側の基板５により閉
塞することによって、窪み３が形成されている。なお、
窪み３を形成するには、上述したように回路基板２を上
下に２分割形成して行なう他に、１枚の回路基板に機械
加工等を施して形成することもできる。
で、この回路基板２は、ＰＧＡパッケージ１のバットリ
ード１ｂと対応する部位に凹部としての窪み３が形成さ
れている。また、この回路基板２は、上下の基板４．５
を重ね合わせて形成されており、上側の基板４には前記
窪み３を形成するための透孔が穿設されている。すなわ
ち、この回路基板２においては、上下の基板４．５を重
ね合わせ、透孔の下部開口部分を下側の基板５により閉
塞することによって、窪み３が形成されている。なお、
窪み３を形成するには、上述したように回路基板２を上
下に２分割形成して行なう他に、１枚の回路基板に機械
加工等を施して形成することもできる。
６および７はバットリード１ｂに半田８によって接続さ
れる導電性部材で、これら導電性部材６゜７は、その表
面に導電性材料が被覆されており、導電性部材６は前記
窪み３の底に設けられ、導電性部材７は回路基板２の表
面における窪み３の開口縁の周囲に設けられている。
れる導電性部材で、これら導電性部材６゜７は、その表
面に導電性材料が被覆されており、導電性部材６は前記
窪み３の底に設けられ、導電性部材７は回路基板２の表
面における窪み３の開口縁の周囲に設けられている。
次に、このように窪み３が設けられた回路基板２にＰＧ
Ａパッケージ１を実装する手順について説明する。先ず
、回路基板２の窪み３に、導電性部材６．７を覆うよう
にして半田ペースト（図示せず）を塗布する。次いで、
この窪み３内にバットリード１ｂを挿入する。この状態
でリフロー半田付けを行なうことによってＰＧＡパッケ
ージ１を回路基板２上に実装することができる。リフ口
−後は、第２図に示すように、バットリード１ｂと窪み
３の内壁との間が半田８によって埋められ、導電性部材
６，７が半田８を介してハツトリード１ｂに接続される
ことになる。
Ａパッケージ１を実装する手順について説明する。先ず
、回路基板２の窪み３に、導電性部材６．７を覆うよう
にして半田ペースト（図示せず）を塗布する。次いで、
この窪み３内にバットリード１ｂを挿入する。この状態
でリフロー半田付けを行なうことによってＰＧＡパッケ
ージ１を回路基板２上に実装することができる。リフ口
−後は、第２図に示すように、バットリード１ｂと窪み
３の内壁との間が半田８によって埋められ、導電性部材
６，７が半田８を介してハツトリード１ｂに接続される
ことになる。
したがって、本発明によれば、バットリード１ｂの先端
部を窪み３内に挿入した状態で半田付けするので、半田
付は時にバントリード１ｂが横方向へずれるのを防くこ
とができる。
部を窪み３内に挿入した状態で半田付けするので、半田
付は時にバントリード１ｂが横方向へずれるのを防くこ
とができる。
また、本実施例では窪み３の底に導電性部材６を設けた
ため、比較的小径な窪み３内に半田８を溶は込ませ易く
することができ、より確実に半田付けを行なうことがで
きる。
ため、比較的小径な窪み３内に半田８を溶は込ませ易く
することができ、より確実に半田付けを行なうことがで
きる。
〔発明の効果〕
以上説明したように本発明に係るＰＧＡ型集積回路の実
装構造は、プリント基板にリードの先端部が挿入される
凹部を設け、かつプリント基板の表面における前記四部
の開口縁の周囲に半田付は用導電性被覆を設けたため、
リードの先端部を凹部内に挿入した状態で半田付けする
ので、リードを半田付は位置に保持した状態で半田付け
を行なうことかできる。したがって、半田付は時にリー
ドが横方向へずれるのを防くことができるから、半田接
続部の品質および信頼性を高めることができる。また、
凹部内が半田で満たされる関係から半田量を多くするこ
とができるので、従来の実装構造で不安視されていた半
田接続部の強度を向上させることができる。このため、
半田接続部を長期にわたって信頼性高く維持できると共
に、半田接続部の無検査化が期待できるという効果もあ
る。
装構造は、プリント基板にリードの先端部が挿入される
凹部を設け、かつプリント基板の表面における前記四部
の開口縁の周囲に半田付は用導電性被覆を設けたため、
リードの先端部を凹部内に挿入した状態で半田付けする
ので、リードを半田付は位置に保持した状態で半田付け
を行なうことかできる。したがって、半田付は時にリー
ドが横方向へずれるのを防くことができるから、半田接
続部の品質および信頼性を高めることができる。また、
凹部内が半田で満たされる関係から半田量を多くするこ
とができるので、従来の実装構造で不安視されていた半
田接続部の強度を向上させることができる。このため、
半田接続部を長期にわたって信頼性高く維持できると共
に、半田接続部の無検査化が期待できるという効果もあ
る。
第１図は本発明に係るＰＧＡ型集型口積回路装構造に使
用するＰＧＡ型集型口積回路す斜視図、第２図は本発明
に係るＰＧＡ型集型口積回路装構造を示す断面図である
。 １・・・・ＰＧＡパッケージ、１ａ・・・・パッケージ
本体、１ｂ・・・・ハツトリード、２・・・・回路基板
、３・・・・窪み、６，７・・・・導電性部材、８・・
・・半田。
用するＰＧＡ型集型口積回路す斜視図、第２図は本発明
に係るＰＧＡ型集型口積回路装構造を示す断面図である
。 １・・・・ＰＧＡパッケージ、１ａ・・・・パッケージ
本体、１ｂ・・・・ハツトリード、２・・・・回路基板
、３・・・・窪み、６，７・・・・導電性部材、８・・
・・半田。
Claims (1)
- ＰＧＡ型集積回路のパッケージ下面に多数立設された
リードをプリント基板に半田付けするＰＧＡ型集積回路
の実装構造において、プリント基板に前記リードの先端
部が挿入される凹部を設け、かつプリント基板の表面に
おける前記凹部の開口縁の周囲に半田付け用導電性被覆
を設けたことを特徴とするＰＧＡ型集積回路の実装構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1563190A JPH03220792A (ja) | 1990-01-25 | 1990-01-25 | Ｐｇａ型集積回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1563190A JPH03220792A (ja) | 1990-01-25 | 1990-01-25 | Ｐｇａ型集積回路の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220792A true JPH03220792A (ja) | 1991-09-27 |
Family
ID=11894067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1563190A Pending JPH03220792A (ja) | 1990-01-25 | 1990-01-25 | Ｐｇａ型集積回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220792A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275826A (ja) * | 1992-03-24 | 1993-10-22 | Kofu Nippon Denki Kk | プリント基板 |
| EP1083778A1 (de) * | 1999-09-07 | 2001-03-14 | Endress + Hauser GmbH + Co. | Verfahren zum Bestücken einer Leiterplatte |
-
1990
- 1990-01-25 JP JP1563190A patent/JPH03220792A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275826A (ja) * | 1992-03-24 | 1993-10-22 | Kofu Nippon Denki Kk | プリント基板 |
| EP1083778A1 (de) * | 1999-09-07 | 2001-03-14 | Endress + Hauser GmbH + Co. | Verfahren zum Bestücken einer Leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01217993A (ja) | 半導体装置 | |
| JPH03220792A (ja) | Ｐｇａ型集積回路の実装構造 | |
| JPH07131139A (ja) | 電子部品用配線基板 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH07211744A (ja) | 面実装ハイブリッドｉｃ | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH0343979A (ja) | フラットパッケージ | |
| JPH0321096B2 (ja) | ||
| JPH08228075A (ja) | 基板の製造方法 | |
| JP2559575Y2 (ja) | ハイブリッドｉｃキャップ構造 | |
| JPH02172292A (ja) | 電子部品のはんだ付け接合方法 | |
| JPS63204752A (ja) | プリント回路基板型ピングリツドアレイパツケ−ジ | |
| JPH08298296A (ja) | Ｐｂｇａパッケージ及びｐｂｇａパッケージ実装用基板 | |
| JPH0362599A (ja) | 表面実装用集積回路パッケージの実装方法 | |
| JPH06260225A (ja) | 電極端子 | |
| JPH0298963A (ja) | 半導体集積回路装置 | |
| JPH025497A (ja) | 部品実装構造 | |
| JPH04237155A (ja) | 電子部品 | |
| JPH03201464A (ja) | 半導体用セラミックパッケージ | |
| JPH04105400A (ja) | 半導体集積回路装置の搬送方法およびそれに用いる搬送基板 | |
| JP2001345409A (ja) | 電子部品 | |
| JPH0350889A (ja) | プリント配線基板 |