JPH07211713A - アニール保護膜 - Google Patents
アニール保護膜Info
- Publication number
- JPH07211713A JPH07211713A JP312294A JP312294A JPH07211713A JP H07211713 A JPH07211713 A JP H07211713A JP 312294 A JP312294 A JP 312294A JP 312294 A JP312294 A JP 312294A JP H07211713 A JPH07211713 A JP H07211713A
- Authority
- JP
- Japan
- Prior art keywords
- film
- annealing
- silicon nitride
- protective film
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 高温下のアニール処理において、熱的安定
性、緻密性、密着性、および耐クラック性に優れるとと
もに、基板構成物質の膜中への拡散の少なく、注入種の
活性化率も維持できるアニール保護膜を提供する。 【構成】 本発明のアニール保護膜は、屈折率が１．８
０〜１．８５という窒化シリコン膜であり、屈折率が窒
化シリコン膜よりも高い窒素含有量が相対的大きく、Ｇ
ａが比較的入り込み易い構造である。この結果、ＧａＡ
ｓ基板からのＧａの外部拡散量を確保でき、イオン注入
された注入種（例えば、シリコン）の活性化率を確保す
ることができるともに、ＧａＡｓ基板からのＡｓ抜けを
効率的に阻止する。また、この屈折率範囲で窒化シリコ
ン膜の厚さが５０ｎｍから１００ｎｍであり、８００℃
〜１０００℃の環境下においても膜に亀裂が発生しな
い。
性、緻密性、密着性、および耐クラック性に優れるとと
もに、基板構成物質の膜中への拡散の少なく、注入種の
活性化率も維持できるアニール保護膜を提供する。 【構成】 本発明のアニール保護膜は、屈折率が１．８
０〜１．８５という窒化シリコン膜であり、屈折率が窒
化シリコン膜よりも高い窒素含有量が相対的大きく、Ｇ
ａが比較的入り込み易い構造である。この結果、ＧａＡ
ｓ基板からのＧａの外部拡散量を確保でき、イオン注入
された注入種（例えば、シリコン）の活性化率を確保す
ることができるともに、ＧａＡｓ基板からのＡｓ抜けを
効率的に阻止する。また、この屈折率範囲で窒化シリコ
ン膜の厚さが５０ｎｍから１００ｎｍであり、８００℃
〜１０００℃の環境下においても膜に亀裂が発生しな
い。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓから成る層へ
のイオン注入後のアニール処理にあたって使用されるア
ニール保護膜に関するものである。
のイオン注入後のアニール処理にあたって使用されるア
ニール保護膜に関するものである。
【０００２】
【従来の技術】ＧａＡｓを主材とするショットキ接合型
電界効果トランジスタ（以後、ＭＥＳＦＥＴと呼ぶ）の
製造にあたって、導電層の形成にイオン注入技術が広く
使用されている。こうした導電層の形成において、絶縁
性のＧａＡｓ基板にイオン注入後、注入種（Ｓｉなど）
を活性化してキャリアとするには、高温（８００〜１０
００℃）でのアニール処理を必要とする。その際、Ｇａ
Ａｓ基板からのＡｓの解離を防止するため保護膜を形成
する手法が多用されている。こうした保護膜には各種の
材料が使用されているが、熱的安定性、緻密性、および
密着性に優れた酸化シリコン（ＳｉＯ2 ）、窒化シリコ
ン（Ｓｉ3 Ｎ4 ）、および窒酸化シリコン（ＳｉＯx Ｎ
y ）が代表的である。
電界効果トランジスタ（以後、ＭＥＳＦＥＴと呼ぶ）の
製造にあたって、導電層の形成にイオン注入技術が広く
使用されている。こうした導電層の形成において、絶縁
性のＧａＡｓ基板にイオン注入後、注入種（Ｓｉなど）
を活性化してキャリアとするには、高温（８００〜１０
００℃）でのアニール処理を必要とする。その際、Ｇａ
Ａｓ基板からのＡｓの解離を防止するため保護膜を形成
する手法が多用されている。こうした保護膜には各種の
材料が使用されているが、熱的安定性、緻密性、および
密着性に優れた酸化シリコン（ＳｉＯ2 ）、窒化シリコ
ン（Ｓｉ3 Ｎ4 ）、および窒酸化シリコン（ＳｉＯx Ｎ
y ）が代表的である。
【０００３】
【発明が解決しようとする課題】従来のＳｉＯ2 、Ｓｉ
3 Ｎ4 、またはＳｉＯx Ｎy から成るアニール保護膜に
は以下のような問題点があった。
3 Ｎ4 、またはＳｉＯx Ｎy から成るアニール保護膜に
は以下のような問題点があった。
【０００４】ＳｉＯ2 膜は耐クラック性には優れている
が、ＳｉＯ2 膜中のＯ2 はＧａと結合しやすいため、ア
ニール過程で酸化膜表面にＧａのパイルアップが生じ
る。このようなＧａの外部拡散は母体結晶のストイキオ
メトリをくずすことになり、本来好ましくない。
が、ＳｉＯ2 膜中のＯ2 はＧａと結合しやすいため、ア
ニール過程で酸化膜表面にＧａのパイルアップが生じ
る。このようなＧａの外部拡散は母体結晶のストイキオ
メトリをくずすことになり、本来好ましくない。
【０００５】また、通常のＳｉ3 Ｎ4 膜ではＧａＡｓ基
板中のＧａの膜中への拡散が少ないが、Ｓｉ3 Ｎ4 とＧ
ａＡｓとの熱膨張係数の差が比較的大きいので、高温で
の処理中に熱応力（引っ張り応力）により亀裂が生じや
すく、耐クラック性に劣る。また、基板構成物質の膜中
への拡散が極度に少ないため、注入種の活性化率が低
い。
板中のＧａの膜中への拡散が少ないが、Ｓｉ3 Ｎ4 とＧ
ａＡｓとの熱膨張係数の差が比較的大きいので、高温で
の処理中に熱応力（引っ張り応力）により亀裂が生じや
すく、耐クラック性に劣る。また、基板構成物質の膜中
への拡散が極度に少ないため、注入種の活性化率が低
い。
【０００６】また、ＳｉＯx Ｎy 膜はＳｉＯ2 膜とＳｉ
3 Ｎ4 膜との中間の性質を有するが、酸素を必ず含むの
で、ＳｉＯ2 膜の場合と同様にＧａと結合し易く、母体
結晶のストイキオメトリをくずす結果となることには変
わりが無い。
3 Ｎ4 膜との中間の性質を有するが、酸素を必ず含むの
で、ＳｉＯ2 膜の場合と同様にＧａと結合し易く、母体
結晶のストイキオメトリをくずす結果となることには変
わりが無い。
【０００７】本発明は、上記を鑑みてなされたものであ
り、高温下のアニール処理において、熱的安定性、緻密
性、密着性、および耐クラック性に優れるとともに、基
板構成物質の膜中への拡散の少なく、注入種の活性化率
も維持できるアニール保護膜を提供することを目的とす
る。
り、高温下のアニール処理において、熱的安定性、緻密
性、密着性、および耐クラック性に優れるとともに、基
板構成物質の膜中への拡散の少なく、注入種の活性化率
も維持できるアニール保護膜を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明のアニール保護膜
は、ＧａＡｓから成る層へのイオン注入後のアニール処
理にあたって使用されるアニール保護膜であって、窒化
シリコンから実質的に成り、屈折率が１．８０から１．
８５までの範囲内であり、且つ、厚さが５０ｎｍから１
００ｎｍまでの範囲内である、ことを特徴とする。
は、ＧａＡｓから成る層へのイオン注入後のアニール処
理にあたって使用されるアニール保護膜であって、窒化
シリコンから実質的に成り、屈折率が１．８０から１．
８５までの範囲内であり、且つ、厚さが５０ｎｍから１
００ｎｍまでの範囲内である、ことを特徴とする。
【０００９】本発明のアニール保護膜は、イオン注入に
係る注入種はシリコンであり、アニール処理後にｎ型の
導電性を具現させるアニール処理に好適である。また、
本発明のアニール保護膜は、シランおよびアンモニアを
含むガス雰囲気中におけるプラズマ励起気相成長法で形
成することが可能である。
係る注入種はシリコンであり、アニール処理後にｎ型の
導電性を具現させるアニール処理に好適である。また、
本発明のアニール保護膜は、シランおよびアンモニアを
含むガス雰囲気中におけるプラズマ励起気相成長法で形
成することが可能である。
【００１０】
【作用】本発明のアニール保護膜は、屈折率が１．８０
〜１．８５という窒化シリコン膜であり、屈折率が１．
８５より高い窒化シリコン膜よりも窒素含有量が大き
く、Ｇａが比較的入り込み易い構造である。この結果、
Ｇａの外部拡散量を確保でき、イオン注入された注入種
（例えば、シリコン）の活性化率を確保することができ
るともに、ＧａＡｓ基板からのＡｓ抜けを効率的に阻止
する。また、この屈折率範囲で窒化シリコン膜の厚さが
５０ｎｍから１００ｎｍであり、８００℃〜１０００℃
の環境下においても膜に亀裂が発生しない。
〜１．８５という窒化シリコン膜であり、屈折率が１．
８５より高い窒化シリコン膜よりも窒素含有量が大き
く、Ｇａが比較的入り込み易い構造である。この結果、
Ｇａの外部拡散量を確保でき、イオン注入された注入種
（例えば、シリコン）の活性化率を確保することができ
るともに、ＧａＡｓ基板からのＡｓ抜けを効率的に阻止
する。また、この屈折率範囲で窒化シリコン膜の厚さが
５０ｎｍから１００ｎｍであり、８００℃〜１０００℃
の環境下においても膜に亀裂が発生しない。
【００１１】なお、屈折率が１．８０未満になると、窒
化シリコン膜の内部構造がＡｓの移動をも発生させるこ
とになるので、アニール保護膜には適用できない。ま
た、厚さが５０ｎｍ未満となると、窒化シリコン膜には
ピンホールが発生しやすくなるので、アニール保護膜に
は適用できない。
化シリコン膜の内部構造がＡｓの移動をも発生させるこ
とになるので、アニール保護膜には適用できない。ま
た、厚さが５０ｎｍ未満となると、窒化シリコン膜には
ピンホールが発生しやすくなるので、アニール保護膜に
は適用できない。
【００１２】
【実施例】発明者は、酸素を含有しないので本来的に変
質層を生じにくい窒化シリコン膜において、膜中の窒素
の組成比が大きくなると外来の元素を受け入れ易くなる
という膜構造の変化に着目し、ＧａＡｓ基板にｎ型の不
純物を注入した場合に、Ｇａは適度に受け入れるがＡｓ
は実質的に受け入れない膜構造の条件を探索した。ま
た、膜の厚さが薄くなると基板物質との熱膨張率の相違
によって生じる、高温下での熱応力による亀裂の発生が
起こりにくいことに着目し、上記の条件の膜構造におけ
る耐クラック性が、８００℃以上で良好な厚さを探索し
た。双方の探索の結果、ＧａＡｓ基板の界面に変質層が
発生せず、注入種の活性化率を確保し、かつ、８００℃
〜１０００℃という高温下においても亀裂が発生せず、
ピンホールも実質的に存在しない最適な膜条件を得た。
質層を生じにくい窒化シリコン膜において、膜中の窒素
の組成比が大きくなると外来の元素を受け入れ易くなる
という膜構造の変化に着目し、ＧａＡｓ基板にｎ型の不
純物を注入した場合に、Ｇａは適度に受け入れるがＡｓ
は実質的に受け入れない膜構造の条件を探索した。ま
た、膜の厚さが薄くなると基板物質との熱膨張率の相違
によって生じる、高温下での熱応力による亀裂の発生が
起こりにくいことに着目し、上記の条件の膜構造におけ
る耐クラック性が、８００℃以上で良好な厚さを探索し
た。双方の探索の結果、ＧａＡｓ基板の界面に変質層が
発生せず、注入種の活性化率を確保し、かつ、８００℃
〜１０００℃という高温下においても亀裂が発生せず、
ピンホールも実質的に存在しない最適な膜条件を得た。
【００１３】図１は、膜中の窒素の組成比の変化に伴う
注入種（Ｓｉ）の活性化率の測定結果を示す。窒化シリ
コン膜はＳｉＨ4 、ＮＨ3 、およびＮ2 の雰囲気ガス下
でプラズマ励起気相成長法（ＰＥＣＶＤ）により形成
し、膜中の窒素の組成比の変化はＳｉＨ4 とＮＨ3 との
流量比を変化させることにより達成した。測定にあたっ
ては、膜中の窒素の組成比を反映する量として膜の屈折
率を、注入種（Ｓｉ）の活性化率を反映する量としてシ
ート抵抗値を測定した。なお、屈折率はエリプソメータ
により、シート抵抗値はＶａｎ ｄｅｒ Ｐａｕｗ法に
より測定した。図１に示した測定結果から、窒化シリコ
ン膜の屈折率が１．８０〜１．８５でシート抵抗値が最
小となり、この屈折率範囲での注入種（Ｓｉ）の活性化
率が最大となることが判明した。
注入種（Ｓｉ）の活性化率の測定結果を示す。窒化シリ
コン膜はＳｉＨ4 、ＮＨ3 、およびＮ2 の雰囲気ガス下
でプラズマ励起気相成長法（ＰＥＣＶＤ）により形成
し、膜中の窒素の組成比の変化はＳｉＨ4 とＮＨ3 との
流量比を変化させることにより達成した。測定にあたっ
ては、膜中の窒素の組成比を反映する量として膜の屈折
率を、注入種（Ｓｉ）の活性化率を反映する量としてシ
ート抵抗値を測定した。なお、屈折率はエリプソメータ
により、シート抵抗値はＶａｎ ｄｅｒ Ｐａｕｗ法に
より測定した。図１に示した測定結果から、窒化シリコ
ン膜の屈折率が１．８０〜１．８５でシート抵抗値が最
小となり、この屈折率範囲での注入種（Ｓｉ）の活性化
率が最大となることが判明した。
【００１４】図２は、図１で求めた注入種（Ｓｉ）の活
性化率が最大となる屈折率の範囲の内部構造を有する窒
化シリコン膜の厚さによる高温処理（８００℃〜１００
０℃）に対する耐クラック性の測定結果を示す。膜の厚
さはＰＥＣＶＤの時間により制御した。なお、膜の厚さ
はエリプソメータにより、亀裂の有無は光学顕微鏡によ
り、また、Ａｓ抜けはシート抵抗の測定値より判断し
た。図２から、窒化シリコン膜の厚さが１００ｎｍ以下
であれば亀裂が発生しないことが判明した。また、窒化
シリコン膜の厚さが５０ｎｍ未満では亀裂は発生しなか
ったが、シート抵抗値が減少した。これは、５０ｎｍ未
満の膜厚では存在するピンホールが無視できなくなるた
め、これらのピンホールを介してＧａＡｓ基板の界面か
らＡｓが放出されてしまうためと考えられる。
性化率が最大となる屈折率の範囲の内部構造を有する窒
化シリコン膜の厚さによる高温処理（８００℃〜１００
０℃）に対する耐クラック性の測定結果を示す。膜の厚
さはＰＥＣＶＤの時間により制御した。なお、膜の厚さ
はエリプソメータにより、亀裂の有無は光学顕微鏡によ
り、また、Ａｓ抜けはシート抵抗の測定値より判断し
た。図２から、窒化シリコン膜の厚さが１００ｎｍ以下
であれば亀裂が発生しないことが判明した。また、窒化
シリコン膜の厚さが５０ｎｍ未満では亀裂は発生しなか
ったが、シート抵抗値が減少した。これは、５０ｎｍ未
満の膜厚では存在するピンホールが無視できなくなるた
め、これらのピンホールを介してＧａＡｓ基板の界面か
らＡｓが放出されてしまうためと考えられる。
【００１５】以上の図１および図２に示す測定結果よ
り、屈折率が１．８０〜１．８５であり、かつ、膜厚が
５０ｎｍ〜１００ｎｍの窒化シリコン膜がイオン注入さ
れたＧａＡｓ基板のアニール保護膜として最適である。
り、屈折率が１．８０〜１．８５であり、かつ、膜厚が
５０ｎｍ〜１００ｎｍの窒化シリコン膜がイオン注入さ
れたＧａＡｓ基板のアニール保護膜として最適である。
【００１６】図３は、以上のようなアニール保護膜に適
した窒化シリコン膜をアニール保護膜として適用したＭ
ＥＳＦＥＴの製造工程図の一例である。
した窒化シリコン膜をアニール保護膜として適用したＭ
ＥＳＦＥＴの製造工程図の一例である。
【００１７】まず、ｎ型動作層形成にためにフォトレジ
ストをマスクとして半絶縁性のＧａＡｓ基板にＳｉイオ
ン注入を行う（図３（ａ）参照）。
ストをマスクとして半絶縁性のＧａＡｓ基板にＳｉイオ
ン注入を行う（図３（ａ）参照）。
【００１８】次に、ＧａＡｓ基板の表面にＰＥＣＶＤ法
により本発明のアニール保護膜（屈折率＝１．８０〜
１．８５，膜厚＝５０〜１００ｎｍ）を形成する。引き
続き、最下段レジストＦＰＭ、スパッタＳｉＯ2 、最上
段レジストの３層レジストを形成し、最上段レジストを
パターンニングする（図３（ｂ）参照）。
により本発明のアニール保護膜（屈折率＝１．８０〜
１．８５，膜厚＝５０〜１００ｎｍ）を形成する。引き
続き、最下段レジストＦＰＭ、スパッタＳｉＯ2 、最上
段レジストの３層レジストを形成し、最上段レジストを
パターンニングする（図３（ｂ）参照）。
【００１９】次いで、ＣＦ4 ＋Ｈ2 ガスを用いた反応性
イオンエッチング（ＲＩＥ）によりＳｉＯ2 層を、０2
ガスを用いたＲＩＥによりＦＰＭ層を最上段レジストと
ともに除去し、ｎ+ 層形成のために高ドーズ量のＳｉイ
オン注入を行う（図３（ｃ）参照）。
イオンエッチング（ＲＩＥ）によりＳｉＯ2 層を、０2
ガスを用いたＲＩＥによりＦＰＭ層を最上段レジストと
ともに除去し、ｎ+ 層形成のために高ドーズ量のＳｉイ
オン注入を行う（図３（ｃ）参照）。
【００２０】次に、ＳｉＯ2 膜をスパッタ堆積し（図３
（ｄ）参照）、Ｔ型多層レジストの側壁についたＳｉＯ
2 膜をバッファＨＦ溶液で除去した後、リフトオフする
（図３（ｅ）参照）。この状態で８００℃程度のＮ2 雰
囲気下でアニール処理を行い、ｎ層およびｎ+ 層を活性
化する。
（ｄ）参照）、Ｔ型多層レジストの側壁についたＳｉＯ
2 膜をバッファＨＦ溶液で除去した後、リフトオフする
（図３（ｅ）参照）。この状態で８００℃程度のＮ2 雰
囲気下でアニール処理を行い、ｎ層およびｎ+ 層を活性
化する。
【００２１】次いで、反応性イオンビームエッチング
（ＲＩＢＥ）によりＳｉＯ2 膜を、バレル型プラズマエ
ッチングによりアニール保護膜を除去し、ソースおよび
ドレイン用のオーミック電極を蒸着形成する（図３
（ｆ）参照）。引き続き、プラズマエッチングによりア
ニール保護膜を除去し、ゲート電極を蒸着形成する（図
３（ｇ）参照）。
（ＲＩＢＥ）によりＳｉＯ2 膜を、バレル型プラズマエ
ッチングによりアニール保護膜を除去し、ソースおよび
ドレイン用のオーミック電極を蒸着形成する（図３
（ｆ）参照）。引き続き、プラズマエッチングによりア
ニール保護膜を除去し、ゲート電極を蒸着形成する（図
３（ｇ）参照）。
【００２２】こうして、ＧａＡｓ基板の表面に変質層が
無く、かつ、ｎ層およびｎ+ 層が効率良く活性化された
ＭＥＳＦＥＴを製造することができる。
無く、かつ、ｎ層およびｎ+ 層が効率良く活性化された
ＭＥＳＦＥＴを製造することができる。
【００２３】
【発明の効果】以上詳細に説明した通り、本発明によれ
ば、ＧａＡｓ基板のイオン注入後のアニール保護膜とし
て、屈折率が１．８０〜１．８５、かつ、厚さが５０〜
１００ｎｍの窒化シリコンから成る膜を採用したので、
ＧａＡｓ基板とアニール保護膜との間に変質層である酸
化層を生じさせることなく、ＧａＡｓ基板中のＡｓの抜
けを防止しつつＧａの膜中への拡散量を確保して注入種
の活性化率を向上するとともに、アニール処理が行われ
る８００℃〜１０００℃という高温化においても亀裂を
生じない耐クラック性を実現し、良好なアニール処理が
実現できる。
ば、ＧａＡｓ基板のイオン注入後のアニール保護膜とし
て、屈折率が１．８０〜１．８５、かつ、厚さが５０〜
１００ｎｍの窒化シリコンから成る膜を採用したので、
ＧａＡｓ基板とアニール保護膜との間に変質層である酸
化層を生じさせることなく、ＧａＡｓ基板中のＡｓの抜
けを防止しつつＧａの膜中への拡散量を確保して注入種
の活性化率を向上するとともに、アニール処理が行われ
る８００℃〜１０００℃という高温化においても亀裂を
生じない耐クラック性を実現し、良好なアニール処理が
実現できる。
【図１】膜中の窒素の組成比の変化に伴う活性化率の変
化の説明図である。
化の説明図である。
【図２】窒化シリコン膜の厚さによる耐クラック性の変
化の説明図である。
化の説明図である。
【図３】本発明を採用したＭＥＳＦＥＴの製造工程図で
ある。
ある。
１００…ＧａＡｓ基板、２０１，２０２，２０３…フォ
トレジスト、３００…アニール保護膜、４０１，４０２
…ＳｉＯ2 膜、５０１，５０２…オーミック電極、６０
０…ゲート電極。
トレジスト、３００…アニール保護膜、４０１，４０２
…ＳｉＯ2 膜、５０１，５０２…オーミック電極、６０
０…ゲート電極。
Claims (3)
- 【請求項１】 ＧａＡｓから成る層へのイオン注入後の
アニール処理にあたって使用されるアニール保護膜であ
って、 窒化シリコンから実質的に成り、屈折率が１．８０から
１．８５までの範囲内であり、且つ、厚さが５０ｎｍか
ら１００ｎｍまでの範囲内である、ことを特徴とするア
ニール保護膜。 - 【請求項２】 前記イオン注入にかかる注入種はシリコ
ンであり、前記アニール処理後にｎ型の導電性を具現す
る、ことを特徴とする請求項１記載のアニール保護膜。 - 【請求項３】 シランおよびアンモニアを含むガス雰囲
気中におけるプラズマ励起気相成長法で形成される、こ
とを特徴とする請求項１記載のアニール保護膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP312294A JPH07211713A (ja) | 1994-01-17 | 1994-01-17 | アニール保護膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP312294A JPH07211713A (ja) | 1994-01-17 | 1994-01-17 | アニール保護膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211713A true JPH07211713A (ja) | 1995-08-11 |
Family
ID=11548560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP312294A Pending JPH07211713A (ja) | 1994-01-17 | 1994-01-17 | アニール保護膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158226A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 窒化シリコン固体表面保護膜及びその製造方法とホール素子 |
| JP2006278812A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。 |
-
1994
- 1994-01-17 JP JP312294A patent/JPH07211713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158226A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | 窒化シリコン固体表面保護膜及びその製造方法とホール素子 |
| JP2006278812A (ja) * | 2005-03-30 | 2006-10-12 | Eudyna Devices Inc | 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901133A (en) | Multilayer semi-insulating film for hermetic wafer passivation and method for making same | |
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| CA1283490C (en) | Method for passivating a compound semiconductor surface and device having improved semiconductor- insulator interface | |
| JP2001284349A (ja) | シリコン基材装置のための高誘電率ゲート酸化物 | |
| KR960002086B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07235502A (ja) | 半導体装置の製造方法 | |
| US11881404B2 (en) | Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources | |
| JPH07211713A (ja) | アニール保護膜 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JP2004336057A (ja) | 誘電層を形成する方法及び関連するデバイス | |
| US20050285112A1 (en) | Thin film transistor and method for fabricating the same | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPS5853863A (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPH04345069A (ja) | 半導体装置 | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01107547A (ja) | 化合物半導体基板 | |
| JPH06275827A (ja) | クロム膜製電極の形成方法 |