JPH07203180A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 原稿とマーキングされた領域とで設定される
外接矩形領域を所望量可変することができる。 【構成】 操作部により指定された幅量に基づいて矩形
領域設定回路５７が文字領域処理回路５５，マーカー外
接矩形処理回路５３に順次生成されるマーカー外接矩形
領域，文字原稿領域に従う任意の画像処理矩形領域を設
定する構成を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿とは異なる種類の
マーカーで指定された領域で矩形領域を求め領域内外に
対して処理を行う画像処理装置に関するものである。

【０００２】

【従来の技術】一般に画像処理装置において、原稿を画
像入力装置で読み取って電気信号に変換し、この信号に
対して画像処理を行った後、レーザープリンタ等の出力
装置により画像として記録されることが知られている。

【０００３】このような画像処理装置の特徴として、原
稿の一部にマーカーで領域指定し領域内外で異なった処
理を行っている。例えば、指定された領域の画像に対し
てトリミング，マスキング，ネガポジ反転、網敷き等の
編集処理を行うことができる。

【０００４】また、ネガポジ反転、網敷きなど原稿の下
地に対しての処理については処理結果が美しく仕上がる
ようにマーカーの外接矩形領域を求めていた。

【０００５】

【発明が解決しようとする課題】しかしながら、原稿に
書かれたマーカーから矩形領域を求め処理を行う場合、
原稿に対して自由に位置が指定できる反面、矩形領域の
大きさ、位置を指定したい画像に対してバランス良く決
めることに非常に難しかった。そのために何度か位置指
定を繰り返さなけらばならず原稿がムダになったり、目
的の画像を得るまでに時間がかかってしまう等の操作上
の問題点があった。

【０００６】本発明は、上記の問題点を解消するために
なされたもので、原稿とマーキングされた領域とを抽出
して画像処理を施す矩形領域を設定する際に、指定され
る原稿領域とマーキング外接領域との幅量に基づいて外
接矩形領域を任意に設定することにより、原稿とマーキ
ングされた領域とで設定される外接矩形領域を所望量可
変することができるとともに、あるいは原稿領域とマー
キング外接領域との中心位置を合わせる領域指定信号を
生成することにより、マーカー指定された領域に対する
矩形領域と該矩形領域内の原稿との配置バランスを均整
することができる画像処理装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明に係る画像処理装
置は、原稿色と異なる色でマーキングが付加された原稿
を読み取る原稿読取り手段と、この原稿読取り手段から
出力される画像情報を解析してマーカー外接矩形領域，
文字原稿領域を順次生成する領域生成手段と、この領域
生成手段に生成された文字原稿領域からマーカー外接矩
形領域までの任意の幅量を指定する指定手段と、この指
定手段により指定された幅量に基づいて前記領域生成手
段に順次生成されるマーカー外接矩形領域，文字原稿領
域に従う任意の画像処理矩形領域を設定する領域設定手
段とを有するものである。

【０００８】また、領域生成手段に順次生成されるマー
カー外接矩形領域，文字原稿領域とからそれぞれの領域
の中心が一致する領域を算出する領域算出手段を設け、
領域設定手段は、領域算出手段に算出された領域に基づ
いて画像処理矩形領域を設定するように構成したもので
ある。

【０００９】

【作用】本発明においては、指定手段により指定された
幅量に基づいて領域設定手段が領域生成手段に順次生成
されるマーカー外接矩形領域，文字原稿領域に従う任意
の画像処理矩形領域を設定して、原稿とマーキングされ
た領域とで設定される外接矩形領域を所望量可変するも
のである。

【００１０】また、領域生成手段に順次生成されるマー
カー外接矩形領域，文字原稿領域とからそれぞれの領域
の中心が一致する領域を算出する領域算出手段に算出さ
れた領域に基づいて領域設定手段が領域生成手段に順次
生成されるマーカー外接矩形領域，文字原稿領域に従う
画像処理矩形領域を設定して、マーカー指定された領域
に対する矩形領域と該矩形領域内のの原稿との配置バラ
ンスを均整するものである。

【００１１】

【実施例】図１は本発明の一実施例を示す画像処理装置
の構成を示す断面図である。

【００１２】図において、１は原稿給送手段となる原稿
給送装置で、載置された原稿を１枚ずつ、あるいは２枚
連続に原稿台ガラス面２上の所定位置に給送する。３は
ランプ，走査ミラー５等で構成されるスキャナーで、原
稿給送装置１により原稿台ガラス面２に載置されると、
本体が所定方向に往復走査されて原稿反射光を走査ミラ
ー５−７を介してレンズ８を通過して、図示していない
ＲＧＢ色分解フィルタにより色分解されてイメージセン
サ部９に結像する。

【００１３】１０はレーザスキャナーで構成される露光
制御部で、コントローラ部ＣＯＮＴの画像信号制御部２
３（図２参照）から出力される画像データに基づいて変
調された光ビームを感光体１１に照射する。１２，１３
は現像器で、感光体１１に形成された静電潜像を所定色
の現像剤（トナー）で可視化する。

【００１４】１４，１５は被転写紙積載部で、定形サイ
ズの記録媒体が積載収納され、給送ローラの駆動により
レジスト配設位置まで給送され、感光体１１に形成され
る画像との画像先端合わせタイミングをとられた状態で
再給紙される。１６は転写分離帯電器で、感光体１１に
現像されたトナー像を被転写紙に転写した後、感光体１
１より分離して搬送ベルトを介して定着部１７で定着さ
れる。

【００１５】１８は排紙ローラで、画像形成の終了した
被転写紙をトレー２０に積載排紙する。１９は方向フラ
ッパーで画像形成の終了した被転写紙の搬送方向を排紙
口と内部搬送路方向に切り換え、多重／両面画像形成プ
ロセスに備える。ＣＯＮＴはコントローラ部で、画像読
取り，画像処理，画像形成のそれぞれのシーケンスを制
御する。詳細は後述する。

【００１６】以下、記録媒体への画像形成について説明
する。

【００１７】イメージセンサ部９に入力された画像信
号、すなわち後述するリーダ２２からの入力信号、ＣＰ
Ｕ２５により制御される画像信号制御回路２３によって
処理を施されてプリンタ部２４に至る。プリンタ２４に
入力された信号は露光制御部１０にて光信号に変換され
て画像信号に従い感光体１１を照射する。照射光によっ
て感光体１１上に作られた潜像は現像器１２もしくは現
像器１３によって現像される。

【００１８】上記潜像タイミングを合わせて被転写紙積
載部１４もしくは被転写紙積載部１５より転写紙が搬送
され、転写部１６において、上記現像された像が転写さ
れる。転写された像は、定着部１７にて被転写紙に定着
された後、排紙部１８より装置外部に排出される。ま
た、両面記録時は、被転写紙が排紙センサ１９と通過
後、排紙部ローラ１８を排紙方向と反対の方向に回転さ
せる。

【００１９】また、これと同時にフラッパー２０を上方
に上げて複写済みの転写紙を搬送路２２，２３を介して
中間トレー２４に格納する。次に行う裏面記録時に中間
トレー２４に格納されている転写紙が給紙され、裏面の
転写が行われる。また、多重記録時は、フラッパー２１
を上方に上げて複写済みの転写紙を搬送路２２，２３の
搬送路を介して中間トレー２４に格納する。次に行う多
重記録に中間トレー２４に格納されている転写紙が給送
され、多重転写が行われる。

【００２０】図２は、図１に示したコントローラ部ＣＯ
ＮＴの構成を説明するブロック図である。

【００２１】図において、２２５はＣＰＵ回路部で、Ｒ
ＯＭ２２６，ＲＡＭ２２７を内蔵し、ＲＯＭ２２６に記
憶された制御プログラムに基づいて各部を総括的に制御
する。２２１は原稿自動給送装置制御部で、載置された
原稿を１枚づつ、あるいは２枚連続に原稿台ガラス２面
上の所定位置に給送するなどを制御する。２２２はイメ
ージリーダで、上記イメージセンサ部９等より構成さ
れ、図示していないＲＧＢ分解フィルタにより色分解さ
れ光電変換されたアナログ画像信号を画像信号制御部２
２３に出力する。

【００２２】２２４はプリンタ制御部で、画像信号制御
部２２３から出力されるビデオ信号に基づいて、図１に
示した露光制御部１０を駆動して光ビームを感光体１１
に照射する。また、２２８は操作部で画像形成に必要な
モードの設定のためのキー、表示器等を有する操作パネ
ルが設けられている。

【００２３】図３は、図２に示した画像信号制御部２２
３の詳細構成を説明するブロック図である。

【００２４】図において、イメージリーダ制御部２２２
によりＲＧＢの電気信号に変換されたアナログ画像信号
はＡ／Ｄ変換器３０によりディジタル信号に変換される
（本実施例では各８ビット）。

【００２５】次いで、黒補正／白補正部３１により黒レ
ベルの補正と白レベル補正（シェーディング補正）が施
された後、ＮＤ信号生成部３２及び色検出部３３にＲＧ
Ｂの各信号が入力される。ＮＤ信号生成部３２では、Ｒ
ＧＢの各信号が加算されて１／３で除算された輝度信号
Ｄｏｕｔ（＝（Ｒｉｎ＋Ｇｉｎ＋Ｂｉｎ）／３）が出力
される。

【００２６】色検出部３３では、ＲＧＢの信号比率によ
り、例えば赤（Ｒ），緑（Ｇ），青（Ｂ），ラインマー
カーのピンク，イエロー，橙，白および黒に分類され
て、３ビットの色信号Ｃｏｕｔとして出力される。

【００２７】上記輝度信号Ｄｏｕｔ，色信号Ｃｏｕｔ
は、変倍部３４で主走査方向（ＣＣＤのライン方向）の
変倍あるいは画像の移動処理が行われて画像処理部３５
に入力される。

【００２８】画像処理部３５では、網がけ，色情報を単
一色のパターンに変換するパターン化，マスキング，ト
リミング，白黒反転等の各画像処理又はその組合せ処理
が行われる。

【００２９】その後、濃度補正部３６で輝度−濃度変
換，プリンタでの濃度補正が行われてレーザープリンタ
のプリンタ制御部２２４に送られる。

【００３０】また、色信号Ｃｏｕｔはマーカー矩形領域
処理部３７により、原稿にマーカーで指定された領域の
信号を検出してマーカーの外接矩形処理（詳細は後述す
る）が行われて処理領域信号ＯＵＴとして画像処理部３
５に送られ領域内外の白黒反転，綱がけ等の処理が実行
される。

【００３１】図４は、図３に示したマーカー矩形領域処
理部３７の構成を示すブロック図である。

【００３２】なお、全体はＨＳＹＮＣ，ＶＶＡＬＩＤ等
の同期信号に基づいて内部のタイミング発生部によって
作られた、図５のタイミングチャートに示すタイミング
信号により制御されている。以下、図５を参照しながら
各部の構成および動作について説明する。

【００３３】信号ＰＲＥＳＣＡＮが「１」の時、スキャ
ナーにより原稿の予備走査（プリスキャン）が行われ
て、外部メモリ５４にマーカー信号、別の外部メモリ５
６に文字信号（マーカー信号以外）が入力される。信号
ＰＲＥＳＣＡＮが「１」から「０」になる時点で矩形処
理動作が開始される。そして、信号ＶＶＡＬＩＤが
「０」の期間に処理された矩形領域信号が出力されるこ
とになる。また、矩形処理期間における細部タイミング
を示す。

【００３４】後述する信号ＩＮＤＴＳＥＬ１，０，信号
ＭＯＤＥＳＥＬ１，０の各信号により図に示すように
「マーカー外接矩形処理」期間，「文字領域処理」期
間，「矩形領域設定」期間に区別され、それぞれの処理
が行われる。

【００３５】図４において、５０はマーカー色選択レジ
スタで、図示していないＣＰＵからの選択信号で色信号
Ｃｏｕｔ′からマーカー色が入力された時にマーカー信
号として「１」を出力する、この選択は１色だけでなく
複数色でも良い。

【００３６】また、設定されたマーカー色以外の情報
（黒など）を文字信号として出力する。マーカー信号は
第１間引き処理部５１により矩形処理に必要な解像度に
間引かれる。例えば、通常の読み取り解像度が４００
（ｄｏｔ／ｉｎｃｈ）であれば１／４の１００（ｄｏｔ
／ｉｎｃｈ）程度あれば十分である。

【００３７】同様に第２間引き処理部５２によって文字
信号もマーカー信号と同じ解像度に間引かれる。間引か
れたマーカー信号は、マーカー外接矩形処理回路５３で
後述する内部のシリアル・パラレル変換器によって８ビ
ットのパラレルデータに変換され、原稿の１枚分の容量
を持った外部メモリ５４に送られて記憶される。

【００３８】また、同様に間引かれた文字信号も文字領
域処理回路５５からパラレルデータで外部メモリ５６に
送られて記憶される。外部メモリ５４および外部メモリ
５６はＡ３サイズを１００（ｄｏｔ／ｉｎｃｈ）で記憶
されるため２９７ｍｍ×４×４２０ｍｍ×４＝約２Ｍビ
ットの容量を持っている。

【００３９】矩形領域設定回路５７はＣＰＵより設定さ
れた矩形領域サイズ、矩形領域位置の設定情報に基づい
て文字領域処理回路５５およびマーカー外接矩形処理回
路５３で求めた文字およびマーカー矩形領域信号から最
終の領域信号ＯＵＴを作る。

【００４０】この様に構成された画像処理装置におい
て、指定手段（操作部２２８）により指定された幅量に
基づいて領域設定手段（矩形領域設定回路５７）が領域
生成手段（文字領域処理回路５５，マーカー外接矩形処
理回路５３）に順次生成されるマーカー外接矩形領域，
文字原稿領域に従う任意の画像処理矩形領域を設定し
て、原稿とマーキングされた領域とで設定される外接矩
形領域を所望量可変するものである。

【００４１】また、領域生成手段（文字領域処理回路５
５，マーカー外接矩形処理回路５３）に順次生成される
マーカー外接矩形領域，文字原稿領域とからそれぞれの
領域の中心が一致する領域を算出する領域算出手段（本
実施例では後述する図１９に示すタイミング発生回路３
１９による）に算出された領域に基づいて領域設定手段
が領域生成手段に順次生成されるマーカー外接矩形領
域，文字原稿領域に従う画像処理矩形領域を設定して、
マーカー指定された領域に対する矩形領域と該矩形領域
内のの原稿との配置バランスを均整するものである。

【００４２】図６は、図４に示したマーカー外接矩形処
理回路５３の構成を示す詳細ブロック図である。

【００４３】全体はＨＳＹＮＣ，ＶＶＡＬＩＤ等の同期
信号に基づいてタイミング発生回路１０６によって作ら
れたタイミング信号により制御されている。

【００４４】図５に示した信号ＰＲＥＳＣＡＮがＨレベ
ルの時に間引き処理５１により間引かれたマーカー信号
は、シリアル・パラレル変換器１００によって８ビット
のパラレルデータに変換されデーターセレクタ１０１、
双方向バッファ１０２を通り外部メモリ５４に送られ記
憶される。

【００４５】マーカー外接矩形処理期間中においては、
外部メモリ５４より予備走査中に記憶されたマーカー信
号が読み出されて、双方向バッファ１０２を通りラッチ
１０３にＮ−１ライン目のデータ、ラッチ１０４にはＮ
ライン目のデータが保持されてライン処理部１０５に入
力され、ライン毎の処理が行われた結果がデータセレク
タ１０１，双方向バッファ１０２を通り外部メモリ５４
に記憶４される（０ラインからＮラインまで）。

【００４６】その後、同様の処理がライン方向に対して
逆方向に行われる（Ｎラインから０ラインまで）。

【００４７】また、データセレクタ１０１は後述の矩形
領域設定回路５７からの信号ＭＯＤＥＳＥＬ０で信号Ｄ
ＡＴＡＩＮ０（８ビット）を外部メモリ５４に書き込む
ように制御される。

【００４８】別のデータセレクタ１０７はタイミング発
生回路１０６からのアドレス信号と矩形領域設定回路５
７からのアドレス信号を処理内容によって切り換える。

【００４９】なお、マーカー外接矩形処理の期間におい
て、データセレクタ１０１ではＡまたはＢが選択され、
データセレクタ１０７ではＡが選択される。

【００５０】図７は、図６に示したライン処理部１０５
の構成を説明するブロック図である。

【００５１】図８は、図７の動作を説明するタイミング
チャートであり、（ａ）は副走査方向タイミングを示
し、（ｂ）は主走査方向タイミングを示す。

【００５２】信号ＭＯＥ０が「０（Ｌレベル）」の時
に、タイミング発生回路１０６より出力されたＶＡＤＲ
（副走査方向のアドレス信号），ＨＡＤＲ（主走査方向
アドレス信号）によりＮ−１ラインの１バイト目のデー
タ（ＶＡＤＲ＝Ａ，ＨＡＤＲ＝１），Ｎラインの１バイ
ト目のデータ（ＶＡＤＲ＝Ｂ，ＨＡＤＲ＝１）が外部メ
モリ５４より読み出されて、それぞれ信号ＬＡＣＨＡ０
によりラッチ１０３に、信号ＬＡＣＨＢ０によりラッチ
１０４に保持される。

【００５３】これらの信号は、それぞれデータセレクタ
１０８，１０９のＡ側に１バイト（８ビット）の上位ビ
ットと下位ビットを左右対称に入れ換えたものがＢ側に
入力され図８の（ａ）のタイミングチャートに示した信
号ＤＡＴＡＳＥＬ０信号（ＨＡＤＲ主走査方向アドレス
のアップカウント、ダウンカウントを表現している。）
によって、Ａ，Ｂいづれかの信号が選択されＬＡ７−
０，ＬＢ７−０として論理演算部１１０に入力される。

【００５４】論理演算部１１０では、後述の信号ＬＲＢ
０と共に論理演算が行われ結果が、信号ＬＡＣＨＲＢ０
によりラッチ１１１に保持されデータセレクタ１１２を
通して出力され信号ＭＷＲ０により外部メモリ５４にＮ
ラインの１バイト目として書き込まれる。

【００５５】以上の動作が主走査方向においては１バイ
ト〜Ｎバイト，Ｎバイト〜１バイト目まで、副走査方向
においては０ライン〜Ｎラインまで実行される。同様に
逆方向にＮライン〜０ラインまで実行され、Ａ３サイズ
全面の矩形処理が終了する。

【００５６】論理演算部１１０の内部動作は次の条件に
より行われる。

【００５７】外部メモリ５４に記憶されているマーカー
信号に対して次の処理を行う。

【００５８】条件１）全ラインのマーカー信号の連続す
る区間内に現ラインのマーカー信号がある時に全ライン
の区間に相当する現ラインの区間にマーカー信号を書き
込む。

【００５９】条件２）現ラインのマーカー信号は無条件
に再度書き込む。以上の条件により次の論理演算が行わ
れる。

【００６０】図９，図１０，図１１は、図７に示した論
理演算部１１０の動作を説明するタイミングチャートで
ある。これらの条件を図に示したものである。

【００６１】すなわち、第１に図７の（ａ）に示すよう
にＬＢ７〜０のビットが「１」の時，第２にＬＡ７〜０
のビットが全て「１」で、ＬＢ７〜０のいずれかが
「１」の時，第３に図７の（ｂ）に示すように全ブロッ
クのＬＲＢ０が「１」で現ブロックのＬＡ７を基準に連
続する時，第４に図７の（ｃ）に示すように連続するＬ
Ａ間でＬＢが「１」の時の第１〜第４の条件のいずれか
が成立する時に、現ラインの結果として「１」が出力さ
れることになる。

【００６２】図１０に第２〜第４の条件が満たされる状
態を示す。

【００６３】実際には、図１１のタイミングチャートに
示すように、ＬＡ７−０，ＬＢ７−０からＡ．ＬＲＢ７
−０が作られ（ＨＡＤＲがアップカウントの時）ＬＢ７
−０のアドレスに書き込まれる。１ライン分（Ｎバイ
ト）終了後に、ＨＡＤＲダウンカウントになり、図７の
データセレクタ１０８，１０９のＢ側がＤＡＴＡＳＥＬ
０信号により選択されデータの上位ビット側と下位ビッ
ト側が入れ換えられる。

【００６４】ＬＡ０−７，ＬＢ０−７からＢ．ＬＲＢ０
−７が作られ、さらにビットを入れ換えたＢ’ＬＲＢ７
−０が出力され、外部メモリ５４に書き込まれる。

【００６５】これをＮラインまで繰り返す。以上の動作
を副走査方向に対して逆方向からＮラインから０ライン
まで繰り返すことでマーカー矩形処理が終了する。

【００６６】この動作を簡単に図に示したものが図１
２，図１３である。

【００６７】図１２，図１３は本発明に係る画像処理装
置におけるマーカー矩形処理を説明する模式図である。

【００６８】図１２の（ａ）に示すマーカーは、予備信
号により外部メモリ５４に対して図１２の図（ｂ）のよ
うにマーカー信号して記憶される。

【００６９】そして、先ず、Ａ方向に矩形処理され図１
３の（ａ）の結果となる。

【００７０】図１３の（ａ）をＡ方向と逆方向のＢ方向
から矩形処理すると、図１３の（ｂ）に示すように、例
えば環状にマークされた図１２の（ａ）から矩形領域が
生成されることなる。この結果は図５のタイミングで文
字領域処理、矩形領域設定期間で用いられる。

【００７１】図１４は、図４に示した文字領域処理回路
５５の精細な構成を示すブロック図である。なお、回路
全体はタイミング発生回路Ｂ２０６によって作られたタ
イミング信号により制御されている。

【００７２】図５に示した、信号ＰＲＥＳＣＡＮがＨレ
ベルの時に、間引き処理５２により間引かれた文字情報
（マーカー信号以外）は、シリアル・パラレル変換器２
００によって、８ビットのパラレルデータに変換されデ
ータセレクタ２０１，双方向バッファ２０２を通り外部
メモリ５６に送られ記憶される。

【００７３】文字領域処理期間中においては、外部メモ
リ５６から予備走査期間中に記憶された文字信号が読み
出されて、双方向バッファ２０２を通りラッチ２０３あ
るいはラッチ２０４に保持されて文字幅検出回路２０５
に転送される。

【００７４】また、文字幅検出回路２０５ではマーカー
外接矩形処理回路５３からマーカー矩形領域信号も含め
て次の手順に従って演算処理が行われる。

【００７５】文字情報はマーカー信号に比べてそれぞれ
の信号が連続していないので、そのままではマーカー矩
形処理アルゴリズムが適用できない。そこで、主走査，
副走査方向に文字信号を連結させてから処理を行う。

【００７６】先ず１の処理で、マーカー矩形領域信号内
で文字信号の左端から右端の間を１セットして外部メモ
リに書き込む。ラッチ２０３で保持されたＬＡ７−０，
マーカー外接矩形領域信号ＬＣ７−０から演算される
（主走査方向の文字信号連結処理）。

【００７７】第２の処理で、マーカー矩形領域内で文字
信号の先端から後端までの間を１にセットして外部メモ
リ５６に書き込む。ラッチ２０３で保持されたＬＡ７−
０，マーカー外接矩形領域信号ＬＣ７−０から演算され
る（副走査方向の文字信号連結処理）。

【００７８】第３の処理で、第１，第２の処理で連結変
換された文字信号からマーカー矩形処理回路５３の論理
演算処理と同様の処理を行って文字信号の領域信号を求
め、外部メモリ５６に書き込む。そして、ラッチ２０
３，２０４で保持されたＬＡ７−０，ＬＢ７−０から文
字領域が後述するように演算される。 （文字領域の演算）データセレクタ２０１は後述の矩形
領域設定回路５７からの信号ＭＯＤＥＳＥＬ１で信号Ｄ
ＡＴＡＩＮ１（８ビット）を外部メモリ５６に書き込む
ように制御される。別のデータセレクタ２０７はタイミ
ング発生回路Ｂ２０６からアドレス信号と矩形領域設定
回路５７からのアドレス信号を処理内容によって切り換
える。

【００７９】文字領域処理の期間ではデータセレクタ２
０１ではＡまたはＢ，データセレクタ２０７ではＡが選
択される。

【００８０】図１５は、図１４に示した文字幅検出回路
２０５の構成を説明するブロック図であり、図１６は、
図１５の動作を説明するタイミングチャートである。 〔主走査方向の文字情報連結処理〕図１６の（ａ）に示
す信号ＭＯＥ１が「０（Ｌレベル）」の時に、タイミン
グ発生回路２０６より出力されたＶＡＤＲ（副走査方向
のアドレス信号），ＨＡＤＲ（主走査方向もアドレス信
号）によって、１ラインの１バイト目のデータが外部メ
モリ５６より読み出されて、信号ＬＡＣＨＡ１信号によ
り、ラッチ２０３に保持される。

【００８１】この信号は、データセレクタ２０８のＡ側
に、１バイト（８ビット）の上位ビットと下位ビットを
左右対称に入れ換えたものがＢ側に入力され、図１６の
（ａ）に示した信号ＤＡＴＡＳＥＬ１（ＨＡＤＲ主走査
方向アドレスのアップカウント，ダウンカウントを表し
ている）によってＡ，Ｂいずれかの信号が選択され、セ
レクタ出力ＬＡ７−０として論理演算部２１０に入力さ
れる。

【００８２】論理演算部２１０では、後述の信号ＬＲＢ
０，矩形領域信号ＬＣ７−０（マーカー外接矩形処理回
路５３からから送出される），信号ＬＤ７−０と共に論
理演算が行われ、該演算結果が信号ＬＡＣＨＲＢ１信号
によってラッチ２１１に保持される。

【００８３】図１６の（ａ）に示した信号ＤＡＴＡＳＥ
Ｌ１が「０」の時データセレクタ２０８でＡ側が選択さ
れセレクタ出力ＬＡ７−０，矩形領域信号ＬＣ７−０，
信号ＬＲＢ０の演算結果がデータセレクタ２１２のＡ側
が選択され双方向バッファ２１３を通り１ライン分の容
量を持ったバッファメモリ２１４に１ラインの１バイト
目として書き込まれる。

【００８４】信号ＤＡＴＡＳＥＬ１が「１」の時、デー
タセレクタ２０８ではＢ側が選択されセレクタ出力ＬＡ
７−０，バッファメモリ２１４から読み出された信号Ｌ
Ｄ７−０，信号ＬＲＢ０の演算結果がデータセレクタ２
０１を通り外部メモリ５６に書き込まれる。

【００８５】以上の動作が主走査方向では１バイト〜Ｎ
バイト、Ｎバイト〜１バイト目まで副走査方向において
は１ラインからＮラインまで実行され主走査方向の文字
情報の連結処理が終了する。 〔副走査方向の文字情報連結処理〕一方、副走査方向の
文字情報連結処理は、図１６の（ｂ）に示すように、ア
ドレス信号ＶＡＤＲが１ラインからＮラインまで逆にＮ
ラインから１ラインまで演算処理が行われる。

【００８６】論理演算処理部２１０へのセレクタ出力Ｌ
Ａ７−０と矩形領域信号ＬＣ７−０およびバッファメモ
リ２１４からの信号ＬＤ７−０によって演算されてバッ
ファメモリに書き込まれる。つぎのラインの処理では現
ラインのＬＡ７−０，ＬＣ７−０と前ラインの結果であ
る信号ＬＤ７−０が用いられて演算が行われる。

【００８７】また、主走査方向では１バイト目からＮバ
イト目が行われる。またバッファメモリ２１５に与えら
れるアドレスもＨＶＳＥＬ信号により主走査方向のアド
レス信号ＨＡＤＲから副走査方向のアドレスＶＡＤＲに
変えられる。 〔文字領域の演算処理〕文字領域を求める演算はマーカ
ー外接矩形処理動作と同様に外部メモリ５６に記憶され
ている主走査方向の文字情報連結処理，副走査方向の文
字情報連結処理の処理で連結された文字情報を処理して
矩形の文字領域信号を求める。

【００８８】ただし、演算時にはマーカー外接矩形領域
信号が「１」の時（ＡＬＣ７−０信号）のみ処理が行わ
れるように制限されている。

【００８９】図１７は本発明に係る画像処理装置におけ
る文字領域の演算処理状態を説明するタイミングチャー
トであり、（ａ）に主走査方向の演算処理状態を概念的
に示し、（ｂ）に副走査方向の演算処理状態を概念的に
示す。

【００９０】主走査方向では、この図の（ａ）に示すよ
うに、矩形領域信号ＬＣ７−０が「１」で、かつセレク
タ出力ＬＡ７−０が「１」の時に、そのビットから
「０」ビットまでに「１」をセットする。あるいはＬＲ
Ｂ０ビット（前バイトの処理のビット０の状態を示す）
が「１」の時にＬＡ７−０の状態に関係なくＬＣ７−０
が１の期間１をセットする。

【００９１】一方、副走査方向では、この図の（ｂ）に
示すように、矩形領域信号ＬＣ７−０が「１」で、セレ
クタ出力ＬＡ７−０が「１」の区間を「１」にセットす
る。また、前ラインのバッファメモリ２１４からの出力
ＬＤ７−０の区間が「１」の時も、同様に「１」にセッ
トする。以上の演算結果で文字情報の主・副方向の連結
が終了する。

【００９２】図１８は本発明に係る画像処理装置におけ
る文字情報連結処理状態を説明する模式図である。な
お、（１）〜（３）は各処理を示す。

【００９３】この図に示すように、主走査方向連結を行
い（１）、副走査方向連結を行い（２）、主副連結処理
（３）を実行して、文字情報の矩形領域処理が行われ
る。

【００９４】図１９は、図４に示した矩形領域設定回路
５７の構成を説明する詳細ブロック図である。

【００９５】なお、本実施例では、矩形領域設定処理を
簡単にするためにシリアルデータで処理を行っている。
以下、図２０に示すタイミングチャートを参照しながら
本発明に係る画像処理装置における文字領域に任意の幅
の矩形領域作成処理について説明する。

【００９６】図２０は本発明に係る画像処理装置におけ
る文字領域に任意の幅の矩形領域作成処理を説明するタ
イミングチャートである。

【００９７】外部メモリ５６から読み出された文字情報
領域信号は文字領域処理回路５５を介して領域信号ＤＡ
ＴＡＯＵＴ１として入力される。該領域信号ＤＡＴＡＯ
ＵＴ１はパラレルシリアル変換器３００でシリアルデー
タに変換され、立下り検出回路３０１に入力される。立
下りを検出するとＳ−Ｒフリップフロップ３０２にてセ
ットされ、出力ＱがＨレベルになりカウンタ３０３がカ
ウントエネーブルとなる。

【００９８】セレクタ３０５ではＡ側のＣＰＵによる領
域位置が選ばれ比較器３０４にてカウンタ３０３との大
小比較が行われる。

【００９９】領域の位置（文字情報位置から求めるマー
カー領域位置までの幅）は操作パネルから１０キーある
いはデジタイザーにより指示される。なお、本実施例で
は、１ｍｍが４ドットに当たるので４×指定幅（ｍｍ）
が設定されることになる。比較器３０４でＡ＝Ｂになる
と、Ｓ−Ｒフリップフロップ３０２がリセットされ、出
力ＱがＬレベルになる。

【０１００】この出力信号はパラレルシリアル変換器３
００からの信号とＯＲゲート３０６で論理和がとられ、
再びシリアルパラレル変換器３０７でパラレルデータに
変換されて外部メモリ５６にデータＤＡＴＡＩＮ１とし
て書き込まれる。同様に逆方向においても同様の処理が
行われて、主走査の処理が終了する。

【０１０１】副走査方向においては、タイミング発生回
路３１９内部でカウンタ３０３に与えるクロックＣＬＫ
０が主走査方向の同期クロックＲＣＬＫから副走査方向
の同期信号ＨＳＹＮＣＮ切り換えられて与えられる。

【０１０２】また、入力される文字領域の信号はパラレ
ルシリアル変換器３００で１ビットだけ（たとえばビッ
ト０）が取り出されて、シリアルデータとなる。ＯＲゲ
ート３０６で論理和が取られた信号は、後段のシリアル
パラレル変換器３０７で８ビットすべてのビットを「」
０か「１」にセットする。これを１ラインからＮライン
まで（順方向）、Ｎラインから１ライン（逆方向）を１
バイト毎にｎバイト（１ライン分）処理を行うことで、
外部メモリ５６に最終的なマーカー矩形領域信号が作ら
れる。

【０１０３】実際の原稿読み取り時には、図２１に示す
ように外部メモリ５６からデータが読み出されてパラレ
ルシリアル変換器３００で、シリアルデータに変換され
てラッチ３２０でクロックＲＣＬＫと同期が取られて出
力される。最初のプリスキャンの時に１／４の解像度で
読み込まれているので、クロックＰＳＣＬＫ１はクロッ
クＲＣＬＫの１／４の周波数になっている。 「文字の中心とマーカー矩形の中心を合わせる処理」図
２２は本発明に係る画像処理装置における文字の中心と
マーカー矩形の中心合せ処理動作を説明するタイミング
チャートである。

【０１０４】外部メモリ５４から読み出されたマーカ矩
形領域信号はパラレルシリアル変換器３０８にてシリア
ルデータに変換される。同時に外部メモリＢ５６から読
み出された文字情報領域信号はパラレルシリアル変換器
３００にてシリアルデータに変換される。

【０１０５】マーカー信号は立ち上がり検出回路３１０
にて立ち上がりが検出されると、Ｓ−Ｒフリップフロッ
プ３１０をセットし出力Ｑを「１」にして、カウンタＡ
３１２のカウントイネーブルになりカウントする。文字
信号は立ち上がり検出回路３０９で立ち上がりが検出さ
れると、Ｓ−Ｒフリップフロップ３１１をリセットして
出力Ｑを「０」にしてカウントを停止させる。

【０１０６】このカウント値はＡセットレジスタ３１３
にて保持される。また文字信号は立ち上がり検出回路３
１４でＳーＲフリップフロップ３１６でセットされ出力
Ｑを１にセットする。マーカー信号は立ち下がり検出回
路３１５で立ち下がりを検出するとＳ−Ｒフリップフロ
ップをリセットして出力Ｑを０にする。

【０１０７】Ｑが１の間カウンタＢ３１７はカウントイ
ネーブルになりカウントを行い停止した時のカウント値
をＢセットレジスタ３１８にセットする。その後、Ａセ
ットレジスタの値Ａ，Ｂセットレジスタの値ＢからＢ／
２＋Ａ／２を演算してＣＰＵから領域位置指定信号とし
てセットする。Ｂカウントに相当するＢ／２−１だけ主
走査方向のアドレス（ＨＡＤＲ）を戻す。

【０１０８】立ち下がり検出回路３０１，Ｓ−Ｒフリッ
プフロップ３０２によりＯＲゲート３０６を制御してシ
リアルパラレル変換器３０７でパラレルデータに変換し
て外部メモリＢ５６に書き込む。この動作を主走査方向
に逆方向にも同様に繰り返す。

【０１０９】副走査方向にはタイミング発生回路３１９
でカウンタ３０３，３１２，３１７へのクロックがクロ
ックＲＣＬＫから主走査の同期信号ＨＳＹＮＣに切り換
えられて与えられ、主走査と同様の処理が行われる。

【０１１０】なお、上記実施例では全てリアルタイム処
理で行っていたが、ＣＰＵでソフトウエアで処理を行っ
ても良い。

【０１１１】また、一部の処理でパラレルデータ、ある
いはシリアルデータで処理を行っていたが、この逆でも
良い。

【０１１２】さらに、文字領域に対して任意の幅の領域
信号を求める際に主走査と副走査で幅を変えても良い。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
指定手段により指定された幅量に基づいて領域設定手段
が領域生成手段に順次生成されるマーカー外接矩形領
域，文字原稿領域に従う任意の画像処理矩形領域を設定
するので、原稿とマーキングされた領域とで設定される
外接矩形領域を所望量可変することができる。

【０１１４】また、領域生成手段に順次生成されるマー
カー外接矩形領域，文字原稿領域とからそれぞれの領域
の中心が一致する領域を算出する領域算出手段に算出さ
れた領域に基づいて領域設定手段が領域生成手段に順次
生成されるマーカー外接矩形領域，文字原稿領域に従う
画像処理矩形領域を設定するので、マーカー指定された
領域に対する矩形領域と該矩形領域内のの原稿との配置
バランスを均整することができる。

【０１１５】従って、指定された画像に対する矩形領域
の大きさ、位置を設定可能にしたことで指定された情報
に対してバランス良く領域を求めることが可能となる。

【０１１６】また、指定された画像情報の中心を一致さ
せるようにしたことで簡単に見栄え良く領域が設定可能
になり、作業時間が短縮されたり、失敗が少なくなり、
ネガポジ反転、網敷き等の原稿の下地を含む処理であっ
ても美しく編集を行えるようになるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す画像処理装置の構成を
示す断面図である。

【図２】図１に示したコントローラ部の構成を説明する
ブロック図である。

【図３】図２に示した画像信号制御部の詳細構成を説明
するブロック図である。

【図４】図３に示したマーカー矩形領域処理部の構成を
示すブロック図である。

【図５】図３に示したマーカー矩形領域処理部の動作を
説明するタイミングチャートである。

【図６】図４に示したマーカー外接矩形処理回路の構成
を示す詳細ブロック図である。

【図７】図６に示したライン処理部の構成を説明するブ
ロック図である。

【図８】図７の動作を説明するタイミングチャートであ
る。

【図９】図７に示した論理演算部の動作を説明するタイ
ミングチャートである。

【図１０】図７に示した論理演算部の動作を説明するタ
イミングチャートである。

【図１１】図７に示した論理演算部の動作を説明するタ
イミングチャートである。

【図１２】本発明に係る画像処理装置におけるマーカー
矩形処理を説明する模式図である。

【図１３】本発明に係る画像処理装置におけるマーカー
矩形処理を説明する模式図である。

【図１４】図４に示した文字領域処理回路の精細な構成
を示すブロック図である。

【図１５】図１４に示した文字幅検出回路の構成を説明
するブロック図である。

【図１６】図１５の動作を説明するタイミングチャート
である。

【図１７】本発明に係る画像処理装置における文字領域
の演算処理状態を説明するタイミングチャートである。

【図１８】本発明に係る画像処理装置における文字情報
連結処理状態を説明する模式図である。

【図１９】図４に示した矩形領域設定回路の構成を説明
する詳細ブロック図である。

【図２０】本発明に係る画像処理装置における文字領域
に任意の幅の矩形領域作成処理を説明するタイミングチ
ャートである。

【図２１】図１９に示した矩形領域設定回路の動作を説
明するタイミングチャートである。

【図２２】本発明に係る画像処理装置における文字の中
心とマーカー矩形の中心合せ処理動作を説明するタイミ
ングチャートである。

【符号の説明】

５３ マーカー外接矩形処理回路 ５４ 外部メモリ ５５ 文字領域処理回路 ５６ 外部メモリ ５７ 矩形領域設定回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 設定された領域に所定の画像処理を行う
   複数の画像処理手段を備えた画像処理装置において、原
   稿色と異なる色でマーキングが付加された原稿を読み取
   る原稿読取り手段と、この原稿読取り手段から出力され
   る画像情報を解析してマーカー外接矩形領域，文字原稿
   領域を順次生成する領域生成手段と、この領域生成手段
   に生成された文字原稿領域からマーカー外接矩形領域ま
   での任意の幅量を指定する指定手段と、この指定手段に
   より指定された幅量に基づいて前記領域生成手段に順次
   生成されるマーカー外接矩形領域，文字原稿領域に従う
   任意の画像処理矩形領域を設定する領域設定手段とを有
   することを特徴とする画像処理装置。
2. 【請求項２】 領域生成手段に順次生成されるマーカー
   外接矩形領域，文字原稿領域とからそれぞれの領域の中
   心が一致する領域を算出する領域算出手段を設け、領域
   設定手段は、領域算出手段に算出された領域に基づいて
   画像処理矩形領域を設定することを特徴とする請求項１
   記載の画像処理装置。