JP3563754B2

JP3563754B2 - 画像処理装置および画像処理方法

Info

Publication number: JP3563754B2
Application number: JP33817993A
Authority: JP
Inventors: 喜則阿部; 弘幸市川; 秋生伊藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 2004-09-08
Anticipated expiration: 2019-09-08
Also published as: JPH07203180A

Description

【０００１】
【発明の属する技術分野】
本発明は、設定された画像処理矩形領域に所定の画像処理を行う複数の画像処理手段を備えた画像処理装置および画像処理方法に関するものである。
【０００２】
【従来の技術】
一般に画像処理装置において、原稿を画像入力装置で読み取って電気信号に変換し、この信号に対して画像処理を行った後、レーザープリンタ等の出力装置により画像として記録されることが知られている。
【０００３】
このような画像処理装置の特徴として、原稿の一部にマーカーで領域指定し領域内外で異なった処理を行っている。例えば、指定された領域の画像に対してトリミング，マスキング，ネガポジ反転、網敷き等の編集処理を行うことができる。
【０００４】
また、ネガポジ反転、網敷きなど原稿の下地に対しての処理については処理結果が美しく仕上がるようにマーカーの外接矩形領域を求めていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、原稿に書かれたマーカーから矩形領域を求め処理を行う場合、原稿に対して自由に位置が指定できる反面、矩形領域の大きさ、位置を指定したい画像に対してバランス良く決めることに非常に難しかった。そのために何度か位置指定を繰り返さなけらばならず原稿がムダになったり、目的の画像を得るまでに時間がかかってしまう等の操作上の問題点があった。
【０００６】
本発明は、上記の問題点を解決するためになされたもので、原稿読取手段から出力される画像情報を解析してマーカー外接矩形領域，該マーカー外接矩形領域内の文字原稿領域を生成し、該生成された文字原稿領域から設定すべき画像処理矩形領域までの任意の幅量を指定し、該指定された幅量に基づいて設定される画像処理矩形領域と、前記マーカー外接矩形領域からそれぞれの領域の中心を一致させて最終的な画像処理矩形領域を設定することにより、文字原稿とマーキングされた領域とで設定される外接矩形領域を所望量可変した画像処理矩形領域を指定することができるとともに、マーカー指定された領域に対する矩形領域と該矩形領域内の文字原稿との配置バランスが自在に均整された領域に対して所定の画像処理を行うことができる画像処理装置および画像処理方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明に係る第１の発明は、設定された画像処理矩形領域に所定の画像処理を行う複数の画像処理手段を備えた画像処理装置において、原稿色と異なる色でマーキングが付加された原稿を読み取る原稿読取手段と、前記原稿読取手段から出力される画像情報を解析してマーカー外接矩形領域，該マーカー外接矩形領域内の文字原稿領域を生成する領域生成手段と、前記領域生成手段により生成された文字原稿領域から設定すべき画像処理矩形領域までの任意の幅量を指定する指定手段と、前記指定手段により指定された幅量に基づいて設定される画像処理矩形領域と、前記マーカマーカー外接矩形領域からそれぞれの領域の中心を一致させて最終的な画像処理矩形領域を設定する領域設定手段とを有することを特徴とする。
【０００８】
本発明に係る第２の発明は、設定された画像処理矩形領域に所定の画像処理を行う複数の画像処理手段を備えた画像処理装置における画像処理方法において、原稿色と異なる色でマーキングが付加された原稿を読み取り、該読み取られる画像情報を解析してマーカー外接矩形領域，該マーカー外接矩形領域内の文字原稿領域を生成し、該生成された文字原稿領域から設定すべき画像処理矩形領域までの任意の幅量を指定し、該指定された幅量に基づいて設定される画像処理矩形領域と、前記マーカマーカー外接矩形領域からそれぞれの領域の中心を一致させて最終的な画像処理矩形領域を設定することを特徴とする。
【００１１】
【実施例】
図１は本発明の一実施例を示す画像処理装置の構成を示す断面図である。
【００１２】
図において、１は原稿給送手段となる原稿給送装置で、載置された原稿を１枚ずつ、あるいは２枚連続に原稿台ガラス面２上の所定位置に給送する。４はランプ３，走査ミラー５等で構成されるスキャナで、原稿給送装置１により原稿台ガラス面２に載置されると、本体が所定方向に往復走査されて原稿反射光を走査ミラー５−７を介してレンズ８を通過して、図示していないＲＧＢ色分解フィルタにより色分解されてイメージセンサ部９に結像する。
【００１３】
１０はレーザスキャナで構成される露光制御部で、コントローラ部ＣＯＮＴの画像信号制御部２２３（図２参照）から出力される画像データに基づいて変調された光ビームを感光体１１に照射する。１２，１３は現像器で、感光体１１に形成された静電潜像を所定色の現像剤（トナー）で可視化する。
【００１４】
１４，１５は被転写紙積載部で、定形サイズの記録媒体が積載収納され、給送ローラの駆動によりレジスト配設位置まで給送され、感光体１１に形成される画像との画像先端合わせタイミングをとられた状態で再給紙される。１６は転写分離帯電器で、感光体１１に現像されたトナー像を被転写紙に転写した後、感光体１１より分離して搬送ベルトを介して定着部１７で定着される。
【００１５】
１８は排紙ローラで、画像形成の終了した被転写紙をトレー２０に積載排紙する。２１は方向不ラッパで、画像形成の終了した被転写紙の搬送方向を排紙口と内部搬送路方向に切り換え、多重／両面画像形成プロセスに備える。ＣＯＮＴはコントローラ部で、画像読取り，画像処理，画像形成のそれぞれのシーケンスを制御する。詳細は後述する。
【００１６】
以下、記録媒体への画像形成について説明する。
【００１７】
イメージセンサ部９に入力された画像信号、すなわち後述するリーダからの入力信号、ＣＰＵにより制御される画像信号制御回路によって処理を施されてプリンタ部に至る。プリンタ部に入力された信号は露光制御部にて光信号に変換されて画像信号に従い感光体１１を照射する。照射光によって感光体１１上に作られた潜像は現像器１２もしくは現像器１３によって現像される。
【００１８】
上記潜像タイミングを合わせて被転写紙積載部１４もしくは被転写紙積載部１５より転写紙が搬送され、転写分離帯電器１６において、上記現像された像が転写される。転写された像は、定着部１７にて被転写紙に定着された後、排紙ローラ１８より装置外部に排出される。また、両面記録時は、被転写紙が排紙センサ１９を通過後、排紙ローラ１８を排紙方向と反対の方向に転回させる。
【００１９】
また、これと同時にフラッパー２１を上方に上げて複写済みの転写紙を搬送路２２，２３を介して中間トレー２４に格納する。次に行う裏面記録時に中間トレー２４に格納されている転写紙が給紙され、裏面の転写が行われる。また、多重記録時は、フラッパー２１を上方に上げて複写済みの転写紙を搬送路２２，２３の搬送路を介して中間トレー２４に格納する。次に行う多重記録に中間トレー２４に格納されている転写紙が給送され、多重転写が行われる。
【００２０】
図２は、図１に示したコントローラ部ＣＯＮＴの構成を説明するブロック図である。
【００２１】
図において、２２５はＣＰＵ回路部で、ＲＯＭ２２６，ＲＡＭ２２７を内蔵し、ＲＯＭ２２６に記憶された制御プログラムに基づいて各部を総括的に制御する。２２１は原稿自動給送装置制御部で、載置された原稿を１枚ずつ、あるいは２枚連続に原稿台ガラス２面上の所定位置に給送するなどを制御する。２２２はイメージリーダ制御部で、上記イメージセンサ部９等より構成され、図示していないＲＧＢ分解フィルタにより色分解され光電変換されたアナログ画像信号を画像信号制御部２２３に出力する。
【００２２】
２２４はプリンタ制御部で、画像信号制御部２２３から出力されるビデオ信号に基づいて、図１に示した露光制御部１０を駆動して光ビームを感光体１１に照射する。また、２２８は操作部で、画像形成に必要なモードの設定のためのキー、表示器等を有する操作パネルが設けられている。
【００２３】
図３は、図２に示した画像信号制御部２２３の詳細構成を説明するブロック図である。
【００２４】
図において、イメージリーダ制御部２２２によりＲＧＢの電気信号に変換されたアナログ画像信号はＡ／Ｄ変換器３０によりディジタル信号に変換される（本実施例では各８ビット）。
【００２５】
次いで、黒補正／白補正部３１により黒レベルの補正と白レベル補正（シェーディング補正）が施された後、ＮＤ信号生成部３２及び色検出部３３にＲＧＢの各信号が入力される。ＮＤ信号生成部３２では、ＲＧＢの各信号が加算されて１／３で除算された輝度信号Ｄｏｕｔ（＝（Ｒｉｎ＋Ｇｉｎ＋Ｂｉｎ）／３）が出力される。
【００２６】
色検出部３３では、ＲＧＢの信号比率により、例えば赤（Ｒ），緑（Ｇ），青（Ｂ），ラインマーカーのピンク，イエロー，橙，白および黒に分類されて、３ビットの色信号Ｃｏｕｔとして出力される。
【００２７】
上記輝度信号Ｄｏｕｔ，色信号Ｃｏｕｔは、変倍部３４で主走査方向（ＣＣＤのライン方向）の変倍あるいは画像の移動処理が行われて画像処理部３５に入力される。
【００２８】
画像処理部３５では、網がけ，色情報を単一色のパターンに変換するパターン化，マスキング，トリミング，白黒反転等の各画像処理又はその組合せ処理が行われる。
【００２９】
その後、濃度補正部３６で輝度−濃度変換，プリンタでの濃度補正が行われてレーザープリンタのプリンタ制御部２２４に送られる。
【００３０】
また、色信号Ｃｏｕｔはマーカー矩形領域処理部３７により、原稿にマーカーで指定された領域の信号を検出してマーカーの外接矩形処理（詳細は後述する）が行われて処理領域信号ＯＵＴとして画像処理部３５に送られ領域内外の白黒反転，綱がけ等の処理が実行される。
【００３１】
図４は、図３に示したマーカー矩形領域処理部３７の構成を示すブロック図である。
【００３２】
なお、全体はＨＳＹＮＣ，ＶＶＡＬＩＤ等の同期信号に基づいて内部のタイミング発生部によって作られた、図５のタイミングチャートに示すタイミング信号により制御されている。以下、図５を参照しながら各部の構成および動作について説明する。
【００３３】
信号ＰＲＥＳＣＡＮが「１」の時、スキャナーにより原稿の予備走査（プリスキャン）が行われて、外部メモリ５４にマーカー信号、別の外部メモリ５６に文字信号（マーカー信号以外）が入力される。信号ＰＲＥＳＣＡＮが「１」から「０」になる時点で矩形処理動作が開始される。そして、信号ＶＶＡＬＩＤが「０」の期間に処理された矩形領域信号が出力されることになる。また、矩形処理期間における細部タイミングを示す。
【００３４】
後述する信号ＩＮＤＴＳＥＬ１，０，信号ＭＯＤＥＳＥＬ１，０の各信号により図に示すように「マーカー外接矩形処理」期間，「文字領域処理」期間，「矩形領域設定」期間に区別され、それぞれの処理が行われる。
【００３５】
図４において、５０はマーカー色選択レジスタで、図示していないＣＰＵからの選択信号で色信号Ｃｏｕｎｔ′からマーカー色が入力された時にマーカー信号として「１」を出力する。この選択は１色だけでなく複数色でも良い。
【００３６】
また、設定されたマーカー色以外の情報（黒など）を文字信号として出力する。マーカー信号は第１間引き処理部５１により矩形処理に必要な解像度に間引かれる。例えば、通常の読み取り解像度が４００（ｄｏｔ／ｉｎｃｈ）であれば１／４の１００（ｄｏｔ／ｉｎｃｈ）程度あれば十分である。
【００３７】
同様に第２間引き処理部５２によって文字信号もマーカー信号と同じ解像度に間引かれる。間引かれたマーカー信号は、マーカー外接矩形処理回路５３で後述する内部のシリアル・パラレル変換器によって８ビットのパラレルデータに変換され、原稿の１枚分の容量を持った外部メモリ５４に送られて記憶される。
【００３８】
また、同様に間引かれた文字信号も文字領域処理回路５５からパラレルデータで外部メモリ５６に送られて記憶される。外部メモリ５４および外部メモリ５６はＡ３サイズを１００（ｄｏｔ／ｉｎｃｈ）で記憶されるため２９７ｍｍ×４×４２０ｍｍ×４＝約２Ｍビットの容量を持っている。
【００３９】
矩形領域設定回路５７はＣＰＵより設定された矩形領域サイズ、矩形領域位置の設定情報に基づいて文字領域処理回路５５およびマーカー外接矩形処理回路５３で求めた文字およびマーカー矩形領域信号から最終の領域信号ＯＵＴを作る。
【００４０】
この様に構成された画像処理装置において、指定手段（操作部２２８）により指定された幅量に基づいて領域設定手段（矩形領域設定回路５７）が領域生成手段（文字領域処理回路５５，マーカー外接矩形処理回路５３）に順次生成されるマーカー外接矩形領域，文字原稿領域に従う任意の画像処理矩形領域を設定して、原稿とマーキングされた領域とで設定される外接矩形領域を所望量可変するものである。
【００４１】
また、領域生成手段（文字領域処理回路５５，マーカー外接矩形処理回路５３）に順次生成されるマーカー外接矩形領域，文字原稿領域とからそれぞれの領域の中心が一致する領域を算出する領域算出手段（本実施例では後述する図１９に示すタイミング発生回路３１９による）に算出された領域に基づいて領域設定手段が領域生成手段に順次生成されるマーカー外接矩形領域，文字原稿領域に従う画像処理矩形領域を設定して、マーカー指定された領域に対する矩形領域と該矩形領域内のの原稿との配置バランスを均整するものである。
【００４２】
図６は、図４に示したマーカー外接矩形処理回路５３の構成を示す詳細ブロック図である。
【００４３】
全体はＨＳＹＮＣ，ＶＶＡＬＩＤ等の同期信号に基づいてタイミング発生回路１０６によって作られたタイミング信号により制御されている。
【００４４】
図５に示した信号ＰＲＥＳＣＡＮがＨレベルの時に間引き処理５１により間引かれたマーカー信号は、シリアル・パラレル変換器１００によって８ビットのパラレルデータに変換されデーターセレクタ１０１、双方向バッファ１０２を通り外部メモリ５４に送られ記憶される。
【００４５】
マーカー外接矩形処理期間中においては、外部メモリ５４より予測走査中に記憶されたマーカー信号が読み出されて、双方向バッファ１０２を通りラッチ１０３にＮ−１ライン目のデータ、ラッチ１０４にはＮライン目のデータが保持されてライン処理部１０５に入力され、ライン毎の処理が行われた結果がデータセレクタ１０１，双方向バッファ１０２を通り外部メモリ５４に記憶される（０ラインからＮラインまで）。
【００４６】
その後、同様の処理がライン方向に対して逆方向に行われる（Ｎラインから０ラインまで）。
【００４７】
また、データセレクタ１０１は後述の矩形領域設定回路５７からの信号ＭＯＤＥＳＥＬ０で信号ＤＡＴＡＩＮ０（８ビット）を外部メモリ５４に書き込むように制御される。
【００４８】
別のデータセレクタ１０７はタイミング発生回路１０６からのアドレス信号と矩形領域設定回路５７からのアドレス信号を処理内容によって切り換える。
【００４９】
なお、マーカー外接矩形処理の期間において、データセレクタ１０１ではＡまたはＢが選択され、データセレクタ１０７ではＡが選択される。
【００５０】
図７は、図６に示したライン処理部１０５の構成を説明するブロック図である。
【００５１】
図８は、図７の動作を説明するタイミングチャートであり、（ａ）は副走査方向タイミングを示し、（ｂ）は主走査方向タイミングを示す。
【００５２】
信号ＭＯＥ０が「０（Ｌレベル）」の時に、タイミング発生回路１０６より出力されたＶＡＤＲ（副走査方向のアドレス信号），ＨＡＤＲ（主走査方向アドレス信号）によりＮ−１ラインの１バイト目のデータ（ＶＡＤＲ＝Ａ，ＨＡＤＲ＝１），Ｎラインの１バイト目のデータ（ＶＡＤＲ＝Ｂ，ＨＡＤＲ＝１）が外部メモリ５４より読み出されて、それぞれ信号ＬＡＣＨＡ０によりラッチ１０３に、信号ＬＡＣＨＢ０によりラッチ１０４に保持される。
【００５３】
これらの信号は、それぞれデータセレクタ１０８，１０９のＡ側に１バイト（８ビット）の上位ビットと下位ビットを左右対称に入れ換えたものがＢ側に入力され図８の（ａ）のタイミングチャートに示した信号ＤＡＴＡＳＥＬ０信号（ＨＡＤＲ主走査方向アドレスのアップカウント、ダウンカウントを表現している。）によって、Ａ，Ｂいづれかの信号が選択されＬＡ７−０，ＬＢ７−０として論理演算部１１０に入力される。
【００５４】
論理演算部１１０では、後述の信号ＬＲＢ０と共に論理演算が行われ結果が、信号ＬＡＣＨＲＢ０によりラッチ１１１に保持されデータセレクタ１１２を通して出力され信号ＭＷＲ０により外部メモリ５４にＮラインの１バイト目として書き込まれる。
【００５５】
以上の動作が主走査方向においては１バイト〜Ｎバイト，Ｎバイト〜１バイト目まで、副走査方向においては０ライン〜Ｎラインまで実行される。同様に逆方向にＮライン〜０ラインまで実行され、Ａ３サイズ全面の矩形処理が終了する。
【００５６】
論理演算部１１０の内部動作は次の条件により行われる。
【００５７】
外部メモリ５４に記憶されているマーカー信号に対して次の処理を行う。
【００５８】
条件１）全ラインのマーカー信号の連続する区間内に現ラインのマーカー信号がある時に全ラインの区間に相当する現ラインの区間にマーカー信号を書き込む。
【００５９】
条件２）現ラインのマーカー信号は無条件に再度書き込む。以上の条件により次の論理演算が行われる。
【００６０】
図９，図１０，図１１は、図７に示した論理演算部１１０の動作を説明するタイミングチャートである。これらの条件を図に示したものである。
【００６１】
すなわち、第１に図９の（ａ）に示すようにＬＢ７〜０のビットが「１」の時，第２にＬＡ７〜０のビットが全て「１」で、ＬＢ７〜０のいずれかが「１」の時，第３に図９の（ｂ）に示すように全ブロックのＬＲＢ０が「１」で現ブロックのＬＡ７が基準に連続する時、第４に図９の（ｃ）に示すように連続するＬＡ間でＬＢが「１」の時の第１〜第４の条件のいずれかが成立する時に、現ラインの結果として「１」が出力されることになる。
【００６２】
図１０に第２〜第４の条件が満たされる状態を示す。
【００６３】
実際には、図１１のタイミングチャートに示すように、ＬＡ７−０，ＬＢ７−０からＡ．ＬＲＢ７−０が作られ（ＨＡＤＲがアップカウントの時）ＬＢ７−０のアドレスに書き込まれる。１ライン分（Ｎバイト）終了後に、ＨＡＤＲダウンカウントになり、図７のデータセレクタ１０８，１０９のＢ側がＤＡＴＡＳＥＬ０信号により選択されデータの上位ビット側と下位ビット側が入れ換えられる。
【００６４】
ＬＡ０−７，ＬＢ０−７からＢ．ＬＲＢ０−７が作られ、さらにビットを入れ換えたＢ’ＬＲＢ７−０が出力され、外部メモリ５４に書き込まれる。
【００６５】
これをＮラインまで繰り返す。以上の動作を副走査方向に対して逆方向からＮラインから０ラインまで繰り返すことでマーカー矩形処理が終了する。
【００６６】
この動作を簡単に図に示したものが図１２，図１３である。
【００６７】
図１２，図１３は本発明に係る画像処理装置におけるマーカー矩形処理を説明する模式図である。
【００６８】
図１２の（ａ）に示すマーカーは、予備信号により外部メモリ５４に対して図１２の図（ｂ）のようにマーカー信号して記憶される。
【００６９】
そして、先ず、Ａ方向に矩形処理され図１３の（ａ）の結果となる。
【００７０】
図１３の（ａ）をＡ方向と逆方向のＢ方向から矩形処理すると、図１３の（ｂ）に示すように、例えば環状にマークされた図１２の（ａ）から矩形領域が生成されることなる。この結果は図５のタイミングで文字領域処理、矩形領域設定期間で用いられる。
【００７１】
図１４は、図４に示した文字領域処理処理５５の精細な構成を示すブロック図である。なお、回路全体はタイミング発生回路２０６によって作られたタイミング信号により制御されている。
【００７２】
図５に示した、信号ＰＲＥＳＣＡＮがＨレベルの時に、間引き処理５２により間引かれた文字情報（マーカー信号以外）は、シリアル・パラレル変換器２００によって、８ビットのパラレルデータに変換されデータセレクタ２０１，双方向バッファ２０２を通り外部メモリ５６に送られ記憶される。
【００７３】
文字領域処理期間中においては、外部メモリ５６から予備走査期間中に記憶された文字信号が読み出されて、双方向バッファ２０２を通りラッチ２０３あるいはラッチ２０４に保持されて文字幅検出回路２０５に転送される。
【００７４】
また、文字幅検出回路２０５ではマーカー外接矩形処理回路５３からマーカー矩形領域信号も含めて次の手順に従って演算処理が行われる。
【００７５】
文字情報はマーカー信号に比べてそれぞれの信号が連続していないので、そのままではマーカー矩形処理アルゴリズムが適用できない。そこで、主走査，副走査方向に文字信号を連結させてから処理を行う。
【００７６】
先ず１の処理で、マーカー矩形領域信号内で文字信号の左端から右端の間を１セットして外部メモリに書き込む。ラッチ２０３で保持されたＬＡ７−０，マーカー外接矩形領域信号ＬＣ７−０から演算される（主走査方向の文字信号連結処理）。
【００７７】
第２の処理で、マーカー矩形領域内で文字信号の先端から後端までの間を１にセットして外部メモリ５６に書き込む。ラッチ２０３で保持されたＬＡ７−０，マーカー外接矩形領域信号ＬＣ７−０から演算される（副走査方向の文字信号連結処理）。
【００７８】
第３の処理で、第１，第２の処理で連結変換された文字信号からマーカー矩形処理回路５３の論理演算処理と同様の処理を行って文字信号の領域信号を求め、外部メモリ５６に書き込む。そして、ラッチ２０３，２０４で保持されたＬＡ７−０，ＬＢ７−０から文字領域が後述するように演算される。
（文字領域の演算）
データセレクタ２０１は後述の矩形領域設定回路５７からの信号ＭＯＤＥＳＥＬ１で信号ＤＡＴＡＩＮ１（８ビット）を外部メモリ５６に書き込むように制御される。別のデータセレクタ２０７はタイミング発生回路Ｂ２０６からアドレス信号と矩形領域設定回路５７からのアドレス信号を処理内容によって切り換える。
【００７９】
文字領域処理の期間ではデータセレクタ２０１ではＡまたはＢ，データセレクタ２０７ではＡが選択される。
【００８０】
図１５は、図１４に示した文字幅検出回路２０５の構成を説明するブロック図であり、図１６は、図１５の動作を説明するタイミングチャートである。
〔主走査方向の文字情報連結処理〕
図１６の（ａ）に示す信号ＭＯＥ１が「０（Ｌレベル）」の時に、タイミング発生回路２０６より出力されたＶＡＤＲ（副走査方向のアドレス信号），ＨＡＤＲ（主走査方向もアドレス信号）によって、１ラインの１バイト目のデータが外部メモリ５６より読み出されて、信号ＬＡＣＨＡ１信号により、ラッチ２０３に保持される。
【００８１】
この信号は、データセレクタ２０８のＡ側に、１バイト（８ビット）の上位ビットと下位ビットを左右対称に入れ換えたものがＢ側に入力され、図１６の（ａ）に示した信号ＤＡＴＡＳＥＬ１（ＨＡＤＲ主走査方向アドレスのアップカウント，ダウンカウントを表している）によってＡ，Ｂいずれかの信号が選択され、セレクタ出力ＬＡ７−０として論理演算部２１０に入力される。
【００８２】
論理演算部２１０では、後述の信号ＬＲＢ０，矩形領域信号ＬＣ７−０（マーカー外接矩形処理回路５３からから送出される），信号ＬＤ７−０と共に論理演算が行われ、該演算結果が信号ＬＡＣＨＲＢ１信号によってラッチ２１１に保持される。
【００８３】
図１６の（ａ）に示した信号ＤＡＴＡＳＥＬ１が「０」の時データセレクタ２０８でＡ側が選択されセレクタ出力ＬＡ７−０，矩形領域信号ＬＣ７−０，信号ＬＲＢ０の演算結果がデータセレクタ２１２のＡ側が選択され双方向バッファ２１３を通り１ライン分の容量を持ったバッファメモリ２１４に１ラインの１バイト目として書き込まれる。
【００８４】
信号ＤＡＴＡＳＥＬ１が「１」の時、データセレクタ２０８ではＢ側が選択されセレクタ出力ＬＡ７−０，バッファメモリ２１４から読み出された信号ＬＤ７−０，信号ＬＲＢ０の演算結果がデータセレクタ２０１を通り外部メモリ５６に書き込まれる。
【００８５】
以上の動作が主走査方向では１バイト〜Ｎバイト、Ｎバイト〜１バイト目まで副走査方向においては１ラインからＮラインまで実行され主走査方向の文字情報の連結処理が終了する。
〔副走査方向の文字情報連結処理〕
一方、副走査方向の文字情報連結処理は、図１６の（ｂ）に示すように、アドレス信号ＶＡＤＲが１ラインからＮラインまで逆にＮラインから１ラインまで演算処理が行われる。
【００８６】
論理演算処理部２１０へのセレクタ出力ＬＡ７−０と矩形領域信号ＬＣ７−０およびバッファメモリ２１４からの信号ＬＤ７−０によって演算されてバッファメモリ２１４に書き込まれる。次のラインの処理では現ラインのＬＡ７−０，ＬＣ７−０と前ラインの結果である信号ＬＤ７−０が用いられて演算が行われる。
【００８７】
また、主走査方向では１バイト目からＮバイト目が行われる。また、データセレクタ２１５に与えられるアドレスもＨＶＳＥｌ信号により主走査方向のアドレス信号ＨＡＤＲから副走査方向のアドレスＶＡＤＲに変えられる。
〔文字領域の演算処理〕
文字領域を求める演算はマーカー外接矩形処理動作と同様に外部メモリ５６に記憶されている主走査方向の文字情報連結処理，副走査方向の文字情報連結処理で連結された文字情報を処理して矩形の文字領域信号を求める。
【００８８】
ただし、演算時にはマーカー外接矩形領域信号が「１」の時（ＡＬＣ７−０信号）のみ処理が行われるように制限されている。
【００８９】
図１７は本発明に係る画像処理装置における文字領域の演算処理状態を説明するタイミングチャートであり、（ａ）に主走査方向の演算処理状態を概念的に示し、（ｂ）に副走査方向の演算処理状態を概念的に示す。
【００９０】
主走査方向では、この図の（ａ）に示すように、矩形領域信号ＬＣ７−０が「１」で、かつセレクタ出力ＬＡ７−０が「１」の時に、そのビットから「０」ビットまでに「１」をセットする。あるいはＬＲＢ０ビット（前バイトの処理のビット０の状態を示す）が「１」の時にＬＡ７−０の状態に関係なくＬＣ７−０が１の期間１をセットする。
【００９１】
一方、副走査方向では、この図の（ｂ）に示すように、矩形領域信号ＬＣ７−０が「１」で、セレクタ出力ＬＡ７−０が「１」の区間を「１」にセットする。また、前ラインのバッファメモリ２１４からの出力ＬＤ７−０の区間が「１」の時も、同様に「１」にセットする。以上の演算結果で文字情報の主・副方向の連結が終了する。
【００９２】
図１８は本発明に係る画像処理装置における文字情報連結処理状態を説明する模式図である。なお、（１）〜（３）は各処理を示す。
【００９３】
この図に示すように、主走査方向連結を行い（１）、副走査方向連結を行い（２）、主副連結処理（３）を実行して、文字情報の矩形領域処理が行われる。
【００９４】
図１９は、図４に示した矩形領域設定回路５７の構成を説明する詳細ブロック図である。
【００９５】
なお、本実施例では、矩形領域設定処理を簡単にするためにシリアルデータで処理を行っている。以下、図２０に示すタイミングチャートを参照しながら本発明に係る画像処理装置における文字領域に任意の幅の矩形領域作成処理について説明する。
【００９６】
図２０は本発明に係る画像処理装置における文字領域に任意の幅の矩形領域作成処理を説明するタイミングチャートである。
【００９７】
外部メモリ５６から読み出された文字情報領域信号は文字領域処理回路５５を介して領域信号ＤＡＴＡＯＵＴ１として入力される。該領域信号ＤＡＴＡＯＵＴ１はパラレルシリアル変換器３００でシリアルデータに変換され、立下り検出回路３０１に入力される。立下りを検出するとＳ−Ｒフリップフロップ３０２にてセットされ、出力ＱがＨレベルになりカウンタ３０３がカウントエネーブルとなる。
【００９８】
セレクタ３０５ではＡ側のＣＰＵによる領域位置が選ばれ比較器３０４にてカウンタ３０３との大小比較が行われる。
【００９９】
領域の位置（文字情報位置から求めるマーカー領域位置までの幅）は操作パネルから１０キーあるいはデジタイザーにより指示される。なお、本実施例では、１ｍｍが４ドットに当たるので４×指定幅（ｍｍ）が設定されることになる。比較器３０４でＡ＝Ｂになると、Ｓ−Ｒフリップフロップ３０２がリセットされ、出力ＱがＬレベルになる。
【０１００】
この出力信号はパラレルシリアル変換器３００からの信号とＯＲゲート３０６で論理和がとられ、再びシリアルパラレル変換器３０７でパラレルデータに変換されて外部メモリ５６にデータＤＡＴＡＩＮ１として書き込まれる。同様に逆方向においても同様の処理が行われて、主走査の処理が終了する。
【０１０１】
副走査方向においては、タイミング発生回路３１９内部でカウンタ３０３に与えるクロックＣＬＫ０が主走査方向の同期クロックＲＣＬＫから副走査方向の同期信号ＨＳＹＮＣＮ切り換えられて与えられる。
【０１０２】
また、入力される文字領域の信号はパラレルシリアル変換器３００で１ビットだけ（たとえばビット０）が取り出されて、シリアルデータとなる。ＯＲゲート３０６で論理和が取られた信号は、後段のシリアルパラレル変換器３０７で８ビットすべて「０」か「１」にセットする。これを１ラインからＮラインまで（順方向）、Ｎラインから１ライン（逆方向）を１バイト毎にｎバイト（１ライン分）処理を行うことで、外部メモリ５６に最終的なマーカー矩形領域信号が得られる。
【０１０３】
実際の原稿読み取り時には、図２１に示すように外部メモリ５６からデータが読み出されてパラレルシリアル変換器３００で、シリアルデータに変換されてラッチ３２０でクロックＲＣＬＫと同期が取られて出力される。最初のプリスキャンの時に１／４の解像度で読み込まれているので、クロックＰＳＣＬＫ１はクロックＲＣＬＫの１／４の周波数になっている。
「文字の中心とマーカー矩形の中心を合わせる処理」
図２２は本発明に係る画像処理装置における文字の中心とマーカー矩形の中心合せ処理動作を説明するタイミングチャートである。
【０１０４】
外部メモリ５４から読み出されたマーカー矩形領域信号はパラシリアル変換器３０８にてシリアルデータに変換される。同時に外部メモリ５６から読み出された文字情報領域信号はパラレルシリアル変換器３００にてシリアルデータに経間される。
【０１０５】
マーカー信号は立ち上がり検出回路３１０にて立ち上がりが検出されると、Ｓ−Ｒフリップフロップ３１１をセットし出力Ｑを「１」にして、カウンタＡ３１２のカウントイネーブルになりカウントする。文字信号は立ち上がり検出回路３０９で立ち上がりが検出されると、Ｓ−Ｒフリップフロップ３１１をリセットして出力Ｑを「０」にしてカウントを停止させる。
【０１０６】
このカウント値はＡセットレジスタ３１３にて保持される。また文字信号は立ち上がり検出回路３１４でＳ−Ｒフリップフロップ３１６でセットされ出力Ｑ１にセットする。マーカー信号は立ち下がり検出回路３１５で立ち下がりを検出するとＳ−Ｒフリップフロップ３１６をリセットして出力Ｑを０にする。
【０１０７】
Ｑが１の間カウンタＢ３１７はカウントイネーブルになりカウントを行い停止した時のカウント値をＢセットレジスタ３１８にセットする。その後、Ａセットレジスタ３１３の値Ａ，Ｂセットレジスタ３１８の値ＢからＢ／２＋Ａ／２を演算してＣＰＵから領域位置指定信号としてセットする。Ｂカウントに相当するＢ／２−１だけ主走査方向のアドレス（ＨＡＤＲ）を戻す。
【０１０８】
立ち下がり検出回路３０１，Ｓ−Ｒフリップフロップ３０２によりＯＲゲート３０６を制御してシリアルパラレル変換器３０７でパラレルデータに変換して外部メモリＢ５６に書き込む。この動作を主走査方向に逆方向にも同様に繰り返す。
【０１０９】
副走査方向にはタイミング発生回路３１９でカウンタ３０３，３１２，３１７へのクロックがクロックＲＣＬＫから主走査の同期信号ＨＳＹＮＣに切り換えられて与えられ、主走査と同様の処理が行われる。
【０１１０】
なお、上記実施例では全てリアルタイム処理で行っていたが、ＣＰＵでソフトウエアで処理を行っても良い。
【０１１１】
また、一部の処理でパラレルデータ、あるいはシリアルデータで処理を行っていたが、この逆でも良い。
【０１１２】
さらに、文字領域に対して任意の幅の領域信号を求める際に主走査と副走査で幅を変えても良い。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、文字原稿とマーキングされた領域とで設定される外接矩形領域を所望量可変した画像処理矩形領域を指定することができるとともに、マーカー指定された領域に対する矩形領域と該矩形領域内の文字原稿との配置バランスが自在に均整された領域に対して所定の画像処理を行うことができるという効果を奏する。
【０１１５】
従って、指定された画像に対する矩形領域の大きさ、位置を設定可能にしたことで指定された情報に対してバランス良く領域を求めることが可能となる。
【０１１６】
また、指定された画像情報の中心を一致させるようにしたことで簡単に見栄え良く領域が設定可能になり、作業時間が短縮されたり、失敗が少なくなり、ネガポジ反転、網敷き等の原稿の下地を含む処理であっても美しく編集を行えるようになるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す画像処理装置の構成を示す断面図である。
【図２】図１に示したコントローラ部の構成を説明するブロック図である。
【図３】図２に示した画像信号制御部の詳細構成を説明するブロック図である。
【図４】図３に示したマーカー矩形領域処理部の構成を示すブロック図である。
【図５】図３に示したマーカー矩形領域処理部の動作を説明するタイミングチャートである。
【図６】図４に示したマーカー外接矩形処理回路の構成を示す詳細ブロック図である。
【図７】図６に示したライン処理部の構成を説明するブロック図である。
【図８】図７の動作を説明するタイミングチャートである。
【図９】図７に示した論理演算部の動作を説明するタイミングチャートである。
【図１０】図７に示した論理演算部の動作を説明するタイミングチャートである。
【図１１】図７に示した論理演算部の動作を説明するタイミングチャートである。
【図１２】本発明に係る画像処理装置におけるマーカー矩形処理を説明する模式図である。
【図１３】本発明に係る画像処理装置におけるマーカー矩形処理を説明する模式図である。
【図１４】図４に示した文字領域処理回路の精細な構成を示すブロック図である。
【図１５】図１４に示した文字幅検出回路の構成を説明するブロック図である。
【図１６】図１５の動作を説明するタイミングチャートである。
【図１７】本発明に係る画像処理装置における文字領域の演算処理状態を説明するタイミングチャートである。
【図１８】本発明に係る画像処理装置における文字情報連結処理状態を説明する模式図である。
【図１９】図４に示した矩形領域設定回路の構成を説明する詳細ブロック図である。
【図２０】本発明に係る画像処理装置における文字領域に任意の幅の矩形領域作成処理を説明するタイミングチャートである。
【図２１】図１９に示した矩形領域設定回路の動作を説明するタイミングチャートである。
【図２２】本発明に係る画像処理装置における文字の中心とマーカー矩形の中心合せ処理動作を説明するタイミングチャートである。
【符号の説明】
５３マーカー外接矩形処理回路
５４外部メモリ
５５文字領域処理回路
５６外部メモリ
５７矩形領域設定回路

Claims

設定された画像処理矩形領域に所定の画像処理を行う複数の画像処理手段を備えた画像処理装置において、
原稿色と異なる色でマーキングが付加された原稿を読み取る原稿読取手段と、
前記原稿読取手段から出力される画像情報を解析してマーカー外接矩形領域，該マーカー外接矩形領域内の文字原稿領域を生成する領域生成手段と、
前記領域生成手段により生成された文字原稿領域から設定すべき画像処理矩形領域までの任意の幅量を指定する指定手段と、
前記指定手段により指定された幅量に基づいて設定される画像処理矩形領域と、前記マーカマーカー外接矩形領域からそれぞれの領域の中心を一致させて最終的な画像処理矩形領域を設定する領域設定手段と、
を有することを特徴とする画像処理装置。
設定された画像処理矩形領域に所定の画像処理を行う複数の画像処理手段を備えた画像処理装置における画像処理方法において、
原稿色と異なる色でマーキングが付加された原稿を読み取り、
該読み取られる画像情報を解析してマーカー外接矩形領域，該マーカー外接矩形領域内の文字原稿領域を生成し、
該生成された文字原稿領域から設定すべき画像処理矩形領域までの任意の幅量を指定し、
該指定された幅量に基づいて設定される画像処理矩形領域と、前記マーカマーカー外接矩形領域からそれぞれの領域の中心を一致させて最終的な画像処理矩形領域を設定することを特徴とすることを特徴とする画像処理方法。