JPH07202216A - Ｍｏｓトランジスタを有する集積回路装置の製造方法 - Google Patents
Ｍｏｓトランジスタを有する集積回路装置の製造方法Info
- Publication number
- JPH07202216A JPH07202216A JP6321723A JP32172394A JPH07202216A JP H07202216 A JPH07202216 A JP H07202216A JP 6321723 A JP6321723 A JP 6321723A JP 32172394 A JP32172394 A JP 32172394A JP H07202216 A JPH07202216 A JP H07202216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- opening
- source terminal
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000013517 stratification Methods 0.000 claims description 7
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 3
- 150000002500 ions Chemical class 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract 3
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000407 epitaxy Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101150068246 V-MOS gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ５０ｎｍ以下の範囲に限定されたチャネル長
さを有するＭＯＳトランジスタを製造する方法、特にコ
ンパクトで高速論理ゲートを形成するのに適した方法を
提供する。 【構成】 ソース端子領域２を含んでいる基板１の主面
上に絶縁層３を成長させる。絶縁層３内にソース端子領
域２の表面が部分的に露出される第１の開口４が形成さ
れる。第１の開口４内に半導体物質のエピタキシー成長
中にその場でのドーピングで少なくともＭＯＳトランジ
スタ用のチャネル領域６とドレイン領域７を含んでいる
垂直な成層５、６、７が形成される。この層構造内に少
なくともドレイン領域７とチャネル領域６の厚さの合計
に相当するような深さの第２の開口８が形成され、その
表面上にゲート誘電体９及びその上にゲート電極１０が
施される。
さを有するＭＯＳトランジスタを製造する方法、特にコ
ンパクトで高速論理ゲートを形成するのに適した方法を
提供する。 【構成】 ソース端子領域２を含んでいる基板１の主面
上に絶縁層３を成長させる。絶縁層３内にソース端子領
域２の表面が部分的に露出される第１の開口４が形成さ
れる。第１の開口４内に半導体物質のエピタキシー成長
中にその場でのドーピングで少なくともＭＯＳトランジ
スタ用のチャネル領域６とドレイン領域７を含んでいる
垂直な成層５、６、７が形成される。この層構造内に少
なくともドレイン領域７とチャネル領域６の厚さの合計
に相当するような深さの第２の開口８が形成され、その
表面上にゲート誘電体９及びその上にゲート電極１０が
施される。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも１個のＭＯ
Ｓトランジスタを有する集積回路装置を製造する方法に
関する。
Ｓトランジスタを有する集積回路装置を製造する方法に
関する。
【０００２】
【従来の技術】今日集積回路においては、ＣＭＯＳトラ
ンジスタ及び論理ゲートはソース、チャネル領域及びド
レインが横方向に配設されているプレーナシリコン技術
で一般に形成される。その際得られるゲートの長さは使
用される光学リソグラフィの解像能及び構造化及び調整
時の許容誤差に関係するものである。１６Ｍ世代では
０．６μｍ、６４Ｍ世代では０．３５μｍの一般的なゲ
ートの長さが得られる。
ンジスタ及び論理ゲートはソース、チャネル領域及びド
レインが横方向に配設されているプレーナシリコン技術
で一般に形成される。その際得られるゲートの長さは使
用される光学リソグラフィの解像能及び構造化及び調整
時の許容誤差に関係するものである。１６Ｍ世代では
０．６μｍ、６４Ｍ世代では０．３５μｍの一般的なゲ
ートの長さが得られる。
【０００３】ＭＯＳトランジスタの電気的特性並びに特
に論理ゲートのような複雑な論理回路の場合に重要にな
る高められた実装密度に関しては、複数個のｎ及びｐチ
ャネルトランジスタがそこでは付加的に互いに絶縁され
かつ互いに配線によりつながっていなければならないた
め、横方向のチャネルの長さを更に短縮することが試み
られている。それには光学リソグラフィ並びにフォトレ
ジスト及びエッチング技術の改善が必要である。しかし
光学リソグラフィの限られた解像能の故にまた構造化及
び調整時の許容誤差とともに増大する問題の故に、この
方法で１００ｎｍ以下のチャネルの長さを有するトラン
ジスタを再生可能に形成できるかどうかは疑わしい。更
に横方向のチャネル長さを短縮することは、ＭＯＳトラ
ンジスタの電気的特性を変えることになり、この変化は
チャネル領域内にドーパントを注入し、経費を要するソ
ース／ドレインの構成により補正しなければならない。
に論理ゲートのような複雑な論理回路の場合に重要にな
る高められた実装密度に関しては、複数個のｎ及びｐチ
ャネルトランジスタがそこでは付加的に互いに絶縁され
かつ互いに配線によりつながっていなければならないた
め、横方向のチャネルの長さを更に短縮することが試み
られている。それには光学リソグラフィ並びにフォトレ
ジスト及びエッチング技術の改善が必要である。しかし
光学リソグラフィの限られた解像能の故にまた構造化及
び調整時の許容誤差とともに増大する問題の故に、この
方法で１００ｎｍ以下のチャネルの長さを有するトラン
ジスタを再生可能に形成できるかどうかは疑わしい。更
に横方向のチャネル長さを短縮することは、ＭＯＳトラ
ンジスタの電気的特性を変えることになり、この変化は
チャネル領域内にドーパントを注入し、経費を要するソ
ース／ドレインの構成により補正しなければならない。
【０００４】プレーナ技術における構造物の縮小化は、
光学リソグラフィを電子ビームリソグラフィに替えるこ
とにより達成可能である。実験室規模ではこれまで電子
ビーム描画装置で５０ｎｍまでのチャネル長さを有する
個々の機能ＭＯＳトランジスタの形成が達成されてい
る。しかし電子ビームリソグラフィは緩慢であるため、
半導体の製造に使用するには経済的観点から不適切と思
われる。
光学リソグラフィを電子ビームリソグラフィに替えるこ
とにより達成可能である。実験室規模ではこれまで電子
ビーム描画装置で５０ｎｍまでのチャネル長さを有する
個々の機能ＭＯＳトランジスタの形成が達成されてい
る。しかし電子ビームリソグラフィは緩慢であるため、
半導体の製造に使用するには経済的観点から不適切と思
われる。
【０００５】１９８０年代にいわゆるＶ−ＭＯＳ技術に
おいて縦型トランジスタを形成することが提案されてい
る（例えばホルムズ（Ｆ．Ｅ．Ｈｏｌｍｅｓ）その他に
よる「固体エレクトロニクス（Ｓｏｌｉｄ Ｓｔａｔｅ
Ｅｌｅｃｔｒｏｎｉｃｓ）、１７」（１９８４）第７
９１頁以降参照）。その際ソース、チャネル領域及びド
レインは垂直の成層として基板内に形成された。ゲート
誘電体及びゲート電極はＶ型の側面を有するトレンチの
表面に形成された。それにより従来のリソグラフィで得
られたよりも短いチャネル長さのトランジスタが形成可
能となった。しかしこのトランジスタではチャネル長さ
が短くなったに過ぎないので、この技術では大きな寄生
容量が生じた。従ってこの提案はプレーナトランジスタ
の製造方法に比べて論理的発展において重要でなかっ
た。
おいて縦型トランジスタを形成することが提案されてい
る（例えばホルムズ（Ｆ．Ｅ．Ｈｏｌｍｅｓ）その他に
よる「固体エレクトロニクス（Ｓｏｌｉｄ Ｓｔａｔｅ
Ｅｌｅｃｔｒｏｎｉｃｓ）、１７」（１９８４）第７
９１頁以降参照）。その際ソース、チャネル領域及びド
レインは垂直の成層として基板内に形成された。ゲート
誘電体及びゲート電極はＶ型の側面を有するトレンチの
表面に形成された。それにより従来のリソグラフィで得
られたよりも短いチャネル長さのトランジスタが形成可
能となった。しかしこのトランジスタではチャネル長さ
が短くなったに過ぎないので、この技術では大きな寄生
容量が生じた。従ってこの提案はプレーナトランジスタ
の製造方法に比べて論理的発展において重要でなかっ
た。
【０００６】ＤＲＡＭメモリの開発ではテキサス・イン
スツルメント（Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ）
社によりいわゆる“トレンチ・トランジスタ・セル（Ｔ
ｒｅｎｃｈ Ｔｒａｎｓｉｓｔｏｒ Ｚｅｌｌｅ）”で
トランジスタ及びコンデンサを垂直方向に集積すること
が提案された（これに関しては例えばリチャードソン
（Ｗ．Ｆ．Ｒｉｃｈａｒｄｓｏｎ）その他による「ＩＥ
ＤＭ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒ」（１９８５）、
第７１４〜７１７頁参照）。そこで提案されているトラ
ンジスタは約１μｍ程度のチャネル長さを有するもので
ある。その後このメモリの開発においてトレンチ内のコ
ンデンサの配置だけがその価値を認められている。
スツルメント（Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ）
社によりいわゆる“トレンチ・トランジスタ・セル（Ｔ
ｒｅｎｃｈ Ｔｒａｎｓｉｓｔｏｒ Ｚｅｌｌｅ）”で
トランジスタ及びコンデンサを垂直方向に集積すること
が提案された（これに関しては例えばリチャードソン
（Ｗ．Ｆ．Ｒｉｃｈａｒｄｓｏｎ）その他による「ＩＥ
ＤＭ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒ」（１９８５）、
第７１４〜７１７頁参照）。そこで提案されているトラ
ンジスタは約１μｍ程度のチャネル長さを有するもので
ある。その後このメモリの開発においてトレンチ内のコ
ンデンサの配置だけがその価値を認められている。
【０００７】キウンケ（Ｗ．Ｋｉｕｎｋｅ）による１９
９２年の学術論文の序文の第２〜３頁には分子線エピタ
キシーの使用可能性についての概観が記載されている。
分子線エピタキシーでは約１原子層の最小の厚さに調整
された均一な層を形成することができる。ドーパントを
含んでいるガスの添加により１０14ｃｍ-3〜１０20ｃｍ
-3の範囲のドーピングがその場でエピタキシー中に可能
である。使用例としては縦形ＣＭＯＳインバータに関す
る提案が報告されている。提案されたインバータは基板
上にメサ形構造に形成されている。このメサ形構造は垂
直な側面を有するｎｐｎｐｎｐ層を含んでいる。一方の
側では層の全垂直側面にゲート誘電体及びゲート電極が
設けられている。ゲート電極は基板に対してゲート誘電
体だけで絶縁されており、そのためこの構造物は大きな
寄生容量を示す。
９２年の学術論文の序文の第２〜３頁には分子線エピタ
キシーの使用可能性についての概観が記載されている。
分子線エピタキシーでは約１原子層の最小の厚さに調整
された均一な層を形成することができる。ドーパントを
含んでいるガスの添加により１０14ｃｍ-3〜１０20ｃｍ
-3の範囲のドーピングがその場でエピタキシー中に可能
である。使用例としては縦形ＣＭＯＳインバータに関す
る提案が報告されている。提案されたインバータは基板
上にメサ形構造に形成されている。このメサ形構造は垂
直な側面を有するｎｐｎｐｎｐ層を含んでいる。一方の
側では層の全垂直側面にゲート誘電体及びゲート電極が
設けられている。ゲート電極は基板に対してゲート誘電
体だけで絶縁されており、そのためこの構造物は大きな
寄生容量を示す。
【０００８】
【発明が解決しようとする課題】本発明は、５０ｎｍ以
下までの範囲に限定されたチャネル長さを有するＭＯＳ
トランジスタの製造方法を提供することを課題とする。
この方法は特にコンパクトで高速の論理ゲートを形成す
るのに適しているものでなければならない。
下までの範囲に限定されたチャネル長さを有するＭＯＳ
トランジスタの製造方法を提供することを課題とする。
この方法は特にコンパクトで高速の論理ゲートを形成す
るのに適しているものでなければならない。
【０００９】
【課題を解決するための手段】この課題は本発明によ
り、基板の主面上に第１の導電形によりドープされてい
るソース端子領域を形成し、絶縁層を全面的に施し、こ
の絶縁層内にソース端子領域の表面上に達しかつソース
端子領域の表面が部分的に露出されている第１の開口を
形成し、この第１の開口内に半導体物質のピタキシャル
成長によりその場でのドーピングでＭＯＳトランジスタ
のための少なくとも１個のチャネル領域及びドレイン領
域を含んでいる縦方向の成層を形成し、この成層内に少
なくともドレイン領域とチャネル領域を合計した厚さに
相当するような深さの第２の開口を形成し、この第２の
開口の表面上にゲート誘電体が施され、このゲート誘電
体上にゲート電極が施されている少なくとも１個のＭＯ
Ｓトランジスタを有する集積回路装置の製造方法により
解決される。
り、基板の主面上に第１の導電形によりドープされてい
るソース端子領域を形成し、絶縁層を全面的に施し、こ
の絶縁層内にソース端子領域の表面上に達しかつソース
端子領域の表面が部分的に露出されている第１の開口を
形成し、この第１の開口内に半導体物質のピタキシャル
成長によりその場でのドーピングでＭＯＳトランジスタ
のための少なくとも１個のチャネル領域及びドレイン領
域を含んでいる縦方向の成層を形成し、この成層内に少
なくともドレイン領域とチャネル領域を合計した厚さに
相当するような深さの第２の開口を形成し、この第２の
開口の表面上にゲート誘電体が施され、このゲート誘電
体上にゲート電極が施されている少なくとも１個のＭＯ
Ｓトランジスタを有する集積回路装置の製造方法により
解決される。
【００１０】本発明方法では基板の主面にソース端子領
域が形成される。基板としては特にシリコンウェハが使
用される。ソース端子領域はシリコンウェハの主面上に
適切にドープされた連続層としてもまたドープされたウ
ェルとしても形成可能である。或は基板としてＳＯＩ基
板も使用可能である。シリコンウェハ、その上に配設さ
れた絶縁層及び更にその上に配設された単結晶シリコン
層を含むこの基板内において単結晶シリコン層内にソー
ス端子領域が形成される。最高の実装密度を達成するた
めこの端子領域は絶縁トレンチにより囲まれる。
域が形成される。基板としては特にシリコンウェハが使
用される。ソース端子領域はシリコンウェハの主面上に
適切にドープされた連続層としてもまたドープされたウ
ェルとしても形成可能である。或は基板としてＳＯＩ基
板も使用可能である。シリコンウェハ、その上に配設さ
れた絶縁層及び更にその上に配設された単結晶シリコン
層を含むこの基板内において単結晶シリコン層内にソー
ス端子領域が形成される。最高の実装密度を達成するた
めこの端子領域は絶縁トレンチにより囲まれる。
【００１１】ソース端子領域の形成後主面上に絶縁層が
全面的に施され、その中に第１の開口が形成される。こ
の第１の開口の内部では後のソース領域のための表面が
露出している。ドープされた半導体物質のエピタキシャ
ル成長により第１の開口内に少なくとも１個のチャネル
領域及びドレイン領域及び有利には付加的にＭＯＳトラ
ンジスタ用のソース領域を含んでいる縦型の成層が形成
される。この成層がチャネル領域及びドレイン領域だけ
を含んでいる場合、ソース端子領域はソース領域として
も作用する。
全面的に施され、その中に第１の開口が形成される。こ
の第１の開口の内部では後のソース領域のための表面が
露出している。ドープされた半導体物質のエピタキシャ
ル成長により第１の開口内に少なくとも１個のチャネル
領域及びドレイン領域及び有利には付加的にＭＯＳトラ
ンジスタ用のソース領域を含んでいる縦型の成層が形成
される。この成層がチャネル領域及びドレイン領域だけ
を含んでいる場合、ソース端子領域はソース領域として
も作用する。
【００１２】縦型の成層を形成するには全てのエピタキ
シー処理が適している。有利には成層は特に薄い層を形
成することのできる分子線エピタキシーにより、或は選
択エピタキシー、特にＳｉＨ2Ｃｌ2ガスでのＲＴＰ−Ｃ
ＶＤ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉ
ｎｇ−Ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉ
ｔｉｏｎ＝速熱処理化学蒸着）法により（その場合には
それぞれその場でドーピングするために適当なドーピン
グガスを添加される）形成される。成層の成長に非選択
法が使用される場合、半導体物質はソース端子領域の表
面上にも絶縁層の表面上にも成長する。ソース端子領域
の表面上では半導体物質は単結晶で成長するが、絶縁層
の表面上では多結晶で成長する。多結晶の半導体物質は
次いで単結晶層構造に対して選択的に除去可能である。
選択エピタキシー処理の使用はこのエッチング工程を省
略できるという利点を有する。
シー処理が適している。有利には成層は特に薄い層を形
成することのできる分子線エピタキシーにより、或は選
択エピタキシー、特にＳｉＨ2Ｃｌ2ガスでのＲＴＰ−Ｃ
ＶＤ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉ
ｎｇ−Ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉ
ｔｉｏｎ＝速熱処理化学蒸着）法により（その場合には
それぞれその場でドーピングするために適当なドーピン
グガスを添加される）形成される。成層の成長に非選択
法が使用される場合、半導体物質はソース端子領域の表
面上にも絶縁層の表面上にも成長する。ソース端子領域
の表面上では半導体物質は単結晶で成長するが、絶縁層
の表面上では多結晶で成長する。多結晶の半導体物質は
次いで単結晶層構造に対して選択的に除去可能である。
選択エピタキシー処理の使用はこのエッチング工程を省
略できるという利点を有する。
【００１３】次いでこの成層内に、少なくともドレイン
領域とチャネル領域及び場合によっては付加的にソース
領域を合計した厚さに相当する深さの第２の開口が形成
される。第２の開口の表面上にゲート誘電体及びその上
にゲート電極を成長させる。この方法で形成されたＭＯ
Ｓトランジスタの作動中にチャネル領域内の第２の開口
の表面に沿って導電性チャネルが形成される。この第２
の開口はほぼ欠陥のない結晶構造の層構造の内部にある
ため、本発明方法では電気的特性の良好なＭＯＳトラン
ジスタを形成することができる。
領域とチャネル領域及び場合によっては付加的にソース
領域を合計した厚さに相当する深さの第２の開口が形成
される。第２の開口の表面上にゲート誘電体及びその上
にゲート電極を成長させる。この方法で形成されたＭＯ
Ｓトランジスタの作動中にチャネル領域内の第２の開口
の表面に沿って導電性チャネルが形成される。この第２
の開口はほぼ欠陥のない結晶構造の層構造の内部にある
ため、本発明方法では電気的特性の良好なＭＯＳトラン
ジスタを形成することができる。
【００１４】本発明による製造方法は２つの相補形トラ
ンジスタを含んでいるインバータの形成に適している。
そのため相応してドーピングされている成層を第１の開
口内に成長させる。
ンジスタを含んでいるインバータの形成に適している。
そのため相応してドーピングされている成層を第１の開
口内に成長させる。
【００１５】回路にソース／ドレイン領域を形成する層
は強くドープされ、５０〜２００ｎｍの厚さに析出され
る。回路にチャネル領域を形成する層は１０17〜１０18
ｃｍ-3の範囲のドーパント濃度で弱くドープされ、１０
〜２００ｎｍの厚さに、有利には５０〜１００ｎｍの厚
さに析出される。これらの層の厚さは相応するＭＯＳト
ランジスタのチャネルの長さに相当する。
は強くドープされ、５０〜２００ｎｍの厚さに析出され
る。回路にチャネル領域を形成する層は１０17〜１０18
ｃｍ-3の範囲のドーパント濃度で弱くドープされ、１０
〜２００ｎｍの厚さに、有利には５０〜１００ｎｍの厚
さに析出される。これらの層の厚さは相応するＭＯＳト
ランジスタのチャネルの長さに相当する。
【００１６】成層が絶縁層の表面とほぼ平坦になるよう
に成層の厚さを第１の開口の深さに調整することは特に
有利である。それにより回路装置に平坦な構造が得られ
る。
に成層の厚さを第１の開口の深さに調整することは特に
有利である。それにより回路装置に平坦な構造が得られ
る。
【００１７】チャネル領域を形成する層を１０18ｃｍ-3
より少ないか又は同程度にドーピングし、一方ソース／
ドレイン領域を形成する層を１０19ｃｍ-3より強くか又
は同程度にドープし、ゲート誘電体を７００〜８００℃
での熱酸化により形成すると特に有利である。その際ゲ
ート誘電体は強くドープされた領域上にチャネル領域と
して使用される弱くドープされた層に比べて約５倍の厚
さに形成される。ソース／ドレイン領域の表面にあるこ
の比較的厚いゲート誘電体は重畳容量を低下させる。
より少ないか又は同程度にドーピングし、一方ソース／
ドレイン領域を形成する層を１０19ｃｍ-3より強くか又
は同程度にドープし、ゲート誘電体を７００〜８００℃
での熱酸化により形成すると特に有利である。その際ゲ
ート誘電体は強くドープされた領域上にチャネル領域と
して使用される弱くドープされた層に比べて約５倍の厚
さに形成される。ソース／ドレイン領域の表面にあるこ
の比較的厚いゲート誘電体は重畳容量を低下させる。
【００１８】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
する。
【００１９】ＭＯＳトランジスタを形成するには、例え
ばｐドープされ単結晶シリコンからなる基板１の主面に
ソース端子領域２が形成される。ソース端子領域２はｎ
+ドープされる。このソース端子領域２はＰ、Ｓｂ又は
Ａｓでドープされ、約１０20ｃｍ-3のドーパント濃度を
有する。ソース端子領域２は連続層又はウェルとして形
成可能である（図１参照）。
ばｐドープされ単結晶シリコンからなる基板１の主面に
ソース端子領域２が形成される。ソース端子領域２はｎ
+ドープされる。このソース端子領域２はＰ、Ｓｂ又は
Ａｓでドープされ、約１０20ｃｍ-3のドーパント濃度を
有する。ソース端子領域２は連続層又はウェルとして形
成可能である（図１参照）。
【００２０】次いでソース端子領域２の表面を覆う絶縁
層３が施される。絶縁層３は例えばＳｉＯ2から形成さ
れる。これは厚さ約２００ｎｍに析出することにより又
は相応する厚さに酸化することにより実施される。
層３が施される。絶縁層３は例えばＳｉＯ2から形成さ
れる。これは厚さ約２００ｎｍに析出することにより又
は相応する厚さに酸化することにより実施される。
【００２１】絶縁層３内にリソグラフィ工程で第１の開
口４が形成される。この第１の開口４は例えば異方性エ
ッチングにより形成される。第１の開口４の範囲内では
ソース端子領域２の表面は露出している。
口４が形成される。この第１の開口４は例えば異方性エ
ッチングにより形成される。第１の開口４の範囲内では
ソース端子領域２の表面は露出している。
【００２２】第１の開口４の内部には有利には選択エピ
タキシーにより、第１の開口４をほぼ満たし絶縁層３と
共にほぼ平坦な表面を形成するシリコンからなる層構造
が作られる。選択エピタキシーとしては４００〜７００
℃の温度範囲及び０．１ｍバール〜１０ｍバールの圧力
範囲での分子線エピタキシーか又は処理ガスとしてＳｉ
Ｈ2Ｃｌ2を使用するＲＴＰ−ＣＶＤ法が特に適してい
る。この成層を構成する層のドーピングはその場でエピ
タキシー中に処理ガスに対してドーパントを含むガスの
添加により実施される。ｎドープされた層を形成するに
は特にＡｓＨ3、ＳｂＨ3又はＰＨ3が添加される。ｐド
ープされた層の形成には特にＢ2Ｈ6が添加される。
タキシーにより、第１の開口４をほぼ満たし絶縁層３と
共にほぼ平坦な表面を形成するシリコンからなる層構造
が作られる。選択エピタキシーとしては４００〜７００
℃の温度範囲及び０．１ｍバール〜１０ｍバールの圧力
範囲での分子線エピタキシーか又は処理ガスとしてＳｉ
Ｈ2Ｃｌ2を使用するＲＴＰ−ＣＶＤ法が特に適してい
る。この成層を構成する層のドーピングはその場でエピ
タキシー中に処理ガスに対してドーパントを含むガスの
添加により実施される。ｎドープされた層を形成するに
は特にＡｓＨ3、ＳｂＨ3又はＰＨ3が添加される。ｐド
ープされた層の形成には特にＢ2Ｈ6が添加される。
【００２３】第１の開口４内のソース端子領域２の表面
上に第１の層５を成長させる。この第１の層５は約１０
20ｃｍ-3のドーパント濃度でのＳｂ又はＡｓの添加によ
りｎ+ドープされ、約５０ｎｍの層厚に成長させられる
（図２参照）。
上に第１の層５を成長させる。この第１の層５は約１０
20ｃｍ-3のドーパント濃度でのＳｂ又はＡｓの添加によ
りｎ+ドープされ、約５０ｎｍの層厚に成長させられる
（図２参照）。
【００２４】第１の層５の上にエピタキシー中Ｂ2Ｈ6の
添加によりその場でｐドープされる第２の層６を成長さ
せる。第２の層６は約１０18ｃｍ-3のドーパント濃度及
び約５０ｎｍの厚さを有する。第２の層６はチャネル領
域を形成する。
添加によりその場でｐドープされる第２の層６を成長さ
せる。第２の層６は約１０18ｃｍ-3のドーパント濃度及
び約５０ｎｍの厚さを有する。第２の層６はチャネル領
域を形成する。
【００２５】第２の層６の上にドレイン領域を形成する
第３の層７を成長させる。第３の層７は約１０20ｃｍ-3
のドーパント濃度でｎ+ドープされる。それには選択エ
ピタキシー中に処理ガスにＡｓＨ3が添加される。第３
の層７を約１００ｎｍの層厚に成長させる。第１の層
５、第２の層６及び第３の層７は第１の開口４を完全に
満たす層構造を形成する（図２参照）。
第３の層７を成長させる。第３の層７は約１０20ｃｍ-3
のドーパント濃度でｎ+ドープされる。それには選択エ
ピタキシー中に処理ガスにＡｓＨ3が添加される。第３
の層７を約１００ｎｍの層厚に成長させる。第１の層
５、第２の層６及び第３の層７は第１の開口４を完全に
満たす層構造を形成する（図２参照）。
【００２６】第１の層５、第２の層６及び第３の層７か
ら構成される層構造内にリソグラフィ工程を使用して第
２の開口８がエッチングされる。第２の開口８は少なく
とも第１の層５内にまで達しなければならない。有利に
は第２の開口８はソース端子領域２の表面上までエッチ
ングされる（図３参照）。
ら構成される層構造内にリソグラフィ工程を使用して第
２の開口８がエッチングされる。第２の開口８は少なく
とも第１の層５内にまで達しなければならない。有利に
は第２の開口８はソース端子領域２の表面上までエッチ
ングされる（図３参照）。
【００２７】引続き７００〜８００℃の範囲の温度での
酸化によりゲート誘電体９が形成される。その際酸化時
間は、第２の層６の表面のゲート誘電体９の厚さが約５
ｎｍとなるように調整される。この時点で高ドープされ
た第１の層５、第３の層７並びにソース端子領域２の表
面にゲート誘電体９の約５倍の厚い層が形成される。こ
れは重畳容量を低下させる。
酸化によりゲート誘電体９が形成される。その際酸化時
間は、第２の層６の表面のゲート誘電体９の厚さが約５
ｎｍとなるように調整される。この時点で高ドープされ
た第１の層５、第３の層７並びにソース端子領域２の表
面にゲート誘電体９の約５倍の厚い層が形成される。こ
れは重畳容量を低下させる。
【００２８】次いで第２の開口８の内部に残留する空間
がｎ+ドープされたポリシリコンで満たされる。このｎ+
ドープされたポリシリコンはゲート電極１０を形成す
る。
がｎ+ドープされたポリシリコンで満たされる。このｎ+
ドープされたポリシリコンはゲート電極１０を形成す
る。
【００２９】ｎ+ドープされている第３の層７はドレイ
ン領域を形成し、ｐドープされている第２の層６はチャ
ネル領域を形成し、それぞれｎ+ドープされているソー
ス領域となる第１の層５及びソース端子領域２は共にＭ
ＯＳトランジスタの効果的なソース領域を形成する。ソ
ース、チャネル及びドレインの直線状の垂直な配列を保
証するために第１の層５をソース端子領域２上に成長さ
せる。ＭＯＳトランジスタの内幅は第２の開口８の円周
により決められる。ＭＯＳトランジスタのチャネルの長
さは第２の層６の厚さにより決められる。４００℃〜７
００℃の温度範囲及び０．１ｍバール〜１０ｍバールの
圧力範囲で使用される分子線エピタキシー又はＲＴＰ−
ＣＶＤ法により層は５ｎｍまでの最低層厚に調整可能で
ある。この層厚は本発明による製造方法で形成可能であ
るチャネルの長さの下限である。
ン領域を形成し、ｐドープされている第２の層６はチャ
ネル領域を形成し、それぞれｎ+ドープされているソー
ス領域となる第１の層５及びソース端子領域２は共にＭ
ＯＳトランジスタの効果的なソース領域を形成する。ソ
ース、チャネル及びドレインの直線状の垂直な配列を保
証するために第１の層５をソース端子領域２上に成長さ
せる。ＭＯＳトランジスタの内幅は第２の開口８の円周
により決められる。ＭＯＳトランジスタのチャネルの長
さは第２の層６の厚さにより決められる。４００℃〜７
００℃の温度範囲及び０．１ｍバール〜１０ｍバールの
圧力範囲で使用される分子線エピタキシー又はＲＴＰ−
ＣＶＤ法により層は５ｎｍまでの最低層厚に調整可能で
ある。この層厚は本発明による製造方法で形成可能であ
るチャネルの長さの下限である。
【００３０】絶縁層３、第３の層７及びゲート電極１０
を形成するポリシリコン充填材上に分離層１１が全面的
に施される。この分離層１１内にゲート電極１０並びに
ドレイン領域の役目をする第３の層７に対して接触孔を
開け、金属化物１２を備える。第１の開口４の側方では
ソース端子領域２が、例えば深いところにまで達し金属
化物１２で満たされ分離層１１及び絶縁層３を切断する
接触孔により接触化される。ＭＯＳトランジスタの作動
中にソース端子領域２は供給電圧ＶSSと、第３の層７は
供給電圧ＶDDとまたゲート電極１０はゲート電圧Ｇと接
続される。
を形成するポリシリコン充填材上に分離層１１が全面的
に施される。この分離層１１内にゲート電極１０並びに
ドレイン領域の役目をする第３の層７に対して接触孔を
開け、金属化物１２を備える。第１の開口４の側方では
ソース端子領域２が、例えば深いところにまで達し金属
化物１２で満たされ分離層１１及び絶縁層３を切断する
接触孔により接触化される。ＭＯＳトランジスタの作動
中にソース端子領域２は供給電圧ＶSSと、第３の層７は
供給電圧ＶDDとまたゲート電極１０はゲート電圧Ｇと接
続される。
【００３１】図４は図３に基づき詳述されたＭＯＳトラ
ンジスタの平面図を表す。図３で示される断面図の切口
は図４にＩＩＩ−ＩＩＩで示されている。層構造で満た
された第１の開口４は例えば１．２μｍ×２．２μｍの
寸法を有する。トランジスタの内幅を決定する第２の開
口は０．８μｍ×０．８μｍの寸法を有する。ドレイン
領域として作用する第３の層７並びにゲート電極１０上
の接触孔は約０．４μｍ×０．４μｍの断面積を有す
る。第２の開口８の断面は図４に破線で記入されてい
る。
ンジスタの平面図を表す。図３で示される断面図の切口
は図４にＩＩＩ−ＩＩＩで示されている。層構造で満た
された第１の開口４は例えば１．２μｍ×２．２μｍの
寸法を有する。トランジスタの内幅を決定する第２の開
口は０．８μｍ×０．８μｍの寸法を有する。ドレイン
領域として作用する第３の層７並びにゲート電極１０上
の接触孔は約０．４μｍ×０．４μｍの断面積を有す
る。第２の開口８の断面は図４に破線で記入されてい
る。
【００３２】インバータを形成するため例えばｐドープ
された単結晶シリコンからなる基板２１の主面にソース
端子領域２２が形成される（図４参照）。ソース端子領
域２２は例えば１０20ｃｍ-3のドーパント濃度でｎ+ド
ープされている。このソース端子領域２２は連続層とし
て又はウェルとして形成されていてもよい。ソース端子
領域２２は拡散により形成されると有利である。
された単結晶シリコンからなる基板２１の主面にソース
端子領域２２が形成される（図４参照）。ソース端子領
域２２は例えば１０20ｃｍ-3のドーパント濃度でｎ+ド
ープされている。このソース端子領域２２は連続層とし
て又はウェルとして形成されていてもよい。ソース端子
領域２２は拡散により形成されると有利である。
【００３３】ソース端子領域２２上に例えばＳｉＯ2か
らなり３５０ｎｍの厚さを有する絶縁層２３が全面的に
施される。絶縁層２３内に第１の開口２４が開けられ
る。この第１の開口２４はリソグラフィ工程を使用して
例えば異方性エッチングにより形成される。第１の開口
２４の内部のソース端子領域２２の表面は露出される。
らなり３５０ｎｍの厚さを有する絶縁層２３が全面的に
施される。絶縁層２３内に第１の開口２４が開けられ
る。この第１の開口２４はリソグラフィ工程を使用して
例えば異方性エッチングにより形成される。第１の開口
２４の内部のソース端子領域２２の表面は露出される。
【００３４】第１の開口２４の内部に選択エピタキシー
により第１の開口２４をほぼ満たすシリコンからなる層
構造を成長させる。シリコンを主としてシリコンの表面
上だけに成長させ一方絶縁層２３の表面上にはシリコン
を成長させない選択エピタキシーは、例えば４００℃〜
７００℃の温度範囲内及び０．１ｍバール〜１０ｍバー
ルの圧力範囲内でのＳｉＨ2Ｃｌ2ガスによるＲＴＰ−Ｃ
ＶＤ法として行われる。相応するドーパントガスの添加
により層はその場でドープされ析出される。
により第１の開口２４をほぼ満たすシリコンからなる層
構造を成長させる。シリコンを主としてシリコンの表面
上だけに成長させ一方絶縁層２３の表面上にはシリコン
を成長させない選択エピタキシーは、例えば４００℃〜
７００℃の温度範囲内及び０．１ｍバール〜１０ｍバー
ルの圧力範囲内でのＳｉＨ2Ｃｌ2ガスによるＲＴＰ−Ｃ
ＶＤ法として行われる。相応するドーパントガスの添加
により層はその場でドープされ析出される。
【００３５】第１の開口２４内のソース端子領域２２の
表面上に、ソース領域を形成する約１０20ｃｍ-3のドー
パント濃度でｎ+ドープされている第１の層２５を成長
させる。第１の層２５は約５０〜１００ｎｍの厚さに施
される。
表面上に、ソース領域を形成する約１０20ｃｍ-3のドー
パント濃度でｎ+ドープされている第１の層２５を成長
させる。第１の層２５は約５０〜１００ｎｍの厚さに施
される。
【００３６】この第１の層２５上には、ｐドープされて
おり約５０ｎｍの厚さを有する第２の層２６を成長させ
る。第２の層２６はインバータ内にチャネル領域を形成
する。第２の層２６は約１０18ｃｍ-3のドーパント濃度
を有する。
おり約５０ｎｍの厚さを有する第２の層２６を成長させ
る。第２の層２６はインバータ内にチャネル領域を形成
する。第２の層２６は約１０18ｃｍ-3のドーパント濃度
を有する。
【００３７】第２の層２６の上に約１０20ｃｍ-3のドー
パント濃度でｎ+ドープされ約５０〜１００ｎｍの厚さ
を有する第３の層２７を成長させる。
パント濃度でｎ+ドープされ約５０〜１００ｎｍの厚さ
を有する第３の層２７を成長させる。
【００３８】この第３の層２７の上に約１０20ｃｍ-3の
ドーパント濃度でｐ+ドープされ約５０〜１００ｎｍの
厚さを有する第４の層２８を成長させる。
ドーパント濃度でｐ+ドープされ約５０〜１００ｎｍの
厚さを有する第４の層２８を成長させる。
【００３９】この第４の層２８の上に約１０18ｃｍ-3の
ドーパント濃度でｎドープされ約５０ｎｍの厚さを有す
る第５の層２９を成長させる。第５の層２９は完成イン
バータ内にチャネル領域を形成する。
ドーパント濃度でｎドープされ約５０ｎｍの厚さを有す
る第５の層２９を成長させる。第５の層２９は完成イン
バータ内にチャネル領域を形成する。
【００４０】この第５の層２９の上に約１０20ｃｍ-3の
ドーパント濃度でｐ+ドープされ約５０〜１００ｎｍの
厚さで析出される第６の層３０を成長させる。第６の層
３０はほぼ絶縁層２３の表面の高さで終わっている。
ドーパント濃度でｐ+ドープされ約５０〜１００ｎｍの
厚さで析出される第６の層３０を成長させる。第６の層
３０はほぼ絶縁層２３の表面の高さで終わっている。
【００４１】第１の層２５、第２の層２６、第３の層２
７、第４の層２８、第５の層２９及び第６の層３０から
構成される層構造内にリソグラフィ工程を使用して少な
くとも第１の層２５内にまで達する第２の開口３１が形
成される。第２の開口３１はソース端子領域２２の表面
上まで達すると有利である。
７、第４の層２８、第５の層２９及び第６の層３０から
構成される層構造内にリソグラフィ工程を使用して少な
くとも第１の層２５内にまで達する第２の開口３１が形
成される。第２の開口３１はソース端子領域２２の表面
上まで達すると有利である。
【００４２】その後有利には７００〜８００℃での酸化
が実施されるが、その際第２の開口３１の表面に沿って
ゲート誘電体３２が形成される。酸化時間は、それぞれ
インバータ内でチャネル領域となる第２の層２６並びに
第５の層２９の表面にゲート誘電体３２の約５ｎｍの層
厚が生じるように調整される。その際ドーパント濃度の
違いによって強くドープされた第１の層２５、第３の層
２７、第４の層２８、第６の層３０及びソース端子領域
２２の表面にゲート誘電体３２の約５倍に増大された層
厚が生じる。同時に第６の層３０の表面の第２の開口３
１の外側にＳｉＯ2 層が生じるが、これは分かりやすく
するため図５には記入されていない。
が実施されるが、その際第２の開口３１の表面に沿って
ゲート誘電体３２が形成される。酸化時間は、それぞれ
インバータ内でチャネル領域となる第２の層２６並びに
第５の層２９の表面にゲート誘電体３２の約５ｎｍの層
厚が生じるように調整される。その際ドーパント濃度の
違いによって強くドープされた第１の層２５、第３の層
２７、第４の層２８、第６の層３０及びソース端子領域
２２の表面にゲート誘電体３２の約５倍に増大された層
厚が生じる。同時に第６の層３０の表面の第２の開口３
１の外側にＳｉＯ2 層が生じるが、これは分かりやすく
するため図５には記入されていない。
【００４３】第２の開口３１の内部に残留する空間はゲ
ート電極３３を形成するためｎ+ドープされたポリシリ
コンで満たされる。
ート電極３３を形成するためｎ+ドープされたポリシリ
コンで満たされる。
【００４４】絶縁層２３、第６の層３０及びゲート電極
３３の表面上に例えばＳｉＯ2 からなる分離層３４が施
される。分離層３４、第６の層３０及び第５の層２９に
より第４の層２８の表面上まで達する第３の開口３５が
形成される。第３の開口３５の側壁には絶縁スペーサ３
６が設けられる。この絶縁スペーサ３６は例えば薄いＳ
ｉＯ2 層の一様な析出及び引続いてのＳｉＯ2層の異方
性エッチングにより形成される。第３の開口３５は金属
化物で満たされるが、その際出力側接触部３７が形成さ
れる。入力接触部３８を形成するため分離層３４内のゲ
ート電極３３の上に接触孔を開け、金属化物を備える。
第１の供給電圧ＶDDに対する接触部３９を形成するため
分離層３４内に第６の層３０の表面上まで達し金属化物
を備えられるもう１つの接触孔が開けられる。ソース端
子領域２２は分離層３４及び絶縁層２３内の金属化物で
満たされた接触孔を介して図５内に示された切断面の外
側で接触化され、作動中に第２の供給電圧ＶSSと接続さ
れる。
３３の表面上に例えばＳｉＯ2 からなる分離層３４が施
される。分離層３４、第６の層３０及び第５の層２９に
より第４の層２８の表面上まで達する第３の開口３５が
形成される。第３の開口３５の側壁には絶縁スペーサ３
６が設けられる。この絶縁スペーサ３６は例えば薄いＳ
ｉＯ2 層の一様な析出及び引続いてのＳｉＯ2層の異方
性エッチングにより形成される。第３の開口３５は金属
化物で満たされるが、その際出力側接触部３７が形成さ
れる。入力接触部３８を形成するため分離層３４内のゲ
ート電極３３の上に接触孔を開け、金属化物を備える。
第１の供給電圧ＶDDに対する接触部３９を形成するため
分離層３４内に第６の層３０の表面上まで達し金属化物
を備えられるもう１つの接触孔が開けられる。ソース端
子領域２２は分離層３４及び絶縁層２３内の金属化物で
満たされた接触孔を介して図５内に示された切断面の外
側で接触化され、作動中に第２の供給電圧ＶSSと接続さ
れる。
【００４５】ソース端子領域２２、第１の層２５、第２
の層２６並びに第３の層２７はゲート誘電体３２及びゲ
ート電極３３とともににインバータのｎチャネルＭＯＳ
トランジスタＮを形成する（図６参照）。ｎチャネルＭ
ＯＳトランジスタＮ内では第２の層２６はチャネル領域
の作用をし、一方ソース端子領域２２及び第１の層２５
はソースの作用をし、第３の層２７はドレインの作用を
する。第４の層２８、第５の層２９、第６の層３０、ゲ
ート誘電体３２及びゲート電極３３はインバータのｐチ
ャネルＭＯＳトランジスタＰを形成する（図６参照）。
その際第５の層２９はチャネル領域の、一方第４の層２
８はソース端子領域の、また第６の層３０はドレイン領
域の作用をする。第４の層２８は第５の層２９とトンネ
ル効果により場合によっては１０20ｃｍ-3 のドーパン
ト濃度でｎ+ ドープされた領域とｐ+ ドープされた領域
との間に生じる接触部３５と接続されている。従って出
力側接触部３７は第４の層２８及び第３の層２７を介し
ても接触化される。インバータ内では入力信号Ｖinが入
力側接触部３８を介して印加され、出力信号Ｖoutが出
力側接触部３７を介して取出される。
の層２６並びに第３の層２７はゲート誘電体３２及びゲ
ート電極３３とともににインバータのｎチャネルＭＯＳ
トランジスタＮを形成する（図６参照）。ｎチャネルＭ
ＯＳトランジスタＮ内では第２の層２６はチャネル領域
の作用をし、一方ソース端子領域２２及び第１の層２５
はソースの作用をし、第３の層２７はドレインの作用を
する。第４の層２８、第５の層２９、第６の層３０、ゲ
ート誘電体３２及びゲート電極３３はインバータのｐチ
ャネルＭＯＳトランジスタＰを形成する（図６参照）。
その際第５の層２９はチャネル領域の、一方第４の層２
８はソース端子領域の、また第６の層３０はドレイン領
域の作用をする。第４の層２８は第５の層２９とトンネ
ル効果により場合によっては１０20ｃｍ-3 のドーパン
ト濃度でｎ+ ドープされた領域とｐ+ ドープされた領域
との間に生じる接触部３５と接続されている。従って出
力側接触部３７は第４の層２８及び第３の層２７を介し
ても接触化される。インバータ内では入力信号Ｖinが入
力側接触部３８を介して印加され、出力信号Ｖoutが出
力側接触部３７を介して取出される。
【００４６】互いに隣接する第１の開口内に複数個のイ
ンバータを配置すること及び１つのインバータの出力側
接触部を隣接するインバータの入力側接触部とそれぞれ
接続することにより本発明の製造方法を使用して簡単な
方法でリング発信器が形成される。
ンバータを配置すること及び１つのインバータの出力側
接触部を隣接するインバータの入力側接触部とそれぞれ
接続することにより本発明の製造方法を使用して簡単な
方法でリング発信器が形成される。
【図１】本発明によるソース端子領域及び開口のある絶
縁層を有する基板の断面図。
縁層を有する基板の断面図。
【図２】絶縁層の開口内に層構造を形成した後の基板の
断面図。
断面図。
【図３】層構造内に形成されている縦型ＭＯＳトランジ
スタの断面図。
スタの断面図。
【図４】縦型ＭＯＳトランジスタの平面図。
【図５】層構造内に形成されている縦型インバータの断
面図。
面図。
【図６】インバータの原理回路図。
１、２１ 基板 ２。２２ ソース端子領域 ３、２３ 絶縁層 ４、２４ 第１の開口 ５、２５ 第１の層 ６、２６ 第２の層 ７、２７ 第３の層 ２８ 第４の層 ２９ 第５の層 ３０ 第６の層 ８、３１ 第２の開口 ９、３２ ゲート誘電体 １０、３３ ゲート電極 １１、３４ 分離層 １２ 金属化物 ３５ 第３の開口 ３６ 絶縁スペーサ ３７ 出力側接触部 ３８ 入力側接触部 ３９ 第１の供給電圧ＶDDに対する接触部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｅ 9170−4Ｍ (72)発明者 フランツ ホフマン ドイツ連邦共和国 80995 ミユンヘン ヘルベルクシユトラーセ 25ベー (72)発明者 カール ホフマン ドイツ連邦共和国 30974 ウエニグゼン プフイングスタンガー ７
Claims (10)
- 【請求項１】 基板（１）の主面に第１の導電形により
ドープされているソース端子領域（２）を形成し、絶縁
層（３）を全面的に施し、この絶縁層（３）内に、ソー
ス端子領域（２）の表面上に達しソース端子領域（２）
の表面が部分的に露出されている第１の開口（４）を形
成し、この第１の開口（４）内に半導体物質のエピタキ
シャル成長中にその場でのドーピングでＭＯＳトランジ
スタのための少なくともチャネル領域（６）及びドレイ
ン領域（７）を含んでいる縦方向の成層（５、６、７）
を形成し、この成層内に少なくともドレイン領域（７）
とチャネル領域（６）を合計した厚さに相当するような
深さの第２の開口（８）を形成し、この第２の開口
（８）の表面の上にゲート誘電体（９）を施し、このゲ
ート誘電体（９）の上にゲート電極（１０）を施すこと
を特徴とする少なくとも１個のＭＯＳトランジスタを有
する集積回路装置の製造方法。 - 【請求項２】 層構造物（７）の表面と絶縁層（３）の
表面とがほぼ平面をなすように層構造物が第１の開口
（４）を満し、第２の開口（８）を導電性材料でほぼ満
し、その際導電性材料がゲート電極（１０）を形成する
ことを特徴とする請求項１記載の方法。 - 【請求項３】 成層（５、６、７）を４００℃〜７００
℃の温度範囲及び０．１ｍバール〜１０ｍバールの圧力
範囲での分子線エピタキシーにより又はＳｉＨ2Ｃｌ2ガ
ス又はＳｉＨ4 でのＲＴＰ−ＣＶＤ法により成長させる
ことを特徴とする請求項１又は２記載の方法。 - 【請求項４】 第１の開口（４）内に第１の導電形によ
りドープされている第１の層（５）を成長させ、この第
１の層（５）の上に第１の層とは反対の第２の導電形に
よりドープされチャネル領域を形成する第２の層（６）
を成長させ、この第２の層（６）の上に第１の導電形に
よりドープされている第３の層を成長させることを特徴
とする請求項１ないし３の１つに記載の方法。 - 【請求項５】 第１の層（５）を５０〜２００ｎｍの厚
さに、第２の層（６）を１０〜２００ｎｍの厚さに及び
第３の層（７）を５０〜２００ｎｍの厚さに成長させる
ことを特徴とする請求項４記載の方法。 - 【請求項６】 第１の開口（２４）内に第１の導電形に
よりドープされている第１の層（２５）を成長させ、こ
の第１の層（２５）の上に第１の導電形とは反対の第２
の導電形によりドープされチャネル領域を形成する第２
の層（２６）を成長させ、この第２の層（２６）の上に
第１の導電形によりドープされている第３の層（２７）
を成長させ、この第３の層（２７）の上に第２の導電形
によりドープされている第４の層（２８）を成長させ、
この第４の層（２８）の上に第１の導電形によりドープ
されチャネル領域を形成する第５の層（２９）を成長さ
せ、この第５の層（２９）の上に第２の導電形によりド
ープされている第６の層（３０）を成長させ、第４の層
（２８）の上にまで達しその側壁に絶縁スペーサ（３
６）を備えかつ導電材料で満たされる第３のの開口（３
５）を形成することを特徴とする請求項１ないし３の１
つに記載の方法。 - 【請求項７】 第１の層（２５）、第３の層（２７）、
第４の層（２８）及び第６の層（３０）をそれぞれ５０
ｎｍ〜２００ｎｍの厚さに成長させ、第２の層（２６）
及び第５の層（２９）をそれぞれ１０ｎｍ〜２００ｎｍ
の厚さに成長させることを特徴とする請求項６記載の方
法。 - 【請求項８】 チャネル領域を形成しない成層の層内の
ドーパント濃度を少なくとも１０19ｃｍ-3 に調整し、
チャネル領域を形成する層内のドーパント濃度を１０17
ｃｍ-3 〜１０18ｃｍ-3 に調整し、７００〜８００℃で
の熱酸化によりゲート誘電体を形成することを特徴とす
る請求項１ないし７の１つに記載の方法。 - 【請求項９】 基板（１）が少なくともその主面の範囲
内に第２の導電形によりドープされている単結晶シリコ
ンを含んでおり、ソース端子領域（２）を第１の導電形
によりドープされているイオンの注入又は拡散により基
板（１）の主面内に形成することを特徴とする請求項１
ないし８の１つに記載の方法。 - 【請求項１０】 基板（１）がシリコンウェハ、その上
に配設されている絶縁層及び更にその上に配設されてい
る単結晶シリコン層を有するＳＯＩ基板であり、ソース
端子領域（２）を単結晶層内に形成し、この単結晶層内
にこのソース端子領域（２）を囲む絶縁トレンチを形成
することを特徴とする請求項１ないし８の１つに記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4340967A DE4340967C1 (de) | 1993-12-01 | 1993-12-01 | Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit mindestens einem MOS-Transistor |
| DE4340967.9 | 1993-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202216A true JPH07202216A (ja) | 1995-08-04 |
| JP3851360B2 JP3851360B2 (ja) | 2006-11-29 |
Family
ID=6503928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32172394A Expired - Lifetime JP3851360B2 (ja) | 1993-12-01 | 1994-11-30 | Ｍｏｓトランジスタを有する集積回路装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5443992A (ja) |
| EP (1) | EP0656647B1 (ja) |
| JP (1) | JP3851360B2 (ja) |
| KR (1) | KR950021772A (ja) |
| DE (2) | DE4340967C1 (ja) |
| TW (1) | TW274635B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3896158B2 (ja) * | 1993-02-04 | 2007-03-22 | コーネル・リサーチ・ファウンデーション・インコーポレイテッド | マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス |
| DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
| US5872374A (en) * | 1996-03-29 | 1999-02-16 | Motorola, Inc. | Vertical semiconductor device |
| US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
| DE19653107C2 (de) * | 1996-12-19 | 1998-10-08 | Siemens Ag | Verfahren zur Herstellung einer Speicherzellenanordnung |
| DE19711482C2 (de) * | 1997-03-19 | 1999-01-07 | Siemens Ag | Verfahren zur Herstellung eines vertikalen MOS-Transistors |
| US5864158A (en) * | 1997-04-04 | 1999-01-26 | Advanced Micro Devices, Inc. | Trench-gated vertical CMOS device |
| US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
| US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
| US6066869A (en) | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US5907170A (en) | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6528837B2 (en) * | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6069390A (en) | 1998-01-15 | 2000-05-30 | International Business Machines Corporation | Semiconductor integrated circuits with mesas |
| US6177299B1 (en) | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
| US6025225A (en) | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
| US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
| US6242775B1 (en) * | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| US6097242A (en) | 1998-02-26 | 2000-08-01 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
| US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
| US5991225A (en) | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
| US6492232B1 (en) | 1998-06-15 | 2002-12-10 | Motorola, Inc. | Method of manufacturing vertical semiconductor device |
| US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
| US6134175A (en) | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
| US6500744B2 (en) | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
| KR100422412B1 (ko) * | 2001-12-20 | 2004-03-11 | 동부전자 주식회사 | 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법 |
| US7071519B2 (en) * | 2003-01-08 | 2006-07-04 | Texas Instruments Incorporated | Control of high-k gate dielectric film composition profile for property optimization |
| US6913959B2 (en) * | 2003-06-23 | 2005-07-05 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device having a MESA structure |
| US8618600B2 (en) * | 2008-06-09 | 2013-12-31 | Qimonda Ag | Integrated circuit including a buried wiring line |
| CN109326595B (zh) | 2017-07-31 | 2021-03-09 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN116230763B (zh) * | 2022-03-18 | 2024-03-15 | 北京超弦存储器研究院 | Mos管、存储器及其制作方法 |
| WO2023173679A1 (zh) * | 2022-03-18 | 2023-09-21 | 北京超弦存储器研究院 | 晶体管及其制作方法、存储器、电子设备 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412868A (en) * | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| DE3380377D1 (en) * | 1982-06-24 | 1989-09-14 | Harris Semiconductor Patents | Vertical igfet device and method for fabricating same |
| US4740826A (en) * | 1985-09-25 | 1988-04-26 | Texas Instruments Incorporated | Vertical inverter |
| US4788158A (en) * | 1985-09-25 | 1988-11-29 | Texas Instruments Incorporated | Method of making vertical inverter |
| US4824797A (en) * | 1985-10-31 | 1989-04-25 | International Business Machines Corporation | Self-aligned channel stop |
| US5072276A (en) * | 1986-10-08 | 1991-12-10 | Texas Instruments Incorporated | Elevated CMOS |
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4992838A (en) * | 1988-02-29 | 1991-02-12 | Texas Instruments Incorporated | Vertical MOS transistor with threshold voltage adjustment |
| US4942445A (en) * | 1988-07-05 | 1990-07-17 | General Electric Company | Lateral depletion mode tyristor |
| US4951102A (en) * | 1988-08-24 | 1990-08-21 | Harris Corporation | Trench gate VCMOS |
| JPH0266969A (ja) * | 1988-08-31 | 1990-03-07 | Nec Corp | 半導体集積回路装置 |
| US4994871A (en) * | 1988-12-02 | 1991-02-19 | General Electric Company | Insulated gate bipolar transistor with improved latch-up current level and safe operating area |
| MY107475A (en) * | 1990-05-31 | 1995-12-30 | Canon Kk | Semiconductor device and method for producing the same. |
| US5240865A (en) * | 1990-07-30 | 1993-08-31 | Texas Instruments Incorporated | Method of forming a thyristor on an SOI substrate |
-
1993
- 1993-12-01 DE DE4340967A patent/DE4340967C1/de not_active Expired - Fee Related
-
1994
- 1994-10-15 TW TW083109590A patent/TW274635B/zh not_active IP Right Cessation
- 1994-11-01 US US08/332,733 patent/US5443992A/en not_active Expired - Lifetime
- 1994-11-09 DE DE59407691T patent/DE59407691D1/de not_active Expired - Lifetime
- 1994-11-09 EP EP94117699A patent/EP0656647B1/de not_active Expired - Lifetime
- 1994-11-30 JP JP32172394A patent/JP3851360B2/ja not_active Expired - Lifetime
- 1994-12-01 KR KR1019940032395A patent/KR950021772A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021772A (ko) | 1995-07-26 |
| DE4340967C1 (de) | 1994-10-27 |
| TW274635B (ja) | 1996-04-21 |
| US5443992A (en) | 1995-08-22 |
| JP3851360B2 (ja) | 2006-11-29 |
| DE59407691D1 (de) | 1999-03-04 |
| EP0656647A1 (de) | 1995-06-07 |
| EP0656647B1 (de) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3851360B2 (ja) | Ｍｏｓトランジスタを有する集積回路装置の製造方法 | |
| JP3745392B2 (ja) | 半導体装置 | |
| KR0163759B1 (ko) | 반도체장치 및 반도체기억장치 | |
| US4803176A (en) | Integrated circuit structure with active device in merged slot and method of making same | |
| US5707885A (en) | Method for manufacturing a vertical transistor having a storage node vertical transistor | |
| US8703555B2 (en) | Defect prevention on SRAM cells that incorporate selective epitaxial regions | |
| CN1227970A (zh) | 存储单元结构及其制造方法 | |
| JPH0727976B2 (ja) | 集積電子装置とその製法 | |
| JPH088357B2 (ja) | 縦型ｍｏｓトランジスタ | |
| KR100415975B1 (ko) | 전계 효과 제어 트랜지스터 및 그의 제조 방법 | |
| JP2510048B2 (ja) | ダブルトレンチ半導体メモリ及びその製造方法 | |
| US20010017392A1 (en) | Vertical transport MOSFETs and method for making the same | |
| US20040140520A1 (en) | Double gate MOS transistors and methods of manufacturing double gate MOS transistors | |
| US5292679A (en) | Process for producing a semiconductor memory device having memory cells including transistors and capacitors | |
| JP2581654B2 (ja) | ダイナミツク半導体メモリ用１トランジスタセル装置とその製法 | |
| US5559353A (en) | Integrated circuit structure having at least one CMOS-NAND gate and method for the manufacture thereof | |
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| JPS6123360A (ja) | 半導体記憶装置およびその製造方法 | |
| US5329148A (en) | Semiconductor device and preparing method therefor | |
| JPH11168202A (ja) | メモリセルおよび該メモリセルを形成する方法 | |
| JPH06334146A (ja) | 半導体装置 | |
| JPS62193275A (ja) | ３次元１トランジスタ・セル装置およびその製造方法 | |
| JPH0336309B2 (ja) | ||
| KR100275938B1 (ko) | 캐패시터형성방법 | |
| JP3535542B2 (ja) | 半導体メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |