CN116230763B - Mos管、存储器及其制作方法 - Google Patents
Mos管、存储器及其制作方法 Download PDFInfo
- Publication number
- CN116230763B CN116230763B CN202210278990.XA CN202210278990A CN116230763B CN 116230763 B CN116230763 B CN 116230763B CN 202210278990 A CN202210278990 A CN 202210278990A CN 116230763 B CN116230763 B CN 116230763B
- Authority
- CN
- China
- Prior art keywords
- electrode
- metal oxide
- oxide layer
- memory
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 158
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请提供一种MOS、存储器以及制作方法，MOS管包括第一电极、金属氧化物层、第二电极以及栅极，金属氧化物层设置在第一电极上并与第一电极连接，第二电极设置在金属氧化物层上并与金属氧化物层连接，栅极设置在金属氧化物层上并分别与金属氧化物层以及第二电极绝缘。通过将MOS管中的第一电极、金属氧化物层以及第二电极层叠设置，并且使第一电极在金属氧化物层上的正投影与第二电极在金属氧化物层上的正投影交叠，第一电极在金属氧化物层上的正投影与栅极在金属氧化物层上的正投影交叠，和相关技术中将源漏极设置在同一平面且栅极与源漏极错开的方式相比，减少了MOS管所占的面积，使MOS管在应用于存储器中时使存储器的结构布局更加紧凑。
Description
技术领域
本申请涉及半导体器件技术领域，具体而言，本申请涉及一种MOS管、存储器及其制作方法。
背景技术
MOS管具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、安全工作区域宽等优点，被广泛地应用于各种电子设备中。当MOS管中的有源层材料采用金属氧化物材料时，MOS管的漏电流较低，适合应用于存储器之中。
然而，现有的MOS管具有所占面积大、结构不够紧凑的缺点，不利于器件的集成，这对于MOS管的应用造成了限制。
发明内容
本申请针对现有方式的缺点，提出一种MOS管、存储器及其制作方法，用以解决现有技术中MOS管的面积较大、结构不够紧凑的问题。
第一个方面，本申请实施例提供了一种MOS管，包括：
第一电极；
金属氧化物层，设置在所述第一电极上，所述金属氧化物层与所述第一电极连接；
第二电极，设置在所述金属氧化物层上，所述第二电极与所述金属氧化物层连接，
栅极，设置在所述金属氧化物层上，所述栅极分别与所述金属氧化物层以及所述第二电极绝缘；
所述第一电极在所述金属氧化物层上的正投影与所述第二电极在所述金属氧化物层上的正投影交叠，所述第一电极在所述金属氧化物层上的正投影与所述栅极在所述金属氧化物层上的正投影交叠。
可选的，所述第一电极的边缘与所述金属氧化物层的边缘对齐；和/或，所述第二电极的边缘与所述金属氧化物层的边缘对齐。
可选的，所述第二电极围绕所述栅极，所述栅极与所述金属氧化物层之间设有绝缘层，所述栅极与所述第二电极之间设有绝缘层。
可选的，所述第二电极远离所述金属氧化物层一侧的表面开设有贯穿至所述金属氧化物层的通孔，部分所述栅极位于所述通孔内，所述栅极与所述通孔的侧壁之间设置有所述绝缘层。
可选的，所述第二电极为U型结构，所述第二电极半围绕所述栅极。
可选的，所述金属氧化物层的材料包括ITO、IWO或IGZO，所述第一电极和所述第二电极的材料包括钨。
第二个方面，本申请实施例提供了一种存储器，包括：
多个MOS管，所述MOS管为本申请实施例中的MOS管；
字线，多个所述MOS管的第一电极通过所述字线电连接；
位线，多个所述MOS管的第二电极通过所述位线电连接。
可选的，所述字线与所述第一电极一体成型设置；和/或，所述位线与所述第二电极一体成型设置。
第三个方面，本申请实施例提供了一种存储器的制作方法，包括：
通过构图工艺制作字线和第一电极；
在所述字线上制作金属氧化物层；
在所述金属氧化物层远离所述字线的一侧制作位线，在所述第一电极远离所述金属氧化物层的一侧制作第二电极；
在所述金属氧化物层远离所述字线的一侧制作栅极，所述栅极分别与所述金属氧化物层以及所述第二电极绝缘。
可选的，所述在所述金属氧化物层远离所述字线的一侧制作栅极，包括：
在所述第二电极上开设贯穿至所述金属氧化物层的通孔；
在所述通孔内制作绝缘层，使所述绝缘层覆盖所述通孔的孔壁以及通孔内的所述金属氧化物层；
在所述通孔内填充金属以形成栅极。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请提供一种MOS管、存储器及其制作方法，MOS管包括第一电极、金属氧化物层、第二电极以及栅极，金属氧化物层设置在第一电极上并与第一电极连接，第二电极设置在金属氧化物层上并与金属氧化物层连接，栅极设置在金属氧化物层上并分别与金属氧化物层以及第二电极绝缘。
通过将MOS管中的第一电极、金属氧化物层以及第二电极层叠设置，并且使第一电极在金属氧化物层上的正投影与第二电极在所述金属氧化物层上的正投影交叠，第一电极在金属氧化物层上的正投影与栅极在金属氧化物层上的正投影交叠，
和相关技术中将源漏极设置在同一平面且栅极与源漏极错开的方式相比，减少了MOS管所占的面积，使MOS管在应用于存储器中时使存储器的结构布局更加紧凑，更加有利于器件的集成。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的MOS管的立体结构示意图；
图2为本申请实施例提供的第一种MOS管的截面结构示意图；
图3为图2中截面AA处的结构示意图；
图4为本申请实施例提供的第二种MOS管的截面结构示意图；
图5为图2中截面BB处的结构示意图；
图6为本申请实施例提供的存储器的立体结构示意图；
图7为本申请实施例提供的存储器的截面结构示意图；
图8为本申请实施例提供的存储器的制作过程流程示意图；
图9a至图9j为本申请实施例提供的制作存储器的不同过程的结构示意图。
图中：
10-MOS管；11-第一电极；12-第二电极；13-栅极；14-金属氧化物层；15-绝缘层；120-通孔；
20-存储器；201-存储单元；21-衬底；22-字线；23-位线；24-第一电介质层；25-第二电介质层；26-凹槽。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人考虑到，存储器中的存储单元通常由MOS管(金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及电容等器件构成，其结构较为简单，单位体积的容量较高。然而，现有的MOS管通常采用平面结构，占用的面积较大，这就导致了采用MOS管的存储器所占的面积也较大，结构不够紧凑，不利于器件的集成。
本申请提供的MOS管及其制作方法，旨在解决现有技术的如上技术问题。
下面结合附图详细介绍一下本申请实施例提供的MOS管10、存储器20及其制作方法。
结合图1和图2所示，本申请实施例提供的MOS管10包括：
第一电极11；
金属氧化物层14，设置在第一电极11上，金属氧化物层14与第一电极11连接；
第二电极12，设置在金属氧化物层14上，第二电极12与金属氧化物层14连接，
栅极13，设置在金属氧化物层14上，栅极13分别与金属氧化物层14以及第二电极12绝缘；
第一电极11在金属氧化物层14上的正投影与第二电极1214在金属氧化物层上的正投影交叠，第一电极11在金属氧化物层14上的正投影与栅极13在金属氧化物层14上的正投影交叠。
具体的，MOS管10包括依次层叠设置的第一电极11、金属氧化物层14和第二电极12，即金属氧化物层14设置在第一电极11之上，第二电极12设置在金属氧化物层14之上。第一电极11和第二电极12作为MOS管10的源漏极，其中可以是第一电极11为源极、第二电极12为漏极，也可以是第一电极11为漏极、第二电极12为源极。第一电极11和第二电极12由金属制成，其材料可以是铜或者钨等具有良好导电性能的材料，其形状可以是矩形或者圆形等，具体可根据实际情况进行调整。金属氧化物层14作为MOS管10的有源层，其材料包括铟镓锌氧化物(Indium Gallium Zinc Oxide)等金属氧化物。在其他的实施例中，金属氧化物的材料也可以为ITO,IWO等其它材料，如ZnOx、InOx、In2O3、InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxZnO、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等材料。采用金属氧化物材料作为MOS管10的有源层，可以使MOS管10具有载流子迁移率高，光照敏感度低等优点。
请参阅图1和图2，栅极13设置在金属氧化物层14上，即栅极13位于金属氧化物层14远离第一电极11的一侧，栅极13分别与第二电极12以及金属氧化物层14绝缘。栅极13的材料包括铜或者钨等具有良好导电性能的材料，其形状可以是矩形或者圆形等，具体可根据实际情况确定。对于N沟道的MOS管，当对栅极13施加一个高电压时，第一电极11和第二电极12之间通过金属氧化物层14导通(与第一电极11以及第二电极12重叠的金属氧化物层14形成导电沟道)，MOS管10处于开启状态。
本申请实施例中，通过将MOS管10中的第一电极11、金属氧化物层14以及第二电极12层叠设置(MOS管10为立体结构)，并且使第一电极11在金属氧化物层14上的正投影与第二电极1214在金属氧化物层上的正投影交叠，第一电极11在金属氧化物层14上的正投影与栅极13在金属氧化物层14上的正投影交叠，
和相关技术中将源漏极设置在同一平面且栅极13与源漏极错开的方式相比，减少了MOS管10所占的面积，使MOS管10在应用于存储器20中时使存储器20的结构布局更加紧凑，更加有利于器件的集成。
需要说明的是，第二电极12、金属氧化物层14以及栅极13的具体位置可根据实际情况进行调整。可选的，在本申请的实施例中，结合图2和图3所示，第一电极11的边缘与金属氧化物层14的边缘对齐，第二电极12的边缘与金属氧化物层14的边缘对齐，即第二电极12在金属氧化物层14上的正投影落入第一电极11在金属氧化物层14的正投影内，因此可以进一步减小MOS管10所占的面积。
可选的，结合图1、图2和图3所示，第二电极12围绕栅极13，栅极13与金属氧化物层14之间设有绝缘层15，栅极13与第二电极12之间设有绝缘层15。由此可以使栅极13在第一电极11上的正投影落入金属氧化物层14在第一电极11上的正投影内，由此进一步地减小MOS管101所占的面积，提高了面积利用率。第二电极12和栅极13的面积大小可根据实际情况进行调整。在一个具体的实施例中，结合图1和图2所示，金属氧化物层14与第二电极12依次层叠设置，第二电极12以及金属氧化物层14的边缘与第一电极11层对齐，以进一步的减小MOS管10所占的面积。第二电极12远离金属氧化物层14一侧的表面开设有贯穿至金属氧化物层14的通孔120。在MOS管10的制作过程中，可以通过光刻工艺在第二电极12上开设通孔120，也可以通过化学蚀刻的方式在第二电极12上开设通孔120。当采用化学蚀刻的方式开设通孔120时，选择能够蚀刻金属但不能蚀刻金属氧化物的蚀刻剂，可以有效地控制蚀刻进程，使得蚀刻过程在碰到金属氧化物层14后停止，防止对金属氧化物层14也造成蚀刻。
请参阅图1和图2，在第二电极12上开设出通孔120后，可以通过原子层沉积工艺在通孔120的底部(金属氧化物层14表面)以及通孔120的侧壁上制作绝缘层15，绝缘层15的材料可以是氧化硅或者氧化铪等具备良好绝缘性能的材料。在通孔120中制作了绝缘层15之后，通过在通孔120中填充金属的方式制作形成栅极13，部分栅极13位于通孔120之内。栅极13的材料可以是铜或者钨等导电性良好的金属材料，具体可根据实际情况进行确定。栅极13与通孔120的侧壁以及金属氧化物层14之间隔有绝缘层15，即栅极13与第二电极12以及金属氧化物层14之间通过绝缘层15实现绝缘。
通过在第二电极12上开设通孔120，然后在通孔120中填充金属的方式制作形成栅极13，有利于进一步减小MOS管10所占的面积，使MOS管10的结构更加紧凑，并且在工艺上也容易实现。
需要说明的是，在第二电极12上开设通孔120时，通孔120的位置可以进行调整。当通孔120位于第二电极12的中心区域时，结合图2和图3所示，第二电极12整个围绕栅极13，栅极13上加载了高电压后第一电极11与第二电极12之间形成环形导电沟道，在开设通孔120时对于精度要求较高。为了进一步地简化工艺，通孔120的位置可以设置在第二电极12边缘的区域，结合图4和图5所示，在开设了通孔120后第二电极12呈半环形围绕栅极13，栅极13上加载了高电压后第一电极11与第二电极12之间形成一个半环形导电沟道。
基于同一种发明构思，本申请实施例还提供了一种存储器20。请参阅图6和图7，存储器20中包括多个阵列排布的存储单元201，每个存储单元201中包括本申请实施例中的MOS管10。存储器20中还包括多个字线22和位线23，不同存储单元201中MOS管10的第一电极11通过字线22电连接，不同存储单元201中MOS管10的第二电极12通过位线23电连接。需要说明的是，存储单元201中的MOS管10可以是作为读取的MOS管，也可以是作为写入的MOS管，具体可根据实际情况进行确定。
本申请实施例中，通过将MOS管10中的第一电极11、金属氧化物层14以及第二电极12层叠设置，并且使第一电极11在金属氧化物层14上的正投影与第二电极1214在金属氧化物层上的正投影交叠，第一电极11在金属氧化物层14上的正投影与栅极13在金属氧化物层14上的正投影交叠，和相关技术中将源漏极设置在同一平面且栅极13与源漏极错开的方式相比，减少了MOS管10所占的面积，因此当MOS管10应用于存储器20中时也可以使存储器20的面积减少，使得存储器20的结构更加紧凑。存储器20可以是静态存储器20也可以是动态存储器20，具体可根据实际情况进行确定。
可选的，在本申请的实施例中，字线22与第一电极11一体成型设置；和/或，位线23与第二电极12一体成型设置。具体的，结合图6和图7所示(图6中未示出存储器中的衬底和电介质层等结构)，在存储器20的制作过程中，可以通过同一道构图工艺制作形成字线22和第一电极11，也可以通过同一道构图工艺制作形成位线23和第二电极12，由此可以简化存储器20的制作工艺，降低制作成本。需要说明的是，图6和图7中仅示出了存储器20中的一层MOS管结构(多个阵列排布的MOS管位于同层)，存储器实际包括多层结构，下层MOS管的栅极与上层MOS管的源漏极电连接。本申请实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀以及去除光刻胶的部分或全部过程。
基于同一种发明构思，本申请实施例还提供了一种存储器20的制作方法，如图8所示，包括：
S101、通过构图工艺制作字线和第一电极；
S102、在字线上制作金属氧化物层；
S103、在金属氧化物层远离字线的一侧制作位线，在第一电极远离金属氧化物层的一侧制作第二电极；
S104、在金属氧化物层远离字线的一侧制作栅极，栅极分别与金属氧化物层以及第二电极绝缘。
在本申请实施例提供的制作方法中，通过将MOS管10中的第一电极11、金属氧化物层14以及第二电极12层叠设置，并且使第一电极11在金属氧化物层14上的正投影与第二电极1214在金属氧化物层上的正投影交叠，第一电极11在金属氧化物层14上的正投影与栅极13在金属氧化物层14上的正投影交叠，和相关技术中将源漏极设置在同一平面且栅极13与源漏极错开的方式相比，减少了MOS管10所占的面积，使MOS管10在应用于存储器20中时使存储器20的结构布局更加紧凑，更加有利于器件的集成。
可选的，在本申请的实施例中，在金属氧化物层14远离字线22的一侧制作栅极13，包括：
在第二电极上开设贯穿至金属氧化物层的通孔；
在通孔内制作绝缘层，使绝缘层覆盖通孔的孔壁以及通孔内的金属氧化物层；
在通孔内填充金属以形成栅极。
下面结合附图介绍本申请实施例中制作存储器20的具体过程。
需要说明的是，本申请实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀以及去除光刻胶的部分或全部过程。
如图9a所示，首先，提供一衬底21。
如图9b所示，接着，通过构图工艺在衬底21上制作字线22，字线22上与待制作栅极13的区域所对应的区域(该区域的面积比待制作栅极13的区域要大，栅极13在字线22上的正投影落入该区域内)作为第一电极11。需要说明的是，存储器20中包括多个平行设置的字线22，多个MOS管10的第一电极11通过字线22电连接。
如图9c所示，接着，在字线22上铺设一层第一电介质层24，第一电介质层24的材料包括氧化硅或者氮化硅等具有良好绝缘性能的材料。
如图9d所示，接着，通过光刻工艺或者蚀刻工艺在电介质层远离衬底21的一侧开设贯通至字线22的凹槽26，凹槽26的区域与待制作位线23的区域相对应。
如图9e所示，接着，在凹槽26内填充金属氧化物半导体材料，以形成金属氧化物层14，金属氧化物层14的材料包括ITO、IWO等。
如图9f所示，接着，在凹槽26内再填充金属材料，以形成位线23。
如图9g所示，接着，在第一电介质层24和位线23远离衬底21的一侧制作第二电介质层25，第二电介质层25的材料包括氧化硅或者氮化硅等具有良好绝缘性能的材料，具体可根据实际情况进行确定。
如图9h所示，接着，通过光刻工艺或者化学蚀刻工艺在第二电介质层25远离衬底21一侧的表面开设通孔120，通孔120贯穿至金属氧化物层14。通孔120位于位线23上与金属氧化物层14所对应区域的中间，开设通孔120后位线23上与金属氧化物层14所对应的部分作为第二电极12。
如图9i所示，接着，通过原子层沉积工艺在通孔120的孔壁以及金属氧化物层14远离衬底21的一侧表面(通孔120的底部处)制作绝缘层15，绝缘层15的材料包括二氧化硅、氧化铪等。
如图9j所示，接着，在通孔120中填充金属，以形成栅极13。第一电极11、第二电极12、金属氧化物层14以及栅极13构成存储器20中的MOS管10。MOS管10可以作为读取MOS管10，也可以作为写入MOS管10，具体可根据实际情况进行确定。
需要说明的是，通过将本申请实施例中MOS管10层叠设置，并使不同层的MOS管10电连接，可形成完整的存储器20结构。
应用本申请实施例，至少能够实现如下有益效果：
1.本申请实施例中的MOS管10包括第一电极11、金属氧化物层14、第二电极12以及栅极13，金属氧化物层14设置在第一电极11上并与第一电极11连接，第二电极12设置在金属氧化物层14上并与金属氧化物层连接，栅极13设置在金属氧化物层14上并分别与金属氧化物层14以及第二电极12绝缘。通过将MOS管10中的第一电极11、金属氧化物层14以及第二电极12层叠设置，并且使第一电极11在金属氧化物层14上的正投影与第二电极12在金属氧化物层14上的正投影交叠，第一电极11在金属氧化物层14上的正投影与栅极13在金属氧化物层14上的正投影交叠，和相关技术中将源漏极设置在同一平面且栅极13与源漏极错开的方式相比，减少了MOS管10所占的面积，使MOS管10在应用于存储器20中时使存储器20的结构布局更加紧凑，更加有利于器件的集成。
2.在本申请的实施例中，通过使第一电极11的边缘与金属氧化物层14的边缘对齐，第二电极12的边缘与金属氧化物层14的边缘对齐，即第二电极12在金属氧化物层14上的正投影落入第一电极11在金属氧化物层14的正投影内，由此进一步地减小了MOS管10所占的面积，提高了面积利用率。
3.在本申请的实施例中，通过使字线22与第一电极11一体成型设置；和/或，位线23与第二电极12一体成型设置，在存储器20的制作过程中，可以通过同一道构图工艺制作形成字线22和第一电极11，也可以通过同一道构图工艺制作形成位线23和第二电极12，由此可以简化存储器20的制作工艺，降低制作成本。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (9)
1.一种MOS管，其特征在于，包括：
第一电极；
金属氧化物层，设置在所述第一电极上，所述金属氧化物层与所述第一电极连接；
第二电极，设置在所述金属氧化物层上，所述第二电极与所述金属氧化物层连接，
栅极，设置在所述金属氧化物层上，所述栅极分别与所述金属氧化物层以及所述第二电极绝缘；
所述第一电极在所述金属氧化物层上的正投影与所述第二电极在所述金属氧化物层上的正投影交叠，所述第一电极在所述金属氧化物层上的正投影与所述栅极在所述金属氧化物层上的正投影交叠，所述第二电极为U型结构，所述第二电极半围绕所述栅极。
2.根据权利要求1所述的MOS管，其特征在于，所述第一电极的边缘与所述金属氧化物层的边缘对齐，所述第二电极的边缘与所述金属氧化物层的边缘对齐。
3.根据权利要求2所述的MOS管，其特征在于，所述第二电极围绕所述栅极，所述栅极与所述金属氧化物层之间设有绝缘层，所述栅极与所述第二电极之间设有绝缘层。
4.根据权利要求3所述的MOS管，其特征在于，所述第二电极远离所述金属氧化物层一侧的表面开设有贯穿至所述金属氧化物层的通孔，部分所述栅极位于所述通孔内，所述栅极与所述通孔的侧壁之间设置有所述绝缘层。
5.根据权利要求1至4中任意一项所述的MOS管，其特征在于，所述金属氧化物层的材料包括ITO、IWO或IGZO，所述第一电极和所述第二电极的材料包括钨。
6.一种存储器，其特征在于，包括：
多个MOS管，所述MOS管为权利要求1至5中任意一项所述的MOS管；
字线，多个所述MOS管的第一电极通过所述字线电连接；
位线，多个所述MOS管的第二电极通过所述位线电连接。
7.根据权利要求6所述的存储器，其特征在于，所述字线与所述第一电极一体成型设置；和/或，所述位线与所述第二电极一体成型设置。
8.一种存储器的制作方法，其特征在于，包括：
通过构图工艺制作字线和第一电极；
在所述字线上制作金属氧化物层；
在所述金属氧化物层远离所述字线的一侧制作位线，在所述第一电极远离所述金属氧化物层的一侧制作第二电极；
在所述金属氧化物层远离所述字线的一侧制作栅极，所述栅极分别与所述金属氧化物层以及所述第二电极绝缘，所述第二电极为U型结构，所述第二电极半围绕所述栅极。
9.根据权利要求8所述的制作方法，其特征在于，所述在所述金属氧化物层远离所述字线的一侧制作栅极，包括：
在所述第二电极上开设贯穿至所述金属氧化物层的通孔；
在所述通孔内制作绝缘层，使所述绝缘层覆盖所述通孔的孔壁以及通孔内的所述金属氧化物层；
在所述通孔内填充金属以形成栅极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210278990.XA CN116230763B (zh) | 2022-03-18 | 2022-03-18 | Mos管、存储器及其制作方法 |
| PCT/CN2022/113571 WO2023173679A1 (zh) | 2022-03-18 | 2022-08-19 | 晶体管及其制作方法、存储器、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210278990.XA CN116230763B (zh) | 2022-03-18 | 2022-03-18 | Mos管、存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116230763A CN116230763A (zh) | 2023-06-06 |
| CN116230763B true CN116230763B (zh) | 2024-03-15 |
Family
ID=86585993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210278990.XA Active CN116230763B (zh) | 2022-03-18 | 2022-03-18 | Mos管、存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230763B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443992A (en) * | 1993-12-01 | 1995-08-22 | Siemens Aktiengesellschaft | Method for manufacturing an integrated circuit having at least one MOS transistor |
| US5994735A (en) * | 1993-05-12 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a vertical surround gate metal-oxide semiconductor field effect transistor, and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170186866A1 (en) * | 2014-03-20 | 2017-06-29 | Skokie Swift Corporation | Vertical field effect transistor having a disc shaped gate |
| US11201246B2 (en) * | 2019-11-12 | 2021-12-14 | International Business Machines Corporation | Field-effect transistor structure and fabrication method |
-
2022
- 2022-03-18 CN CN202210278990.XA patent/CN116230763B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994735A (en) * | 1993-05-12 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a vertical surround gate metal-oxide semiconductor field effect transistor, and manufacturing method thereof |
| US5443992A (en) * | 1993-12-01 | 1995-08-22 | Siemens Aktiengesellschaft | Method for manufacturing an integrated circuit having at least one MOS transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116230763A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114709211B (zh) | 动态存储器及其制作、读写方法、电子设备、存储电路 | |
| CN115346988B (zh) | 一种晶体管、3d存储器及其制备方法、电子设备 | |
| CN115346987B (zh) | 一种存储单元、3d存储器及其制备方法、电子设备 | |
| TW202111708A (zh) | 半導體記憶裝置 | |
| CN114551450A (zh) | 半导体结构及其制造方法 | |
| CN115835626A (zh) | 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备 | |
| US20140138759A1 (en) | Integrated circuit device having a resistor and method of manufacturing the same | |
| US8866219B2 (en) | Semiconductor device with vertical channel transistor and method of operating the same | |
| JP2009135216A (ja) | 半導体装置 | |
| CN116230763B (zh) | Mos管、存储器及其制作方法 | |
| CN116261323A (zh) | 动态存储器及其制作方法、存储装置 | |
| KR20090033784A (ko) | 금속층에 형성된 캐패시터를 구비한 디램 셀 | |
| CN102969314A (zh) | 半导体器件及其制造方法 | |
| EP4319528A1 (en) | Semiconductor structure as well as manufacturing method therefor, storage chip, and electronic device | |
| JP7457140B2 (ja) | 半導体構造及びその製造方法 | |
| WO2023151133A1 (zh) | 存储单元结构、存储阵列结构、半导体结构及其制备方法 | |
| US11985811B2 (en) | Semiconductor memory device, manufacturing method thereof and electronic device | |
| WO2024093178A1 (zh) | 一种存储器、电子设备 | |
| TWI827230B (zh) | 半導體結構及其製造方法、記憶體晶片、電子設備 | |
| US20240130106A1 (en) | Transistor, 3d memory and manufacturing method therefor, and electronic device | |
| US20230320071A1 (en) | Semiconductor Memory Device, Manufacturing Method Thereof And Electronic Device | |
| CN116209244B (zh) | 动态存储器及存储装置 | |
| US20230413523A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230269931A1 (en) | Semiconductor device with a vertical channel, and method for manufacturing the same | |
| WO2023207109A1 (zh) | 一种动态存储器及其制作方法、存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |