JPH07201638A - セラミック電子部品及びその製造方法 - Google Patents
セラミック電子部品及びその製造方法Info
- Publication number
- JPH07201638A JPH07201638A JP34937393A JP34937393A JPH07201638A JP H07201638 A JPH07201638 A JP H07201638A JP 34937393 A JP34937393 A JP 34937393A JP 34937393 A JP34937393 A JP 34937393A JP H07201638 A JPH07201638 A JP H07201638A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plating film
- layer
- crystal orientation
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【目的】比抵抗の小さくＱｕ（品質係数）の高いセラミ
ック電子部品及びその製造方法を提供する。 【構成】メッキ膜を多層に積層しかつ各層毎に熱処理を
施した電極を設ける。 【効果】各層の結晶の配向性が低下し緻密となって比抵
抗が低下し電子部品のＱｕを高くすることができる。
ック電子部品及びその製造方法を提供する。 【構成】メッキ膜を多層に積層しかつ各層毎に熱処理を
施した電極を設ける。 【効果】各層の結晶の配向性が低下し緻密となって比抵
抗が低下し電子部品のＱｕを高くすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、高周波誘電体セラミッ
クス等のセラミック電子部品及びその製造方法に関す
る。
クス等のセラミック電子部品及びその製造方法に関す
る。
【０００２】
【従来の技術】高周波誘電体セラミックス等のセラミッ
ク電子部品は多く用いられているが、そのチップ状に形
成されたセラミック電子部品は、プリント基板に搭載し
て使用されることが多く行われている。このチップ状の
高周波誘電体セラミックスとしては、例えば積層チップ
コンデンサのように、誘電体セラミックを、交互に反対
側に引き出した内部電極を介して多層に積層することに
より四角型の積層体のセラミック素体を形成し、その両
外側面にこれらの引き出された内部電極に接続する外部
電極を形成した構造のものが例示される。
ク電子部品は多く用いられているが、そのチップ状に形
成されたセラミック電子部品は、プリント基板に搭載し
て使用されることが多く行われている。このチップ状の
高周波誘電体セラミックスとしては、例えば積層チップ
コンデンサのように、誘電体セラミックを、交互に反対
側に引き出した内部電極を介して多層に積層することに
より四角型の積層体のセラミック素体を形成し、その両
外側面にこれらの引き出された内部電極に接続する外部
電極を形成した構造のものが例示される。
【０００３】この外部電極を形成するには、例えば特開
平２─１２３７９０号公報に記載されているように、セ
ラミック素体面に銅の無電解メッキ膜を形成し、さらに
微量の酸素を混入した窒素、アルゴン等の不活性ガス中
で処理することにより、そのメッキ膜の焼付けを行い、
これによりその焼付けを確実に行なうとともに、Ｑｕ
（実効品質係数）を高くすることができるマイクロ波誘
電体セラミック上の電極形成方法が知られている。Ｑｕ
に対する電極の影響については、その比抵抗の値が小さ
いほどＱｕを大きくすることができる。
平２─１２３７９０号公報に記載されているように、セ
ラミック素体面に銅の無電解メッキ膜を形成し、さらに
微量の酸素を混入した窒素、アルゴン等の不活性ガス中
で処理することにより、そのメッキ膜の焼付けを行い、
これによりその焼付けを確実に行なうとともに、Ｑｕ
（実効品質係数）を高くすることができるマイクロ波誘
電体セラミック上の電極形成方法が知られている。Ｑｕ
に対する電極の影響については、その比抵抗の値が小さ
いほどＱｕを大きくすることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、高周波
誘電体セラミックスに電極を形成する場合、その必要な
厚さは理論上１．０〜５．０μｍであるが、実際にはＱ
ｕのバラツキを少なくする、すなわち安定させるに必要
な厚さは１０μｍ程度である。この電極を１回の操作で
１層のみの上記メッキ膜で構成すると、Ｑｕの値は特に
高周波に対してなお不十分である。Ｑｕを大きくするた
めに、この方法で比抵抗を低下させるのには限界があ
り、その改善が望まれていた。
誘電体セラミックスに電極を形成する場合、その必要な
厚さは理論上１．０〜５．０μｍであるが、実際にはＱ
ｕのバラツキを少なくする、すなわち安定させるに必要
な厚さは１０μｍ程度である。この電極を１回の操作で
１層のみの上記メッキ膜で構成すると、Ｑｕの値は特に
高周波に対してなお不十分である。Ｑｕを大きくするた
めに、この方法で比抵抗を低下させるのには限界があ
り、その改善が望まれていた。
【０００５】本発明の目的は、Ｑｕを高くすることがで
きるセラミック電子部品及びその製造方法を提供するこ
とにある。
きるセラミック電子部品及びその製造方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するために、セラミック素体面に電極を有するセラミ
ック電子部品において、該電極は複数の導電層の積層体
からなりかつ少なくともその１層は結晶の配向性の低い
構造を有するセラミック電子部品を提供するものであ
る。また、本発明は、セラミック素体面に電極を有する
セラミック電子部品の製造方法において、該電極は複数
の導電層を積層し、かつその少なくとも１層はその層を
設けるときに熱処理を施したセラミック電子部品の製造
方法を提供するものである。この際、導電層の各層が熱
処理されておりかつ各層の上側の層はその下側の層を熱
処理した後形成されることが好ましい。
決するために、セラミック素体面に電極を有するセラミ
ック電子部品において、該電極は複数の導電層の積層体
からなりかつ少なくともその１層は結晶の配向性の低い
構造を有するセラミック電子部品を提供するものであ
る。また、本発明は、セラミック素体面に電極を有する
セラミック電子部品の製造方法において、該電極は複数
の導電層を積層し、かつその少なくとも１層はその層を
設けるときに熱処理を施したセラミック電子部品の製造
方法を提供するものである。この際、導電層の各層が熱
処理されておりかつ各層の上側の層はその下側の層を熱
処理した後形成されることが好ましい。
【０００７】本発明において、セラミック素体とは、セ
ラミック材料から作成されたセラミック焼成体からなる
成形体をいい、例えばコンデンサ、インダクタ、抵抗体
その他の電子素子の１つ又２つ以上を内装したものある
いは外装したものあるいは両者を有するもの、さらには
これらを有しない、例えば電極形成前のコンデンサのセ
ラミック焼成体からなる成形体等が含まれる。セラミッ
ク材料としては例えばＢａＴｉＯ3 、ＭｇＴｉＯ3 系の
誘電体材料、Ｍｎ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｎｉ−Ｚｎ
−Ｃｕ系等のフェライトその他のセラミック材料が挙げ
られる。また、導電層とは、無電解メッキ膜、電解メッ
キ膜、塗料の塗布膜、物理的手段による蒸着等の１つ又
はこれらの２つ以上を組み合わせても良い。例えば、セ
ラミック素体面に無電解メッキ処理を行ってメッキ膜を
形成し、その後後述する熱処理を行ってさらに同様なメ
ッキ膜あるいは電解メッキ膜を積層し、熱処理を行な
い、以下同様にメッキ膜を多層構造にして設けることが
例示される。セラミック素体に直かに導電膜を形成する
場合には、特に無電解メッキ膜を形成するときは例えば
フッ酸と硝酸の混合液で表面を粗面化する等の表面活性
化処理を行ない、さらに活性化処理（センシタイジング
処理とアクチベーティング処理）を行ったのち上層を設
けることが好ましい。この活性化処理はメッキ膜を積層
する場合にもその設けられる層のメッキ膜に行うことが
好ましい。このように電極は多層構造を有するが、全体
の厚さは１０μｍ程度が好ましいが、これ以上でも良
い。１回の操作で形成される導電層の各層の厚さは同じ
でも異なってもよいが、例えは５μｍ以下が好ましい。
ラミック材料から作成されたセラミック焼成体からなる
成形体をいい、例えばコンデンサ、インダクタ、抵抗体
その他の電子素子の１つ又２つ以上を内装したものある
いは外装したものあるいは両者を有するもの、さらには
これらを有しない、例えば電極形成前のコンデンサのセ
ラミック焼成体からなる成形体等が含まれる。セラミッ
ク材料としては例えばＢａＴｉＯ3 、ＭｇＴｉＯ3 系の
誘電体材料、Ｍｎ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｎｉ−Ｚｎ
−Ｃｕ系等のフェライトその他のセラミック材料が挙げ
られる。また、導電層とは、無電解メッキ膜、電解メッ
キ膜、塗料の塗布膜、物理的手段による蒸着等の１つ又
はこれらの２つ以上を組み合わせても良い。例えば、セ
ラミック素体面に無電解メッキ処理を行ってメッキ膜を
形成し、その後後述する熱処理を行ってさらに同様なメ
ッキ膜あるいは電解メッキ膜を積層し、熱処理を行な
い、以下同様にメッキ膜を多層構造にして設けることが
例示される。セラミック素体に直かに導電膜を形成する
場合には、特に無電解メッキ膜を形成するときは例えば
フッ酸と硝酸の混合液で表面を粗面化する等の表面活性
化処理を行ない、さらに活性化処理（センシタイジング
処理とアクチベーティング処理）を行ったのち上層を設
けることが好ましい。この活性化処理はメッキ膜を積層
する場合にもその設けられる層のメッキ膜に行うことが
好ましい。このように電極は多層構造を有するが、全体
の厚さは１０μｍ程度が好ましいが、これ以上でも良
い。１回の操作で形成される導電層の各層の厚さは同じ
でも異なってもよいが、例えは５μｍ以下が好ましい。
【０００８】本発明の方法においては、熱処理を施す
が、これにより比抵抗を小さくすることができる。その
効果は厚さが薄い導電層に多く現れるので、薄い導電層
を多層に積層することが好ましい。各層の熱処理条件は
同じでも異なっても良い。この熱処理の条件としては、
例えば窒素、アルゴンガス等の不活性ガスあるいはこの
不活性ガスに微量の酸素を含有した（例えば特開平２─
１２３７９０号公報に記載されている程度）雰囲気中
で、５００℃〜６００℃、０．５時間〜１時間加熱する
ことが挙げられる。熱処理は各層毎に行なうことが好ま
しいが、ある層についてはその上に設ける層とともに行
っても良く、また、最上層は熱処理を行わない場合でも
良い。上記熱処理した各導電層は、その膜をＸ線回折に
より調べることによりその結晶の配向性が低くなってい
ることが分かる。
が、これにより比抵抗を小さくすることができる。その
効果は厚さが薄い導電層に多く現れるので、薄い導電層
を多層に積層することが好ましい。各層の熱処理条件は
同じでも異なっても良い。この熱処理の条件としては、
例えば窒素、アルゴンガス等の不活性ガスあるいはこの
不活性ガスに微量の酸素を含有した（例えば特開平２─
１２３７９０号公報に記載されている程度）雰囲気中
で、５００℃〜６００℃、０．５時間〜１時間加熱する
ことが挙げられる。熱処理は各層毎に行なうことが好ま
しいが、ある層についてはその上に設ける層とともに行
っても良く、また、最上層は熱処理を行わない場合でも
良い。上記熱処理した各導電層は、その膜をＸ線回折に
より調べることによりその結晶の配向性が低くなってい
ることが分かる。
【０００９】
【作用】例えば１０μｍの厚さのメッキ膜を１回の操作
で形成する場合にその比抵抗を低下できないのは、メッ
キ膜が緻密化しないためであり、その原因はメッキ膜が
特定の結晶面に強い配向性を持つことにあると考えられ
る。このことから、メッキ膜の厚さを例えば５μｍ以下
とし、熱処理を行うと、粒子の再配列、焼結が容易に起
こり、緻密かつ結晶の配向性の低い膜が形成される。そ
してその上に必要な膜厚を得るために、単にメッキ膜を
形成するだけでは結晶の配向性の強いメッキ膜が形成さ
れるので、再度熱処理を施して結晶の配向性を低め、以
下同様にして多層構造のメッキ膜を形成することにより
比抵抗の小さい電極を形成することができる。
で形成する場合にその比抵抗を低下できないのは、メッ
キ膜が緻密化しないためであり、その原因はメッキ膜が
特定の結晶面に強い配向性を持つことにあると考えられ
る。このことから、メッキ膜の厚さを例えば５μｍ以下
とし、熱処理を行うと、粒子の再配列、焼結が容易に起
こり、緻密かつ結晶の配向性の低い膜が形成される。そ
してその上に必要な膜厚を得るために、単にメッキ膜を
形成するだけでは結晶の配向性の強いメッキ膜が形成さ
れるので、再度熱処理を施して結晶の配向性を低め、以
下同様にして多層構造のメッキ膜を形成することにより
比抵抗の小さい電極を形成することができる。
【００１０】
【実施例】次に本発明の実施例を図面に基づいて説明す
る。 実施例１ ＢａＴｉＯ3 系誘電体セラミック材料を用いて焼成
した焼成体からなる成形体であるセラミック素体の電極
形成予定箇所にフッ酸と硝酸の混合液にて表面を粗面化
する処理をした。それから、その処理物を純水にて十分
洗浄した後、センシタイジング処理とアクチベーティン
グ処理を行って上記の粗面化した面を活性化した。次い
で、硫酸銅を主成分とする無電解銅メッキ液により処理
して銅メッキ膜を付着させた。その膜厚は２．０μｍで
あった。
る。 実施例１ ＢａＴｉＯ3 系誘電体セラミック材料を用いて焼成
した焼成体からなる成形体であるセラミック素体の電極
形成予定箇所にフッ酸と硝酸の混合液にて表面を粗面化
する処理をした。それから、その処理物を純水にて十分
洗浄した後、センシタイジング処理とアクチベーティン
グ処理を行って上記の粗面化した面を活性化した。次い
で、硫酸銅を主成分とする無電解銅メッキ液により処理
して銅メッキ膜を付着させた。その膜厚は２．０μｍで
あった。
【００１１】このメッキ膜を付着したセラミック素体を
窒素ガス雰囲気中、８００℃で１時間保持し、メッキ膜
の熱処理を行った。それから、このメッキ膜に上記と同
様のセンシタイジング処理とアクチベーティング処理に
よる活性化処理を行ったのち、上記と同様に無電解銅メ
ッキ処理を行ない、上記と同様の熱処理を行って第２層
のメッキ膜を形成した。第２層の場合と同様に銅メッキ
処理とその後の熱処理の工程を５回繰り返してメッキ膜
全体で厚さ１０μｍの電極を形成した。この電極の比抵
抗を四端子法にて測定した。その結果比抵抗は、０．０
１９８μΩ・ｍであった。なお、純銅についても同様に
測定したところ、その比抵抗は０．０１７２μΩ・ｍで
あった。また、この電極の膜をＸ線回折により調べ、図
１に示すようなＸ線回折図を得た。
窒素ガス雰囲気中、８００℃で１時間保持し、メッキ膜
の熱処理を行った。それから、このメッキ膜に上記と同
様のセンシタイジング処理とアクチベーティング処理に
よる活性化処理を行ったのち、上記と同様に無電解銅メ
ッキ処理を行ない、上記と同様の熱処理を行って第２層
のメッキ膜を形成した。第２層の場合と同様に銅メッキ
処理とその後の熱処理の工程を５回繰り返してメッキ膜
全体で厚さ１０μｍの電極を形成した。この電極の比抵
抗を四端子法にて測定した。その結果比抵抗は、０．０
１９８μΩ・ｍであった。なお、純銅についても同様に
測定したところ、その比抵抗は０．０１７２μΩ・ｍで
あった。また、この電極の膜をＸ線回折により調べ、図
１に示すようなＸ線回折図を得た。
【００１２】比較例１ 実施例１において、最初の無電解銅メッキ処理のみを長
時間行ってそれ以降の処理を行わずメッキ膜全体で厚さ
約１０μｍとした以外は同様にして電極を形成し、これ
についても上記と同様に比抵抗を測定した。その測定値
は０．０２５０μΩ・ｍであった。また、その電極の膜
をＸ線回折により調べ、図２に示すようなＸ線回折図を
得た。
時間行ってそれ以降の処理を行わずメッキ膜全体で厚さ
約１０μｍとした以外は同様にして電極を形成し、これ
についても上記と同様に比抵抗を測定した。その測定値
は０．０２５０μΩ・ｍであった。また、その電極の膜
をＸ線回折により調べ、図２に示すようなＸ線回折図を
得た。
【００１３】上記結果から、実施例１の導電層の比抵抗
値は純銅のそれに非常に近く、比較例１のものに比べて
約０．００５μΩ・ｍの低減効果が認められる。また、
図１と図２の比較から、実施例１の電極の膜が結晶の配
向性が低いことがわかる。
値は純銅のそれに非常に近く、比較例１のものに比べて
約０．００５μΩ・ｍの低減効果が認められる。また、
図１と図２の比較から、実施例１の電極の膜が結晶の配
向性が低いことがわかる。
【００１４】
【発明の効果】本発明によれば、結晶の配向性の低い導
電層を有する多層構造の電極を設けたので、例えば１０
μｍ以上の厚さであって、その比抵抗を低くした電極を
有するセラミック電子部品を提供することができ、これ
により例えば高周波誘電体セラミックスのＱｕを高くす
ることができる等セラミック電子部品の電気特性を向上
することができる。また、このような比抵抗の小さい電
極を導電層の積層と各導電層形成時において熱処理を行
うことを選択できるようにして形成できるようにしたの
で、その製造が従来用いていたと同じ装置を用いて簡単
に作成することができる。
電層を有する多層構造の電極を設けたので、例えば１０
μｍ以上の厚さであって、その比抵抗を低くした電極を
有するセラミック電子部品を提供することができ、これ
により例えば高周波誘電体セラミックスのＱｕを高くす
ることができる等セラミック電子部品の電気特性を向上
することができる。また、このような比抵抗の小さい電
極を導電層の積層と各導電層形成時において熱処理を行
うことを選択できるようにして形成できるようにしたの
で、その製造が従来用いていたと同じ装置を用いて簡単
に作成することができる。
【図１】本発明の実施例のセラミック電子部品の電極の
膜のＸ性回折線図である。
膜のＸ性回折線図である。
【図２】比較例のセラミック電子部品の電極の膜のＸ性
回折線図である。
回折線図である。
Claims (3)
- 【請求項１】 セラミック素体面に電極を有するセラミ
ック電子部品において、該電極は複数の導電層の積層体
からなりかつ少なくともその１層は結晶の配向性の低い
構造を有するセラミック電子部品。 - 【請求項２】 セラミック素体面に電極を有するセラミ
ック電子部品の製造方法において、該電極は複数の導電
層を積層し、かつその少なくとも１層はその層を設ける
ときに熱処理を施したセラミック電子部品の製造方法。 - 【請求項３】 導電層の各層が熱処理されておりかつ各
層の上側の層はその下側の層を熱処理した後形成される
請求項２記載のセラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34937393A JPH07201638A (ja) | 1993-12-28 | 1993-12-28 | セラミック電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34937393A JPH07201638A (ja) | 1993-12-28 | 1993-12-28 | セラミック電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201638A true JPH07201638A (ja) | 1995-08-04 |
Family
ID=18403323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34937393A Pending JPH07201638A (ja) | 1993-12-28 | 1993-12-28 | セラミック電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005532689A (ja) * | 2002-07-09 | 2005-10-27 | スマート エレクトロニクス インク | ヒューズ抵抗器及びその製造方法 |
| WO2008059666A1 (en) * | 2006-11-15 | 2008-05-22 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
-
1993
- 1993-12-28 JP JP34937393A patent/JPH07201638A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005532689A (ja) * | 2002-07-09 | 2005-10-27 | スマート エレクトロニクス インク | ヒューズ抵抗器及びその製造方法 |
| WO2008059666A1 (en) * | 2006-11-15 | 2008-05-22 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
| JPWO2008059666A1 (ja) * | 2006-11-15 | 2010-02-25 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| US8184424B2 (en) | 2006-11-15 | 2012-05-22 | Murata Manufacturing Co., Ltd. | Multilayer electronic component including a counter diffusion layer |
| JP5127703B2 (ja) * | 2006-11-15 | 2013-01-23 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345031B1 (ko) | 전자장치 및 그 제조방법 | |
| KR100465140B1 (ko) | 적층 콘덴서 | |
| JP3370933B2 (ja) | 積層セラミックコンデンサ | |
| JP2002324729A (ja) | 電子部品とその製造方法 | |
| JP2000277369A (ja) | 積層セラミック電子部品とその導電ペースト | |
| JP4428852B2 (ja) | 積層型電子部品およびその製法 | |
| JP2005210090A (ja) | セラミック上の薄膜コンデンサー | |
| JP2017191880A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP4748831B2 (ja) | 電子部品 | |
| TWI387984B (zh) | 疊層型電子部件及其製法 | |
| JPH07201638A (ja) | セラミック電子部品及びその製造方法 | |
| JP2002299145A (ja) | セラミック積層体およびその製法 | |
| JPH06251995A (ja) | 積層ｌｃ部品 | |
| JP2004179349A (ja) | 積層型電子部品およびその製法 | |
| JP3934983B2 (ja) | 積層型電子部品およびその製法 | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| JP2004022798A (ja) | 積層型インピーダンス素子、及びその製造方法 | |
| KR20180073487A (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| JP3199584B2 (ja) | 多層配線基板 | |
| Lee | Investigation of thin film end-termination on multilayer ceramic capacitors | |
| JP2003516619A (ja) | 複合体を有する静的機器 | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JP2844373B2 (ja) | 積層ｌｃチップ部品及びその製造方法 | |
| JP2000182832A (ja) | フェライトインダクタ及びその製造方法 | |
| JPH0855756A (ja) | セラミック体の導体層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |