JPH07200415A - プログラムバックアップ方式 - Google Patents

プログラムバックアップ方式

Info

Publication number
JPH07200415A
JPH07200415A JP5334259A JP33425993A JPH07200415A JP H07200415 A JPH07200415 A JP H07200415A JP 5334259 A JP5334259 A JP 5334259A JP 33425993 A JP33425993 A JP 33425993A JP H07200415 A JPH07200415 A JP H07200415A
Authority
JP
Japan
Prior art keywords
backup
memory
contents
program
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5334259A
Other languages
English (en)
Inventor
Takao Hayashi
孝雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5334259A priority Critical patent/JPH07200415A/ja
Publication of JPH07200415A publication Critical patent/JPH07200415A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 バックアップメモリ更新中の障害に対しても
システムダウンしないような情報処理装置のプログラム
バックアップ方式を提供する。 【構成】 2つの書き替え可能なバックアップメモリ
3,4とバックアップメモリの片方を選択してメモリ2
の内容を圧縮して書き込む圧縮選択回路5と、バックア
ップメモリの他方を選択してメモリ2に展開する展開選
択回路6とバックアップメモリの更新を交互に行うため
の手段である1ビットカウンタ7、論理反転回路8から
成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置のプログラ
ムバックアップ方式に関し、特にバックアップメモリの
更新中の障害に対してもシステムダウンをおこさないプ
ログラムバックアップ方式に関する。
【0002】
【従来の技術】情報処理装置においてはプログラム及び
データはメモリに保持されるが、一般のメモリは電源断
やプログラムのバグ等によりメモリ内容が破壊されるこ
とがある。
【0003】このような際にプログラムを再開させる度
に書き替え可能なメモリ、EEPROMなどによりバッ
クアップをとり再開時にEEPROMからバックアップ
されたプログラム及びデータのIPL(初期プログラム
ロード)を行なってメモリ内容を再設定することが行な
われる。
【0004】またプログラム自体は機能追加等により更
新が行なわれることがあり、そのような場合に、メモリ
の書きかえが行なわれる。これをバックアップのための
EEPROMに反映させる必要があり、このような例と
して特開昭63−59297号公報に記載されているよ
うな方法が知られている。
【0005】この例ではバックアップを読出専用メモリ
(ROM)に持ち、また、バックアップ内容の変更デー
タをEPROMに持つことによりROMからのIPL後
にEPROMのデータで変更することでプログラムの変
更に対処している。
【0006】
【発明が解決しようとする課題】このような従来のバッ
クアップ技術ではEPROMの書き替え中の障害発生に
対して対策がなされていなかった。即ち変更情報をEP
ROMに対して書き込みを行なっている時刻に障害が発
生してIPLが行なわれると、不完全な変更情報により
メモリが設定され、結果的に不完全なメモリ内容で再開
されてシステムダウンすることがあるという問題があ
る。
【0007】
【課題を解決するための手段】上述した問題点を解決す
るために本発明のプログラムバックアップ方式は、主メ
モリの内容をバックアップする2つのバックアップメモ
リと、前記主メモリの内容を圧縮し、前記2つのバック
アップメモリの片方を選択して書き込む圧縮選択手段
と、前記2つのバックアップメモリの片方を選択し、当
該バックアップメモリに圧縮蓄積されている内容を復元
して前記主メモリに書き込む展開選択手段と、前記圧縮
選択手段が前記2つのバックアップメモリの片方に圧縮
蓄積を完了する度に1度数更新する1ビットのカウンタ
手段と、前記カウンタ手段の内容の論理を反転して出力
する論理反転手段とを有し、前記圧縮選択手段は、前記
論理反転手段の出力情報に基づいて前記2つのバックア
ップメモリの片方を選択し、前記展開選択手段は、前記
カウンタ手段の内容情報に基づいて前記2つのバックア
ップメモリの片方を選択することを特徴とする。
【0008】
【実施例】本発明のプログラムバックアップ方式の一実
施例を説明する。
【0009】図1は本発明の一実施例の構成を示すブロ
ック図である。1はマイクロプロセッサ、2は読み書き
可能なメモリ、3,4は読み書きの可能な不揮発性メモ
リ、5は圧縮選択回路、6は展開選択回路、7は不揮発
性の1ビットカウンタ、8は論理反転回路、9はバス、
10は障害検出回路である。マイクロプロセッサ1はバ
ス9によりメモリ2に接続され、メモリ2に格納された
プログラム及びデータによりデータ処理を行う。
【0010】圧縮選択回路5はバス9に接続され、バス
9から送られる固定長のデータブロックを受け取り、更
に、圧縮開始指令をマイクロプロセッサ1からバス9を
通じて受け付けると圧縮を開始し、圧縮が終了すると選
択入力S1の論理値が0であればバックアップメモリ3
にまた選択入力S1の論理値が1であればバックアップ
メモリ4に圧縮データを書き込む。
【0011】展開選択回路6はバス9から展開指令を受
け付け、選択入力S2の論理値が0であればバックアッ
プメモリ4から、また選択入力S2の論理値が1であれ
ばバックアップメモリ3から展開データを読みだし元の
メモリデータを復元する。すべての展開が完了するとバ
ス9をとおして障害検出回路10に展開完了を通知す
る。
【0012】1ビットカウンタ7はバックアップメモリ
の更新の回数をカウントするものであり、バックアップ
メモリの更新の回数ごとにマイクロプロセッサ1の指令
により1を加算される。障害検出回路10は電源断・投
入、プログラムの暴走等を検出し信号線S3によりマイ
クロプロセッサ1にリセット信号を出す。また展開選択
回路6からの信号線S4によって、リセット信号の解除
を行う。
【0013】プログラムが機能追加等により変更され、
バックアップの更新が必要となると以下の動作を行う。
【0014】更新が必要となるとマイクロプロセッサ1
は更新プログラムを起動し、バックアップを必要とする
メモリを読みだし、その先頭アドレス、データサイズ及
びメモリデータを圧縮選択回路5に送り転送が完了する
と、圧縮開始指令を圧縮選択回路5に送る。圧縮選択回
路5はこれにより圧縮を開始し、圧縮が完了すると選択
入力S1により決定されるバックアップメモリ3又は4
に圧縮されたデータを書き込む。
【0015】書き込みが完了すると書込み完了をバス9
によりマイクロプロセッサ1に通知する。これによりマ
イクロプロセッサ1は他のメモリエリアのバックアップ
動作に入る。
【0016】すべてのバックアップが完了するとマイク
ロプロセッサは1ビットカウンタ7への加算指令を出
す。従ってバックアップメモリ更新が1回行なわれるた
びにカウンタが1加算され、バックアップメモリ3,4
が交互に更新される。
【0017】次に、障害により初期プログラムロード
(IPL)が必要となった時の動作について説明する。
【0018】障害が検出されると、マイクロプロセッサ
1は動作を停止してメモリが書込まれるのを待つ。これ
は障害検出回路10により行われ、障害検出後メモリ設
定完了までマイクロプロセッサにリセット信号を出しつ
づける。
【0019】障害検出回路10は同時に展開選択回路6
にバス9を通じて展開指令を出す。展開選択回路は選択
入力S2により選ばれるバックアップメモリ3又は4を
選び展開動作を行い復元されたメモリの先頭アドレス、
メモリサイズ及びメモリ内容を復元する。
【0020】バックアップメモリ3,4の選択は、論理
反転回路8により書込み中のバックアップメモリが選択
されることはないため更新途中のデータによりIPLさ
れることはない。
【0021】展開選択回路6は、展開が完了すると障害
検出回路10に完了を通知し、さらに信号線S4により
マイクロプロセッサ1のリセットを解除する。そして、
マイクロプロセッサ1はIPLされたプログラムの実行
を開始する。
【0022】以上説明した構成、動作によってメモリの
バックアップをとることにより、更新中の障害に対して
も前回のプログラムを使用してシステムが動作するため
耐障害性が高まるとともに、圧縮によりバックアップを
効率的に行うことができる。
【0023】
【発明の効果】以上説明したように、本発明のプログラ
ムバックアップ方式は2つのバックアップメモリを交互
に使用することによりバックアップメモリ更新中の障害
に対しても1世代前のバックアップメモリによりIPL
させるのでシステムダウンすることなく、また圧縮を行
うことで2つのバックアップメモリを持っていても少な
い容量のバックアップメモリで対処することができると
いう効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【符号の説明】
1 マイクロプロセッサ 2 メモリ 3,4 バックアップメモリ 5 圧縮選択回路 6 展開選択回路 7 1ビットカウンタ 8 論理反転回路 9 バス 10 障害検出回路 S1,S2 選択入力 S3 信号線(リセット) S4 信号線(リセット解除)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 主メモリに蓄積されたプログラム及びデ
    ータにより情報処理を行う情報処理装置において主メモ
    リの内容をバックアップする2つのバックアップメモリ
    と、 前記主メモリの内容を圧縮し、前記2つのバックアップ
    メモリの片方を選択して書き込む圧縮選択手段と、 前記2つのバックアップメモリの片方を選択し、当該バ
    ックアップメモリに圧縮蓄積されている内容を復元して
    前記主メモリに書き込む展開選択手段と、 前記圧縮選択手段が前記2つのバックアップメモリの片
    方に圧縮蓄積を完了する度に1度数更新する1ビットの
    カウンタ手段と、 前記カウンタ手段の内容の論理を反転して出力する論理
    反転手段とを有し、 前記圧縮選択手段は、前記論理反転手段の出力情報に基
    づいて前記2つのバックアップメモリの片方を選択し、
    前記展開選択手段は、前記カウンタ手段の内容情報に基
    づいて前記2つのバックアップメモリの片方を選択する
    ことを特徴とするプログラムバックアップ方式。
JP5334259A 1993-12-28 1993-12-28 プログラムバックアップ方式 Pending JPH07200415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5334259A JPH07200415A (ja) 1993-12-28 1993-12-28 プログラムバックアップ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5334259A JPH07200415A (ja) 1993-12-28 1993-12-28 プログラムバックアップ方式

Publications (1)

Publication Number Publication Date
JPH07200415A true JPH07200415A (ja) 1995-08-04

Family

ID=18275345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334259A Pending JPH07200415A (ja) 1993-12-28 1993-12-28 プログラムバックアップ方式

Country Status (1)

Country Link
JP (1) JPH07200415A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611902B2 (en) 2000-11-13 2003-08-26 Matsushita Electric Industrial Co., Ltd. Information processor and information processing method
KR20030082779A (ko) * 2002-04-18 2003-10-23 주식회사 트론웰 네트워크 저장 장치의 듀얼 플레쉬 디스크 에러복구 방법
KR100474897B1 (ko) * 2002-04-01 2005-03-08 엘지전자 주식회사 전자제품의 구동 프로그램 백업장치
JP2012002577A (ja) * 2010-06-15 2012-01-05 Fujitsu Telecom Networks Ltd 試験装置と試験方法
US8516208B2 (en) 2009-03-19 2013-08-20 Fujitsu Limited Data backup method and information processing apparatus
JP2016118879A (ja) * 2014-12-19 2016-06-30 株式会社デンソー マイクロコンピュータ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01271856A (ja) * 1988-04-22 1989-10-30 Mitsubishi Electric Corp バツテリーバツクアツプメモリ装置
JPH02213966A (ja) * 1989-02-14 1990-08-27 Nec Corp データセーブリストア方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01271856A (ja) * 1988-04-22 1989-10-30 Mitsubishi Electric Corp バツテリーバツクアツプメモリ装置
JPH02213966A (ja) * 1989-02-14 1990-08-27 Nec Corp データセーブリストア方式

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611902B2 (en) 2000-11-13 2003-08-26 Matsushita Electric Industrial Co., Ltd. Information processor and information processing method
KR100474897B1 (ko) * 2002-04-01 2005-03-08 엘지전자 주식회사 전자제품의 구동 프로그램 백업장치
KR20030082779A (ko) * 2002-04-18 2003-10-23 주식회사 트론웰 네트워크 저장 장치의 듀얼 플레쉬 디스크 에러복구 방법
US8516208B2 (en) 2009-03-19 2013-08-20 Fujitsu Limited Data backup method and information processing apparatus
JP2012002577A (ja) * 2010-06-15 2012-01-05 Fujitsu Telecom Networks Ltd 試験装置と試験方法
JP2016118879A (ja) * 2014-12-19 2016-06-30 株式会社デンソー マイクロコンピュータ

Similar Documents

Publication Publication Date Title
US5913219A (en) Database recovery apparatus and method of using dual plane nonvolatile memory
US7293146B1 (en) Method and apparatus for restoring a corrupted data volume
JP2730534B2 (ja) データ通信網端末のデータバックアップ方法とその装置
JP3003619B2 (ja) 装置内部設定情報バックアップ装置及び方法並びに装置内部設定情報バックアップ制御プログラムを記憶した記憶媒体
JPH07200415A (ja) プログラムバックアップ方式
JPH02297770A (ja) 光ディスク装置
JPS5913783B2 (ja) 2重化フアイル方式
JPH04542A (ja) メモリチェック方式
JP2004054616A (ja) ファームウェア自動修復機能を有する情報処理装置
JPH10161942A (ja) 情報記憶方法及び情報記憶装置及び情報処理装置
JP2000235483A (ja) 情報処理装置
JPH08234924A (ja) ディスク装置
JP2878098B2 (ja) トランザクション処理システムのメモリファイルバックアップ方式
JPH06309210A (ja) ファイルシステム情報管理装置
JP2994268B2 (ja) 情報処理装置
JPH0394352A (ja) データ破壊領域検出処理方式
JPS62284440A (ja) 端末装置のソフトウエア資源保守方式
JPH0667989A (ja) 記憶装置のパトロール回路
JP2972439B2 (ja) ポータブル端末のバックアップ方式
JPH05204682A (ja) 情報処理装置の強制停止方法
JPH09259047A (ja) 二重化ディスクのリカバリ装置
JP2003167687A (ja) ディスクアレイ制御装置及び方法並びにディスクアレイ制御プログラム
JP2000047830A (ja) ミラーディスクアクセス装置および方法
JPH0341538A (ja) 主記憶装置
JPH0433030A (ja) データ記憶方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970513