JPH0719952B2 - リード線のないチップパッケージ等の物品を接続する方法 - Google Patents
リード線のないチップパッケージ等の物品を接続する方法Info
- Publication number
- JPH0719952B2 JPH0719952B2 JP63501263A JP50126388A JPH0719952B2 JP H0719952 B2 JPH0719952 B2 JP H0719952B2 JP 63501263 A JP63501263 A JP 63501263A JP 50126388 A JP50126388 A JP 50126388A JP H0719952 B2 JPH0719952 B2 JP H0719952B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- chip package
- connection
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45155—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【発明の詳細な説明】 発明の背景 この発明は、リード線のないチップ支持体上のパッドか
ら関係する印刷回路板上の関係するパッドに金属導体を
接続するために超音波溶接を使用してリード線のないチ
ップパッケージを接続かる方法に関するものである。
ら関係する印刷回路板上の関係するパッドに金属導体を
接続するために超音波溶接を使用してリード線のないチ
ップパッケージを接続かる方法に関するものである。
リード線のないチップ支持体のパッケージはその下面に
パッドを設けられている。これらのパッドは集積回路チ
ップを収容して保護しているパッケージ中で集積回路チ
ップに接続されている。この接続は対応するはんだパッ
ドを表面に有する印刷回路板上にこのパッケージを置く
ことによつて行われる。リード線のないチップパッケー
ジは位置を固定され、気相ろう付けによりパッドのはん
だの再溶融によつて1工程で電気的に接続される。この
ような接続方法は多くの場合に有用であるが、チップが
電気的にさらに複雑になり、その結果リード線の数が非
常に多くなり、チップパッケージの下面周縁を取巻くパ
ッド密度が高くなるときには接続が非常に困難になる。
チップパッケージが高密度であり、約60パッド以上の接
続が行われるとき、パッドに接続される印刷回路板上の
配線は互いに接近し、そのため接近した間隔のためには
んだが配線間を短絡し、またパッド間でもさらにそのよ
うな短絡がしばしば生じる。
パッドを設けられている。これらのパッドは集積回路チ
ップを収容して保護しているパッケージ中で集積回路チ
ップに接続されている。この接続は対応するはんだパッ
ドを表面に有する印刷回路板上にこのパッケージを置く
ことによつて行われる。リード線のないチップパッケー
ジは位置を固定され、気相ろう付けによりパッドのはん
だの再溶融によつて1工程で電気的に接続される。この
ような接続方法は多くの場合に有用であるが、チップが
電気的にさらに複雑になり、その結果リード線の数が非
常に多くなり、チップパッケージの下面周縁を取巻くパ
ッド密度が高くなるときには接続が非常に困難になる。
チップパッケージが高密度であり、約60パッド以上の接
続が行われるとき、パッドに接続される印刷回路板上の
配線は互いに接近し、そのため接近した間隔のためには
んだが配線間を短絡し、またパッド間でもさらにそのよ
うな短絡がしばしば生じる。
パッド間の間隔をもつと大きくするようにリード線のな
いチップパッケージを大きく作ることは別の問題を強調
することになる。複雑な電子回路においては、印刷回路
板上のスペースは非常に貴重なものであり、必要以上に
大きいパッケージは必要な広いスペースを無駄にするこ
とになる。さらに複雑な電子回路および必要な多数の接
続数によつて、或いははんだによる短絡の危険を減少す
るためにパッド間の間隔をもつと大きくすることによつ
て生じる大きなパッケージでは熱膨脹の問題が重大なも
のとなる。リード線のないチップパッケージは印刷回路
板とは別個の材料であり、そのため温度変化によつて寸
法差がリード線のないチップパッケージのはんだパッド
に歪みを生成する。これらの歪みが過大になると、はん
だパッドにクラックが生じる。これははんだパッドをよ
り高いレベルに設けることにより、温度変化によつて生
じた歪みが弾性または延性偏向によつてパッド中で吸収
されるようにする必要を生じる。
いチップパッケージを大きく作ることは別の問題を強調
することになる。複雑な電子回路においては、印刷回路
板上のスペースは非常に貴重なものであり、必要以上に
大きいパッケージは必要な広いスペースを無駄にするこ
とになる。さらに複雑な電子回路および必要な多数の接
続数によつて、或いははんだによる短絡の危険を減少す
るためにパッド間の間隔をもつと大きくすることによつ
て生じる大きなパッケージでは熱膨脹の問題が重大なも
のとなる。リード線のないチップパッケージは印刷回路
板とは別個の材料であり、そのため温度変化によつて寸
法差がリード線のないチップパッケージのはんだパッド
に歪みを生成する。これらの歪みが過大になると、はん
だパッドにクラックが生じる。これははんだパッドをよ
り高いレベルに設けることにより、温度変化によつて生
じた歪みが弾性または延性偏向によつてパッド中で吸収
されるようにする必要を生じる。
したがつて、通常のはんだ再溶融によるリード線のない
チップパッケージの取付けは、接続されるパッドの数が
増加し、パッドおよび印刷回路板上の配線が高密度のと
きには問題を生じる。したがつて、高密度パッケージ、
特に高密度のリード線のないチップパッケージの対応す
る印刷回路板への接続のための方法が必要である。
チップパッケージの取付けは、接続されるパッドの数が
増加し、パッドおよび印刷回路板上の配線が高密度のと
きには問題を生じる。したがつて、高密度パッケージ、
特に高密度のリード線のないチップパッケージの対応す
る印刷回路板への接続のための方法が必要である。
発明の概要 この発明を理解するために、本質的に概説すれば、この
発明は、リード線のないチップパッケージを支持印刷回
路板へ接続する方法、およびその接続方法に特に適した
リード線のないチップパッケージならびに完全なアセン
ブリに関するものであり、その方法では、リード線のな
いチップパッケージを関連する印刷回路板に機械的に取
付け、導体をパッケージ上のパッドおよび印刷回路板上
の対応するパッドに取付ける。
発明は、リード線のないチップパッケージを支持印刷回
路板へ接続する方法、およびその接続方法に特に適した
リード線のないチップパッケージならびに完全なアセン
ブリに関するものであり、その方法では、リード線のな
いチップパッケージを関連する印刷回路板に機械的に取
付け、導体をパッケージ上のパッドおよび印刷回路板上
の対応するパッドに取付ける。
したがつて、この発明の目的および効果は、熱膨脹によ
る歪みおよび応力によりはんだ接続部にクラックが発生
する危険がなく信頼性のある接続ができるような高密度
のリード線のないチップパッケージに特に有用な、リー
ド線のないチップパッケージを対応する印刷回路板に取
付ける方法を提供することである。
る歪みおよび応力によりはんだ接続部にクラックが発生
する危険がなく信頼性のある接続ができるような高密度
のリード線のないチップパッケージに特に有用な、リー
ド線のないチップパッケージを対応する印刷回路板に取
付ける方法を提供することである。
この発明の別の目的および効果は、接続が危険な温度増
加を生じないで行われるようにチップパッケージ上のパ
ッドおよび印刷回路板上の対応するパッドに超音波溶接
される金属導体を使用することによつてリード線のない
チップパッケージを対応する印刷回路板に接続する方法
を提供することである。
加を生じないで行われるようにチップパッケージ上のパ
ッドおよび印刷回路板上の対応するパッドに超音波溶接
される金属導体を使用することによつてリード線のない
チップパッケージを対応する印刷回路板に接続する方法
を提供することである。
この発明のさらに別の目的および効果は、印刷回路板が
焼けることをなくし、はんだメツキをなくし、接続シス
テムの大きな制御作用によつて高い生産効率の結果生成
されるはんだによる短絡をなくし、熱膨脹の問題を解消
し、充分に自動化された方法を提供するように約60以上
の多数のリードを有するリード線のないチップパッケー
ジを印刷回路板に接続する方法を提供することである。
焼けることをなくし、はんだメツキをなくし、接続シス
テムの大きな制御作用によつて高い生産効率の結果生成
されるはんだによる短絡をなくし、熱膨脹の問題を解消
し、充分に自動化された方法を提供するように約60以上
の多数のリードを有するリード線のないチップパッケー
ジを印刷回路板に接続する方法を提供することである。
この発明は、第1の表面に複数の接続パッドを有する密
封されたリード線のないチップパッケージを印刷回路板
上に取付けて接続する方法において、前記チップパッケ
ージを印刷回路板の露出された上面に形成されたパッド
に隣接した位置において印刷回路板上に取付け、前記チ
ップパッケージは前記接続パッドを有する第1の表面と
反対側の前記チップパッケージの第2の表面を印刷回路
板表面と接触させて印刷回路板の露出された表面の接続
パッドと同じ方向を前記チップパッケージ上の接続パッ
ドが向くような配置で印刷回路板上に取付けられ、前記
チップパッケージの第1の表面のパッドと印刷回路板の
上面の隣接するパッドとの間に電気導体を接続し、その
接続は超音波溶接、熱圧縮接続、ボール接続、ウエッジ
接続、および熱音響接続から選択された接続処理によっ
て行われることを特徴とする。
封されたリード線のないチップパッケージを印刷回路板
上に取付けて接続する方法において、前記チップパッケ
ージを印刷回路板の露出された上面に形成されたパッド
に隣接した位置において印刷回路板上に取付け、前記チ
ップパッケージは前記接続パッドを有する第1の表面と
反対側の前記チップパッケージの第2の表面を印刷回路
板表面と接触させて印刷回路板の露出された表面の接続
パッドと同じ方向を前記チップパッケージ上の接続パッ
ドが向くような配置で印刷回路板上に取付けられ、前記
チップパッケージの第1の表面のパッドと印刷回路板の
上面の隣接するパッドとの間に電気導体を接続し、その
接続は超音波溶接、熱圧縮接続、ボール接続、ウエッジ
接続、および熱音響接続から選択された接続処理によっ
て行われることを特徴とする。
この発明のその他の目的および効果は添付図面を参照に
した以下の詳細な説明によって明白となるであろう。
した以下の詳細な説明によって明白となるであろう。
図面の簡単な説明 添附図面において、 第1図は、この発明の第1の好ましい方法による接続を
示しており、リード線のないチップパッケージのコーナ
ーと印刷回路板のコーナーを示している。
示しており、リード線のないチップパッケージのコーナ
ーと印刷回路板のコーナーを示している。
第2図は、この発明の第2の好ましい方法による接続を
示す同様の図である。
示す同様の図である。
第3図は、この発明の第3の好ましい方法による接続を
示す同様の図である。
示す同様の図である。
好ましい実施例の説明 第1図は印刷回路板12の上面上に上面を下にして取付け
られたリード線のないチップ支持体パッケージ10を示し
ている。印刷回路板12はあらかじめ定められたパターン
にしたがつてその表面に形成された回路配線を有し、誘
電体材料で構成されている。印刷回路板12の上面14には
回路配線があり、底面にも回路配線があつてもよく、ま
た1以上の中間配線層があつてもよい。1以上の配線層
があるとき複数の配線は適当に接続される。この例では
回路配線(図示せず)は印刷回路板12の上面14上のパッ
ドで終端している。パッド16および18はパッドの一つの
列の端部にあり、一方パッド20および22は別のパッドの
列の端部にあり、パッケージ10の隣接する縁部24,26と
整列している。印刷回路板12上のパッドは金、銅、銀、
アルミニウム、またはニツケルで作ることができる。最
も普通の材料は銅であり、最も好ましいのは金である。
この発明の方法は特に高密度パッケージに有用であり、
その結果か高い接続密度を有しているという事実から、
パッドはパッケージ10の四方の縁部の全てに存在するも
のと考えられ、コーナーを廻って延在し、パッケージ10
の底面28上にある。
られたリード線のないチップ支持体パッケージ10を示し
ている。印刷回路板12はあらかじめ定められたパターン
にしたがつてその表面に形成された回路配線を有し、誘
電体材料で構成されている。印刷回路板12の上面14には
回路配線があり、底面にも回路配線があつてもよく、ま
た1以上の中間配線層があつてもよい。1以上の配線層
があるとき複数の配線は適当に接続される。この例では
回路配線(図示せず)は印刷回路板12の上面14上のパッ
ドで終端している。パッド16および18はパッドの一つの
列の端部にあり、一方パッド20および22は別のパッドの
列の端部にあり、パッケージ10の隣接する縁部24,26と
整列している。印刷回路板12上のパッドは金、銅、銀、
アルミニウム、またはニツケルで作ることができる。最
も普通の材料は銅であり、最も好ましいのは金である。
この発明の方法は特に高密度パッケージに有用であり、
その結果か高い接続密度を有しているという事実から、
パッドはパッケージ10の四方の縁部の全てに存在するも
のと考えられ、コーナーを廻って延在し、パッケージ10
の底面28上にある。
パッド30,32,34および36が特にパッケージ10上に示され
ている。同様のパッドがパッケージ10の4辺に沿って延
在し、コーナーを廻って隣接する底面28に延在してい
る。パッケージ10上のパッドは金、銅、銀、アルミニウ
ム、またはニツケルで作られている。最も普通で、最も
好ましい材料は金である。
ている。同様のパッドがパッケージ10の4辺に沿って延
在し、コーナーを廻って隣接する底面28に延在してい
る。パッケージ10上のパッドは金、銅、銀、アルミニウ
ム、またはニツケルで作られている。最も普通で、最も
好ましい材料は金である。
チップ支持体パッケージ10は特に底面28が印刷回路板の
頂面に面するように設計されているから、図において28
で示した面は底面として説明されている。リード線のな
いチップ支持体パッケージ10の通常の使用ではチップ支
持体パッケージ10の底面28にあるパッドの部分の位置に
正確に対応して印刷回路板の上面に配置されたパッドが
ある。したがつて通常のパッケージ10の使用においては
各パッドは再溶融はんだによつて印刷回路板の上面に配
置された対応するパッドに接続される。しかしながら、
この発明の実施例の場合にはパッケージ10はその底面28
を上にして接着剤38により印刷回路板の上面の適当な位
置に固定されている。電気的接続は各パッドに接続され
た導体によつて行われる。導体は方形、三角形、円形、
楕円形等の断面形状のものでもよい。最も好ましい形状
は円形断面の丸い線である。接続は超音波溶接、熱圧縮
接続、ボール接続、ウエッジ接続または熱音響的接続に
より行うことができる。これらの接続方法はいずれも15
0℃以下で行うことができる。したがつて導体40はパッ
ド16,30と接続され、導体42はパッド18,32とその端部で
接続され、導体44はパッド20,34とその端部で接続さ
れ、導体46はパッド22,36とその端部で接続される。第
1図に示されたその他の導体はそれぞれ対応するパッド
のその端部が接続されている。前述のように導体は方
形、三角形、円形、楕円形等の断面形状のものでよい。
最も好ましい形状は円形断面の丸線である。導体として
使用する適当な材料には金、銅、ニツケル、アルミニウ
ム等があり、金が好ましい。パッケージ10はセラミック
パッケージであり、そのパッド30乃至36等は通常金のパ
ッドである。印刷回路板12は水晶を混入したポリイミド
であることが好ましく、パッド16乃至22等は通常銅であ
る。前述のようにこのプロセッスでは大きい、高密度の
リード線のないパッケージを接続する。リード線のない
パッケージとしては60本以上のリードを有するものが適
当である。最も好ましい構造は金の丸線よりなる導体が
熱音響的ボール接続またはウエッジ接続により両端で接
続されるものである。好ましい完全な組立て法の形態で
は、まず熱音響的ボール接続またはウエッジ接続により
印刷回路板上のパッドに接続し、それから同じ接続方法
でパッケージ上の適当なパッドに導体を取付け、続いて
第2の取付け部を越えて延在する線を切断する。
頂面に面するように設計されているから、図において28
で示した面は底面として説明されている。リード線のな
いチップ支持体パッケージ10の通常の使用ではチップ支
持体パッケージ10の底面28にあるパッドの部分の位置に
正確に対応して印刷回路板の上面に配置されたパッドが
ある。したがつて通常のパッケージ10の使用においては
各パッドは再溶融はんだによつて印刷回路板の上面に配
置された対応するパッドに接続される。しかしながら、
この発明の実施例の場合にはパッケージ10はその底面28
を上にして接着剤38により印刷回路板の上面の適当な位
置に固定されている。電気的接続は各パッドに接続され
た導体によつて行われる。導体は方形、三角形、円形、
楕円形等の断面形状のものでもよい。最も好ましい形状
は円形断面の丸い線である。接続は超音波溶接、熱圧縮
接続、ボール接続、ウエッジ接続または熱音響的接続に
より行うことができる。これらの接続方法はいずれも15
0℃以下で行うことができる。したがつて導体40はパッ
ド16,30と接続され、導体42はパッド18,32とその端部で
接続され、導体44はパッド20,34とその端部で接続さ
れ、導体46はパッド22,36とその端部で接続される。第
1図に示されたその他の導体はそれぞれ対応するパッド
のその端部が接続されている。前述のように導体は方
形、三角形、円形、楕円形等の断面形状のものでよい。
最も好ましい形状は円形断面の丸線である。導体として
使用する適当な材料には金、銅、ニツケル、アルミニウ
ム等があり、金が好ましい。パッケージ10はセラミック
パッケージであり、そのパッド30乃至36等は通常金のパ
ッドである。印刷回路板12は水晶を混入したポリイミド
であることが好ましく、パッド16乃至22等は通常銅であ
る。前述のようにこのプロセッスでは大きい、高密度の
リード線のないパッケージを接続する。リード線のない
パッケージとしては60本以上のリードを有するものが適
当である。最も好ましい構造は金の丸線よりなる導体が
熱音響的ボール接続またはウエッジ接続により両端で接
続されるものである。好ましい完全な組立て法の形態で
は、まず熱音響的ボール接続またはウエッジ接続により
印刷回路板上のパッドに接続し、それから同じ接続方法
でパッケージ上の適当なパッドに導体を取付け、続いて
第2の取付け部を越えて延在する線を切断する。
プロセスの工程は印刷回路板上にリード線のないパッケ
ージを位置させ、接着剤で固定する工程を含む。その後
組合わせられた構造は清浄にされ、導体の端部が対応す
るパッドに上述のようにあまり温度を高めることなく
(150℃以上にしない)接続される。これは応力を無く
して信頼性のある接続を与える。
ージを位置させ、接着剤で固定する工程を含む。その後
組合わせられた構造は清浄にされ、導体の端部が対応す
るパッドに上述のようにあまり温度を高めることなく
(150℃以上にしない)接続される。これは応力を無く
して信頼性のある接続を与える。
第1図で、パッケージ10は標準のリード線のないチップ
支持体パッケージであり、裏返した形で配置されてい
る。第2図に示されたものではパッケージ10の代わりに
リード線のないチップ支持体パッケージ50が同様の印刷
回路板12上に取付けられている。パッケージ50もまたリ
ード線のないチップ支持体パッケージであり、セラミッ
クで作られ、適当な印刷回路板12の上面の対応するパッ
ドと結合するためにその外側にパッドを備えている。こ
の場合にはパッケージ50の上面52は印刷回路板12とは反
対側であり、底面54が接着剤56によつて印刷回路板12の
上面14に固定されている。パッケージ50上のパッドが接
続のためにアクセスできるようにするために、通常は底
面に短い長さで延在し側縁部58および60では途中までし
か立上がつていないパッケージ50上のパッドは、上方ま
で延在して上面にもパッドが存在するように上面52でも
短い長さで延在するように延長されている。したがつ
て、パッケージ50はその底面(図で下面)のパッドが通
常のようにはんだの再溶融により印刷回路板12の対応す
るパッドにはんだ付けされている。しかしながら、パッ
ドはまた上面にも延在し、図ではパッド62,64,66,68と
して示されている。したがつて、パッケージ50は、側縁
部に隣接する底面を横切り、側縁部に沿って走り、側縁
部に隣接する上面を横切つて延在する同じパッドを有す
る特別の構造である。このようにして、パッケージ50は
標準のはんだ再溶融の形式の取付けを使用し、またこの
発明による方法によつて接続される。この方法は、接続
用リード線を上述のような接続方法によつて対応するパ
ッドに上述のように接続するものである。導体72,74,76
が第2図に特に示されている。パッケージおよび印刷回
路板の両者にはそれ以外にもパッドがあり、別の導体で
適当なパッドと接続されている。導体70はパッド16と62
を接続し、導体72はパッド18と64を接続し、導体74はパ
ッド20と66を接続し、導体76はパッド22と68を接続して
いる。パッド62乃至68の材料および導体70乃至76の材料
および形状は前述したものと同じである。
支持体パッケージであり、裏返した形で配置されてい
る。第2図に示されたものではパッケージ10の代わりに
リード線のないチップ支持体パッケージ50が同様の印刷
回路板12上に取付けられている。パッケージ50もまたリ
ード線のないチップ支持体パッケージであり、セラミッ
クで作られ、適当な印刷回路板12の上面の対応するパッ
ドと結合するためにその外側にパッドを備えている。こ
の場合にはパッケージ50の上面52は印刷回路板12とは反
対側であり、底面54が接着剤56によつて印刷回路板12の
上面14に固定されている。パッケージ50上のパッドが接
続のためにアクセスできるようにするために、通常は底
面に短い長さで延在し側縁部58および60では途中までし
か立上がつていないパッケージ50上のパッドは、上方ま
で延在して上面にもパッドが存在するように上面52でも
短い長さで延在するように延長されている。したがつ
て、パッケージ50はその底面(図で下面)のパッドが通
常のようにはんだの再溶融により印刷回路板12の対応す
るパッドにはんだ付けされている。しかしながら、パッ
ドはまた上面にも延在し、図ではパッド62,64,66,68と
して示されている。したがつて、パッケージ50は、側縁
部に隣接する底面を横切り、側縁部に沿って走り、側縁
部に隣接する上面を横切つて延在する同じパッドを有す
る特別の構造である。このようにして、パッケージ50は
標準のはんだ再溶融の形式の取付けを使用し、またこの
発明による方法によつて接続される。この方法は、接続
用リード線を上述のような接続方法によつて対応するパ
ッドに上述のように接続するものである。導体72,74,76
が第2図に特に示されている。パッケージおよび印刷回
路板の両者にはそれ以外にもパッドがあり、別の導体で
適当なパッドと接続されている。導体70はパッド16と62
を接続し、導体72はパッド18と64を接続し、導体74はパ
ッド20と66を接続し、導体76はパッド22と68を接続して
いる。パッド62乃至68の材料および導体70乃至76の材料
および形状は前述したものと同じである。
第3図は、リード線のないチップ支持体パッケージ80の
印刷回路板12への取付けを示している。この場合には、
適当な回路配線と適当な位置の接続パッドを備えた同じ
印刷回路板が使用されている。パッケージ80はこの発明
の方法を利用するために特別の形状にされている。リー
ド線のないチップ支持体パッケージは通常回路配線およ
びパッドを適当に備え、適当な物理的形態を有するセラ
ミック材料の複数の層から構成されている。これらの層
は積層され、加熱されて一体構造とされる。パッケージ
80の場合に上の層82はパッドが設けられる棚部86を形成
するために下の層84よりも小さくされている。これらの
パッドはパッケージ中でチップに内部で接続されてい
る。パッド88,90,92,94は接続のためにアクセスできる
ように外縁部に隣接してこの棚部86上に設けられてい
る。符号を付された以外の多数のパッドが図示されてお
り、それらはパッケージ80の四周に沿って配置されてい
ることが好ましい。この発明の方法による60以上のリー
ドを有するパッケージで特に有用であるが、その中の一
部のものしか図示されておらず、また符号が付けられて
いない。パッケージ80の印刷回路板12への取付けは前述
のように接着剤によつて行われ、パッケージ上のパッド
と印刷回路板上のパッドとの接続も前述のような方法で
行われる。導体96,98,100,102には符号が付されてい
る。これらの導体それぞれパッド16と88、パッド18と9
0、パッド20と92、パッド22と94を接続している。導体
は前述のようなものであり、パッケージ、印刷回路板お
よび種々のパッドの材料も前述の通りである。この発明
による接続方法は印刷回路板が焼けることをなくし、は
んだのメツキの必要をなくし、はんだによる短絡を生じ
ることがなく、パラメータの制御が増大し、熱膨脹の問
題がなくなることにより高い生産性を与える。
印刷回路板12への取付けを示している。この場合には、
適当な回路配線と適当な位置の接続パッドを備えた同じ
印刷回路板が使用されている。パッケージ80はこの発明
の方法を利用するために特別の形状にされている。リー
ド線のないチップ支持体パッケージは通常回路配線およ
びパッドを適当に備え、適当な物理的形態を有するセラ
ミック材料の複数の層から構成されている。これらの層
は積層され、加熱されて一体構造とされる。パッケージ
80の場合に上の層82はパッドが設けられる棚部86を形成
するために下の層84よりも小さくされている。これらの
パッドはパッケージ中でチップに内部で接続されてい
る。パッド88,90,92,94は接続のためにアクセスできる
ように外縁部に隣接してこの棚部86上に設けられてい
る。符号を付された以外の多数のパッドが図示されてお
り、それらはパッケージ80の四周に沿って配置されてい
ることが好ましい。この発明の方法による60以上のリー
ドを有するパッケージで特に有用であるが、その中の一
部のものしか図示されておらず、また符号が付けられて
いない。パッケージ80の印刷回路板12への取付けは前述
のように接着剤によつて行われ、パッケージ上のパッド
と印刷回路板上のパッドとの接続も前述のような方法で
行われる。導体96,98,100,102には符号が付されてい
る。これらの導体それぞれパッド16と88、パッド18と9
0、パッド20と92、パッド22と94を接続している。導体
は前述のようなものであり、パッケージ、印刷回路板お
よび種々のパッドの材料も前述の通りである。この発明
による接続方法は印刷回路板が焼けることをなくし、は
んだのメツキの必要をなくし、はんだによる短絡を生じ
ることがなく、パラメータの制御が増大し、熱膨脹の問
題がなくなることにより高い生産性を与える。
この発明は現在として最良のものについて説明された
が、種々の変形や、モードや、実施態様が何等発明力を
必要とすることなく当業者の能力の範囲で可能であるこ
とは明白である。
が、種々の変形や、モードや、実施態様が何等発明力を
必要とすることなく当業者の能力の範囲で可能であるこ
とは明白である。
したがつて、この発明の技術的範囲は請求の範囲の記載
によつて決定されるべきものである。
によつて決定されるべきものである。
Claims (9)
- 【請求項1】第1の表面に複数の接続パッドを有する密
封されたリード線のないチップパッケージを印刷回路板
上に取付けて接続する方法において、 前記チップパッケージを印刷回路板の露出された上面に
形成されたパッドに隣接した位置において印刷回路板上
に取付け、前記チップパッケージは前記第1の表面と反
対側の前記チップパッケージの第2の表面を印刷回路板
表面と接触させて印刷回路板の露出された表面の接続パ
ッドと同じ方向を前記チップパッケージの第1の表面上
の接続パッドが向くような配置で印刷回路板上に取付け
られ、 前記チップパッケージ上の第1の表面のパッドと印刷回
路板の上面の隣接するパッドとの間に電気導体を接続
し、その接続は超音波溶接、熱圧縮接続、ボール接続、
ウエッジ接続、および熱音響接続から選択された接続処
理によって行われることを特徴とするリード線のないチ
ップパッケージの接続方法。 - 【請求項2】円形、方形、三角形、および楕円形の断面
を有する導体からなる群から導体を選択する過程を含む
請求項1記載の方法。 - 【請求項3】リード線のないチップパッケージの底面か
ら上面にパッドを延長させ、この延長はチップパッケー
ジの印刷回路板上への配置の前に行われ、それにより印
刷回路板に面した表面と印刷回路板と反対側の表面の両
面に接続パッドが形成される請求項1記載の方法。 - 【請求項4】導体により接続パッド間を電気的に接続す
る過程に先立って印刷回路板およびリード線のないチッ
プパッケージを清浄にする処理が行われる請求項1また
は3記載の方法。 - 【請求項5】リード線のないチップパッケージを接着剤
によって印刷回路板の上面に固定する請求項1乃至4の
いずれか1項記載の方法。 - 【請求項6】印刷回路板上に密封されたリード線のない
チップパッケージを接続する方法において、 上面に導電性接続パッドを有する合成樹脂材料板上に印
刷配線を形成し、 底面と反対側の上面にその周縁に隣接して配置された導
電性接続パッドを有する前記チップパッケージを形成
し、 前記チップパッケージをその底面が印刷回路板の上面に
接触して前記チップパッケージの上面上の前記導電性接
続パッドが印刷回路板の上面上の接続パッドと同じ方向
を向くように位置させ、 前記チップパッケージの底面を印刷回路板の上面に接着
剤により固定し、 前記チップパッケージ上の導電性接続パッドに電気導体
を接続し、その同じ電気導体を印刷回路板上の対応する
接続パッドに接続し、 この接続過程を前記チップパッケージの複数の導電性接
続パッドに対して反復して前記チップパッケージ内の回
路が印刷回路板上の対応する接続パッドに接続されるこ
とを特徴とする印刷回路板にリード線のないチップパッ
ケージを接続する方法。 - 【請求項7】電気導体を接続する過程は、超音波溶接、
熱圧縮接続、ボール接続、ウエッジ接続、および熱音響
的接続から選択された接続処理により行われる請求項6
記載の方法。 - 【請求項8】電気導体の接続は、金、銅、ニッケル、お
よびアルミニウムからなる群から選択された金属線によ
って行われる請求項6記載の方法。 - 【請求項9】前記導電性接続パッドを有するチップパッ
ケージを形成する過程において、リード線のないチップ
パッケージの上面および底面の両面にパッドが形成され
る請求項6記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US571587A | 1987-01-21 | 1987-01-21 | |
US5,715 | 1987-01-21 | ||
PCT/US1988/000146 WO1988005428A1 (en) | 1987-01-21 | 1988-01-21 | Method for connecting leadless chip packages and articles |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01501990A JPH01501990A (ja) | 1989-07-06 |
JPH0719952B2 true JPH0719952B2 (ja) | 1995-03-06 |
Family
ID=21717338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63501263A Expired - Lifetime JPH0719952B2 (ja) | 1987-01-21 | 1988-01-21 | リード線のないチップパッケージ等の物品を接続する方法 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH0719952B2 (ja) |
AU (1) | AU611127B2 (ja) |
ES (1) | ES2006054A6 (ja) |
GB (1) | GB2208569B (ja) |
IL (1) | IL85008A0 (ja) |
WO (1) | WO1988005428A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2634616B1 (fr) * | 1988-07-20 | 1995-08-25 | Matra | Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede |
US4996629A (en) * | 1988-11-14 | 1991-02-26 | International Business Machines Corporation | Circuit board with self-supporting connection between sides |
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
GB2344550A (en) * | 1998-12-09 | 2000-06-14 | Ibm | Pad design for electronic package |
DE10018415C1 (de) * | 2000-04-03 | 2001-09-27 | Schott Glas | Verbindung einer Anschlussstelle mit einer elektrischen Leiterbahn einer Platte |
GB2362515B (en) * | 2000-04-13 | 2003-09-24 | Zeiss Stiftung | Connection of a junction to an electrical conductor track on a plate |
US7090098B2 (en) | 2004-05-06 | 2006-08-15 | Johnsondiversey, Inc. | Metering and dispensing closure |
CN102528266B (zh) * | 2010-12-24 | 2014-03-05 | 中国科学院深圳先进技术研究院 | 超声阵列声头阵元的电路引线焊接方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225900A (en) * | 1978-10-25 | 1980-09-30 | Raytheon Company | Integrated circuit device package interconnect means |
JPS5717175B2 (ja) * | 1977-04-27 | 1982-04-09 | ||
JPS603141A (ja) * | 1983-06-20 | 1985-01-09 | Toshiba Corp | 回路基板 |
JPS6142849B2 (ja) * | 1978-07-31 | 1986-09-24 | Nichicon Capacitor Ltd |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1252883A (ja) * | 1967-11-10 | 1971-11-10 | ||
US4320438A (en) * | 1980-05-15 | 1982-03-16 | Cts Corporation | Multi-layer ceramic package |
US4423468A (en) * | 1980-10-01 | 1983-12-27 | Motorola, Inc. | Dual electronic component assembly |
ZA826825B (en) * | 1981-10-02 | 1983-07-27 | Int Computers Ltd | Devices for mounting integrated circuit packages on a printed circuit board |
DE8322946U1 (de) * | 1982-09-17 | 1987-05-07 | Control Data Corp., Minneapolis, Minn. | Schaltungsplatte |
-
1988
- 1988-01-01 IL IL85008A patent/IL85008A0/xx not_active IP Right Cessation
- 1988-01-19 ES ES8800109A patent/ES2006054A6/es not_active Expired
- 1988-01-21 JP JP63501263A patent/JPH0719952B2/ja not_active Expired - Lifetime
- 1988-01-21 AU AU11843/88A patent/AU611127B2/en not_active Ceased
- 1988-01-21 WO PCT/US1988/000146 patent/WO1988005428A1/en unknown
- 1988-09-16 GB GB8821709A patent/GB2208569B/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717175B2 (ja) * | 1977-04-27 | 1982-04-09 | ||
JPS6142849B2 (ja) * | 1978-07-31 | 1986-09-24 | Nichicon Capacitor Ltd | |
US4225900A (en) * | 1978-10-25 | 1980-09-30 | Raytheon Company | Integrated circuit device package interconnect means |
JPS603141A (ja) * | 1983-06-20 | 1985-01-09 | Toshiba Corp | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
ES2006054A6 (es) | 1989-04-01 |
IL85008A0 (en) | 1988-06-30 |
AU1184388A (en) | 1988-08-10 |
WO1988005428A1 (en) | 1988-07-28 |
JPH01501990A (ja) | 1989-07-06 |
GB2208569A (en) | 1989-04-05 |
GB2208569B (en) | 1991-01-30 |
GB8821709D0 (en) | 1988-11-16 |
AU611127B2 (en) | 1991-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
WO1991003413A1 (en) | Package for an integrated circuit structure | |
US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
JPH077867B2 (ja) | 単層スルーホールを有する多層印刷配線板 | |
JPH05102382A (ja) | I/oピンの修理構造および修理方法 | |
JPH1032221A (ja) | プリント配線基板 | |
JPH0719952B2 (ja) | リード線のないチップパッケージ等の物品を接続する方法 | |
US6465876B1 (en) | Semiconductor device and lead frame therefor | |
JP3729487B2 (ja) | Bgaパッケージ実装基板 | |
US4860443A (en) | Method for connecting leadless chip package | |
JP2001358445A (ja) | 電子部品の実装構造 | |
JP2000244106A (ja) | 電子部品搭載用基板 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JPH08191128A (ja) | 電子装置 | |
JPH05218228A (ja) | 電子部品搭載用基板 | |
JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
JPS6079750A (ja) | チツプキヤリヤ | |
JPS6063986A (ja) | 多層セラミツク配線基板 | |
JP2792493B2 (ja) | 半導体装置 | |
JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
JPH01191491A (ja) | 多重回路板 | |
JPH03192742A (ja) | 電気回路部品の接続方法 | |
JPH0519985B2 (ja) | ||
JPH0697344A (ja) | 電子部品搭載用基板及びその製造方法 | |
JPS63114139A (ja) | 半導体回路装置 |