JPH0719438B2 - デイジタル情報の記録再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号のダイナミックレンジをディジタル処理
形ノイズリダクションによって圧縮したのちディジタル
信号として記録し、再生時には再生ディジタル信号を再
び上記ディジタル処理形ノイズダクションにて元のダイ
ナミックレンジに伸長するディジタル信号記録再生シス
テムに関する。

〔従来の技術〕

現在、一般的に使用されている家庭用ビテオ・カセット
・レコーダ（以下、VCRと略記す。）では、映像信号の
うち輝度信号を周波数変調（FM）し、色信号を上記FM輝
度信号の低域に周波数変換したのち多重して、アジマス
角の異なる２個の回転ヘッドにて磁気テープ上に順次斜
めの記録トラック（ビデオトラック）として記録し、音
声信号は磁気テープの端部に長手方向のトラックとして
固定ヘッドにて高周波バイアス記録している。また、磁
気テープ、ヘッドの改良進歩及び、大規模IC化技術の進
歩による高度な信号処理技術の応用が可能になってきた
ことにより、磁気テープ走行速度を遅くし、記録ビデオ
トラック幅を狭くすることで、再生画質を確保したまま
記録密度を向上することができるようになってきた。こ
の結果、同一の磁気テープ容量で、従来の記録可能時間
に比して３倍程度の長時間記録が可能となっている。た
とえば、VHS方式家庭用VCRでは、テープ走行速度：約11
mm/S、ビテオトラック幅：約20μｍとすることで、従来
記録可能時間が２時間であった磁気テープを６時間記録
できる。ところで、このような低テープ走行速度におい
て、問題となることは、音声信号の再生特性である。固
定ヘッドにて高周波バイアス記録された音声信号は、テ
ープ走行速度の影響を受けやすく、低テープ速度ではワ
ウ・フラッタ特性、再生S/N、再生周波数特性などが著
しく劣化してしまう。そのため、上記記録密度の向上に
よるランニングコストの低減、小形化、軽量化と、高画
質化、高音質化とを両立させることが困難であった。こ
れらを両立させる一方法として、音声信号をFMとし、映
像信号記録トラック上に回転ヘッドにて多重記録する方
法がある。この方法により、テープ走行速度の影響をほ
ぼ受けなくなるため、ワウ・フラッタ特性、再生S/N再
生周波数特性などの再生音質を確保することができ、高
音質化を達成できる。しかしながら、この方法では映像
信号と音声信号とが同一トラック上に記録されるため、
編集等における音声信号のみの後追い記録（音声ダビン
グ）を行なうことができないという問題がある。

上記音声ダビングと高音質とを両立させる一方法とし
て、特公昭60−8525号に記載されているように磁気テー
プを回転シリンダに従来よりもθだけ多く巻付け、映像
信号記録トラックと音声信号記録トラック（θ部分）と
を分割し、この音声信号記録トラックには時間軸圧縮し
た音声信号を記録する方法がある。また、この方法の応
用として、特開昭58−222402号に記載されているよう
に、映像信号記録トラックを複数のトラックに分割し、
各分割トラックに時間軸圧縮した音声信号を記録し、映
像信号プラス音声信号記録モードと、音声信号専用記録
モードとを有したVCRが提案されている。

〔発明が解決しようとする問題点〕

ところで、家庭用VCRでは磁気テープの記録可能時間を
できるだけ長くし、テープ利用効率をあげることが必要
である。そこで、上記した時間軸圧縮音声信号を記録す
るエリアはできるだけ小さいことが望ましい。

しかしながら、磁気テープ上に記録できる波長には限界
があり、現状の家庭用高密度記録VCRでは高々７〜8MHz
程度までである。

一方、高音質化を達成するためには、 ダイナミックレンジ:80dB以上 周波数帯域:15k Hz以上 が必要となる。この音質を得るために、たとえばパルス
・コード変調（PCM）を用いたとすると音声信号データ
だけでも、 32（KHz）×14（bit）×２（ch）＝0.896Mbit/sが最低
必要であり、時間軸を1/6に圧縮（音声信号記録エリ
ア：約30゜，映像信号記録エリア:180゜）したとする
と、記録に必要な音声データの伝送レートは、 0.896（Mbit/s）×６＝5.376（Mbit/s） 必要となる。このほかに、アドレスデータ、エラー訂正
データ等を記録する必要があり、記録信号の伝送ビット
レートとしては変調方式にもよるが、10Mbit/s程度が必
要となる。

したがって、上述の高音質化と、音声ダビングなどの機
能及びテープ利用効率の向上とを両立させるためには、
伝送ビットレートを低くして、かつ高音質を確保する信
号記録方法が不可欠であるが、上記従来技術では、これ
らの点に触れていない。

本発明の目的は、上記高音質化と、音声ダビング等の機
能及び高密度記録を達成するディジタル信号記録再生シ
ステムを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、入力音声信号をアナログ−
ディジタル変換（ADC）にて16ビットのディジタル信号
に変換したのち、このディジタル信号のダイナミックレ
ンジを対数的に1/2に圧縮して（ディジタルNR）、ディ
ジタル信号の情報ビット数を10ビットに圧縮したのち、
時間軸圧縮及び変調して磁気テープ上に記録を行なう。
なお、入力信号レベルは、上記ADCの入力ダイナミック
レンジを越えたことを検出するADCオーバーロード検出
出力と、上記ディジタルNRの信号処理におけるオーバー
ロード検出出力との和信号（OR信号）を指針として、オ
ーバーロードが発生しないように制御する。

また、再生時には再生信号を復調及び時間軸伸長して得
られた10ビットディジタル信号を上記ダイナミックレン
ジ圧縮特性と逆特性を有する伸長手段（ディジタルNR）
で、元のダイナミックレンジに伸長（16ビットディジタ
ル信号にする。）し、ディジタルーアナログ変換（DA
C）を通して再生音声信号を得る。このようにすること
で、ダイナミックレンジ:80dB以上、周波数帯域:15KHz
以上の高音質を確保したままで、記録ディジタル信号の
ビット数を低減でき、かつ、上記オーバーロード検出方
法を用いることで最適な記録レベル設定が行なえる。

〔作用〕

上記ディジタル信号のダイナミックレンジを圧縮伸長す
るディジタルNRは、第１図に示すようなIIR形ディジタ
ルフィルタで構成された第１のエンファシス回路と、第
２のエンファシス回路、ウェーティング回路と振幅レベ
ル検波回路と、割・掛算回路とで構成することにより、
圧縮時（記録時）は、入力される16ビットのディジタル
信号を、第１のエンファシス回路、第２のエンファシス
回路、ウェーティング回路で高域強調された信号を入力
とする振幅レベル検波回路の出力信号によって割算する
ことで、ダイナミックレンジを対数的に1/2に圧縮した1
0ビットディジタル信号を得る。

ここで、上記第２のエンファシス回路とウェーティング
回路は、記録時には同一の高域強調特性を有しており、
定常状態（検波回路の動作期間）では、第１のエンファ
シス回路の特性のみが与えられた圧縮ディジタル信号が
得られ、検波回路の不感期間に相当する状態（低域大振
幅信号上に高域小信号が重畳されたような状態）におい
ては、第１のエンファシス回路と第２のエンファシス回
路の両方の特性が与えられた圧縮ディジタル信号が得ら
れる。このようにすることで、伝送ビットレートの低減
を目的とするダイナミックレンジの圧縮に伴ない発生す
る雑音、すなわち、ノイズレベル変動に起因するノイズ
の息づき現象（ブリージング現象）を軽減している。

さらに、振幅レベル検波回路において、小信号レベルか
ら急に大信号レベルが入力した場合のエンファシス等に
よるオーバーロード防止のために短かいアタックタイム
特性を与え、大信号レベルから急に小信号レベルになっ
た場合には小信号時のブリージング現象を軽減するため
に、一定時間の圧縮動作停止（ホールドタイム特性）を
行なった後にリカバリタイム特性を与えている。なお、
ホールドタイム特性は、振幅レベル検波回路出力の脈動
を低減する働きがあるため、低域信号の歪率改善も行な
う。

また、伝送可能なダイナミックレンジを有効に利用し、
S/Nの良好な記録を行なうための入力信号レベル調整
は、入力信号をディジタル信号に変換するADCのオーバ
ーロードを検出する第１の検出信号と、ダイナミックレ
ンジを圧縮するディジタルNRのオーバーロードを検出す
る第２の検出信号とのOR信号にてオーバーロードを監視
しながら行なう方式であるため、上記ADCではオーバー
ロードとならないが、高域強調特性を有するディジタル
NRではオーバーロードとなるような低レベルの高域信号
が入力された場合でも、確実にオーバーロードを検出で
き、音質劣化を防止できる。

再生時には、再生ディジタル信号（10ビット）を第１の
エンファシス回路、第２のエンファシス回路で高域抑圧
（ディエンファシス）した信号と、再生ディジタル信号
（10ビット）をウェーティング回路で高域強調し、振幅
レベル検波回路で振幅検波した出力信号との掛算を行な
うことでダイナミックレンジを元のレンジに伸長してい
る。

ここで、上記第１のエンファシス回路と第２のエンファ
シス回路は、再生時には記録時と逆特性の高域抑圧特性
を有するように係数を切換えられる。また、検波回路
は、記録時と同様にアタックタイム特性、ホールドタイ
ム特性、リカバリタイム特性を有している。

このようにダイナミックレンジのディジタル信号処理に
よる圧縮伸長により伝送ビットレートの低域を行なうと
ともに、ダイナミックレンジ圧縮伸長によって生じる音
質劣化（ブリージング現象，オーバーロード等）の防止
を行なっている。

また、ディジタル信号処理により上記圧縮伸長を行なっ
ているため、素子バラツキによるアタックタイム特性，
ホールドタイム特性，リカバリタイム特性，エンファシ
ス特性等の特性バラツキが生じない。時定数やレベル等
の調整が必要なく、かつ、時定数等の周辺部品も必要な
いので、IC化に適していると共に、小形・軽量のディジ
タル信号記録再生装置が構築できるなどの多くのメリッ
トを有している。

〔実施例〕

以下、本発明の実施令について図面を用いて詳細に説明
する。

第１図は、本発明の一実施例を示すシステムブロック図
である。

記録時（▲▼時）には、入力端１及び２から入力し
た左側（Ｌ）と右側（Ｒ）音声信号は、各々スイッチ回
路（SW）5,6（▲▼側）を通ったのち、帯域制限フ
ィルタ（LPF）7,8にて折返し雑音防止のため、サンプリ
ング周波数（例えば、64KHz）の1/2以下に帯域制限され
る。LPF7,8の出力信号は、SW9とAD変換回路（ADC）11に
て、L,R順次の16ビットのディジタル信号に変換され
る。ここで、SW9は入力端218より入力するL,R切換信号
にて制御される。ADC11の出力信号は、SW13（▲▼
側）を通ってディジタルLPF14にて、記録音声信号帯域
（例えば、15KHz）に帯域制限及びサンプリング周波数
変換（64KHzから32KHzへ）されたのち、ディジタルノイ
ズリダクション（ディジタルNR）16で入力音声信号のダ
イナミックレンジを1/2に対数圧縮され、16ビットデー
タから10ビットデータにデータ圧縮される。ディジタル
NR16の出力信号は、10ビット→８ビット変換回路25に
て、さらに10ビットデータが８ビットデータに折線圧縮
されたのち、PCM記録処理回路27にて、エラー訂正用デ
ータ，アドレス等が付加されたのち、時間軸圧縮・変調
が行なわれてRECアンプ34を通して、回転ヘッド29,30に
て磁気テープ31上に記録される。なお、PCM記録処理回
路27,RECアンプ34は、入力端39より入力されるヘッド切
換信号に基づいて制御される。また、RECアンプ34に
は、入力端33より映像信号がSW38を通して入力され、上
記PCM信号とトラックを分割して記録される。SW38は、P
CM信号のみ記録時にオープン（非導通）となる。

ここで、ディジタルNR16は、IIR形（Infinite Impulse
Response）ディジタルフィルタにて構成される第１及び
第２のエンファシス回路21,22,ウェーティング回路23,
振幅レベル検波回路19,割算回路18,掛算回路17,SW20,24
とで構成されている。このディジタルNR16の動作につい
て第２のフローチャートを用いて説明する。ディジタル
LPF14の出力信号Ｘ（第２図ステップＣ）は、割算回路1
8にて振幅レベル検波回路19の出力信号Ｙにて割られる
（ステップｄ）。割算回路18の出力信号は、SW20（▲
▼側）を通って、エンファシス回路21,エンファシス
回路22にて高域強調されたのち（ステップe,f）、一方
は圧縮出力として10ビット→８ビット変換回路25に出力
され、他方はSW24（▲▼側）を通って、ディジタル
NR16の制御信号を発生するウェーティング回路23,検波
回路19に出力する。ウェーティング回路23はエンファシ
ス回路22と同一の特性を有しており、エンファシス回路
22の出力信号はウェーティング回路23でさらに高域強調
されたのち（ステップｇ）、振幅レベル検波回路19内で
絶対値変換（ステップｈ）が行なわれ、この出力レベル
ＷとディジタルNR16の制御信号である検波回路19の出力
信号Ｙ（第２図中の出力信号）とが比較され、比較結
果に応じて、ディジタルNR16の過渡応答特性を制御する
ホールド，リカバリ，アタックの３モードに分けられる
（ステップj,k,m）。

アタックモードでは、ステップｊにおいて検波出力信号
Ｙが絶対値変換出力信号Ｗより小さい場合（Ｗ≧Ｙ）で
あり、検波回路定数としてアタック係数（例えば、アタ
ックタイム3ms）が設定され、検波回路19にて入力信号
レベルが検波され、検波出力信号Ｙとして出力される
（ステップn,p）。

ホールド及びリカバリモードは、ステップｊにおいてＷ
＜Ｙの場合であり、まずホールドモードが行なわれ（検
波動作停止と検波出力のホールド）、一定時間経過後
（ステップｍ）リカバリモードとなる。

ホールドモードは、圧伸によるノイズの息継ぎ現象を軽
減するため、一定時間（例えば、15ms）ディジタルNR16
の動作をホールドするものである。まず、振幅レベル検
波回路19の演算をホールド期間停止し、その期間は演算
停止前の検波回路出力信号をホールドする（ステップs,
t）。リカバリモードは、ホールド期間終了後、リカバ
リ期間（例えば40ms）振幅レベル検波回路19への入力信
号レベルを零とし、かつ、検波回路定数をリカバリ係数
に設定されたのち、検波回路19の演算結果を出力する
（ステップo,q,r）。なお上述のごとくウェーティング
回路23とエンファシス回路22とは同一の特性を有してい
ることから、定常状態（検波回路19の動作期間）では、
エンファシス回路21の特性のみが付加され、過渡状態
（検波回路19の不応動状態）ではエンファシス回路21と
エンファシス回路22の特性の両方が付加されることにな
る。このようにすることで、ブリージング現象の軽減を
図り、ダイナミックレンジ圧縮伸長による音質劣化を防
止している。次に、オーバロード検出系について説明す
る。記録信号レベルは、再生信号のS/N、歪率を確保す
る上で重要な事項であり、なるべく伝送ビットすべてを
利用するように大きなレベルとすることが必要である。
特に、ディジタル信号処理では入力過大によりハードク
リップ歪となり、大変耳障りとなるため、オーバーロー
ド検出が重要となる。第１図において、ADC11のオーバ
ーロードをオーバーロード検出回路40で検出し、一方、
高域強調特性を有するディジタルNR16のオーバーロード
は、エンファシス回路22のオーバーロードを検出するオ
ーバーロード検出回路43で兼用検出する。ここで、ADC1
1とディジタルNR16とのオーバーロードを各々検出する
理由は、ディジタルNR16は高域強調特性を有しているた
め、ADC11ではオーバーロードとならない低レベルの高
域信号が入力された場合にも、ディジタルNR16ではオー
バーロードとなる可能性があるためである。オーバーロ
ード検出回路40とオーバーロード検出回路43の出力信号
は、サンプリング周波数が64KHzと32KHzと異なるため、
周波数変換回路255でオーバーロード検出回路40の出力
信号を1/2として、出力信号数を同一としたのち、オア
回路223に入力する。オア回路223の出力信号をインバー
タ220,アンド回路221,222と、入力端218より入力するLR
切換信号及び入力端219より入力する記録再生（PB/▲
▼）切換信号にて、Ｌ信号用とＲ信号用とに振分け
る。この振分けられた信号が、Ｌ信号用とＲ信号用のオ
ーバーロード検出信号である。これらオーバーロード検
出信号は、パルス幅拡張回路224,225で一定幅以上にパ
ルス幅を拡張されたのち、表示回路226,227にてオーバ
ーロード表示を行なう。この表示出力にもとづいて、入
力信号レベルをボリューム56,57にて制御する。なお、A
DC11とディジタルNR16の動作サンプリング周波数が同一
の場合には、上記周波数変換回路255は必要ない。次に
再生時について説明する。

再生時（PB時）には、磁気テープ31より回転ヘッド29,3
0にて再生された再生信号は、プリアンプ35で増幅さ
れ、一方は出力端36より映像信号再生処理回路（図示せ
ず）に出力される。他方は、データ・ストローブ回路32
に出力され、波形等化の後にデータ再生されて、再生デ
ィジタル信号となる。この再生ディジタル信号は、PCM
再生処理回路28にて、復調・時間軸伸長，エラー訂正な
どが行なわれて、８ビットデータになる。この８ビット
データは、８ビット→10ビット変換回路26にて10ビット
データに伸長されたのち、ディジタルNR16にて元のダイ
ナミックレンジに伸長され、16ビットデータとなる。デ
ィジタルNR16の出力信号は、SWB（PB側）を通って、デ
ィジタルLPF14にて不要帯域成分の除去及びサンプリン
グ周波数変換（32KHzから64KHzへ）されたのち、DA変換
回路（DAC）Ｒにてアナログ音声信号に変換され、SW10
にてＬ・Ｒの２チャンネル信号に交互に振分けられたの
ち、SW5,6及びLPF7,8で不要帯域成分除去後に、出力端
3,4より再生音声信号として出力される。

第３図を用いて、ディジタルNR16の再生時動作を説明す
る。８ビット→10ビット変換回路26の出力信号は、SW2
0,24（PB側）を通して、ウェーティング回路23,エンフ
ァシス回路21に入力する（ステップｈ′,a′）。ここ
で、エンファシス回路21の係数は、入力端15より入力す
る動作切換信号にて切換わり、ディエンファシス特性
（高域抑圧特性）を有する。エンファシス回路21の出力
は、エンファシス回路22に入力し（ステップｂ′）、一
方ウェーティング回路23の出力信号は、振幅レベル検波
回路19（ステップｊ′〜ｔ′）に入力する。ここで、エ
ンファシス回路22も動作切換信号に応じて切換わり、デ
ィエンファシス特性を有する。なお、各ディエンファシ
ス特性は、記録時の各エンファシス特性を打消す（逆特
性）特性である。エンファシス回路22の出力信号は、掛
算回路17に入力し、掛算結果（ステップｃ′）がSW13
（PB側）を通してディジタルLPF14,DA12,SW10,5,6LPF7,
8を経て、出力端3,4より伸長出力として出力される（ス
テップｄ′,e′,f′,g′）。なお、振幅レベル検波回路
19内の動作は、第２図と同一であるので説明を省略す
る。以上説明した実施例においては、16ビットデータを
８ビットデータに圧縮していることから、音声データに
関して1/2に圧縮されたことになり、記録信号伝送ビッ
トレートを少なくとも1/2以下にできる。また、音質面
に関しては、 （１）サンプリング周波数:32KHz （２）量子化ビット数:16ビット から、 （１）音声帯域:15KHz以上 （２）ダイナミックレンジ:90dB以上 を得ることができ、かつ、適確なオーバーロード検出に
より入力信号レベルを最適レベルとすることができる。

次に、ADC11の具体的な回路構成の一例を第４図に示
す。第４図は、オーバーサンプリング方式のADCの一例
である。入力端231より入力したアナログ信号は、減算
回路232にて前サンプリングデータとの減算が行なわれ
る。減算回路232の出力信号は、積分回路233にて積分さ
れたのち、加算回路234で該積分回路233の出力信号と該
減算回路232の出力信号が加算され、前サンプリングデ
ータとの差信号が生成される。この差信号は、サンプル
・ホールド回路（S/H）235でサンプル・ホールドされた
のち、レベル比較回路239,240,241に入力する。なお、
サンプル・ホールド回路235は、入力端251から入力する
サンプリング信号（例えば、2MHz）にて動作する。レベ
ル比較回路241では基準電圧V_B（例えば、2.5V）と大小
比較され、差信号が大きい場合“1"を出力し、小さい場
合“0"を出力する。この出力信号に応じて、SW248を通
して、ディジタル積分回路249に1/128または−1/128の
信号レベルを有するディジタルデータを送出する。ディ
ジタル積分回路249で積分されたディジタルデータは、
一方はデジメータ回路252に出力され、他方は8bit＋DAC
250に出力される。8bit＋DAC250では、上記積分された
ディジタルデータに応じたアナログ信号を発生し、減算
回路232に送出する。この8bit＋DAC250の出力信号が前
サンプルの近似信号である。デジメータ回路252では、
上記2MHzサンプルの８ビットディジタルデータを間引く
ことにより、64KHzサンプル16ビットのディジタル信号
に変換し、出力端253より出力する。また、レベル比較
回路239,240オア回路244とでオーバーロード検出回路40
を構成している。レベル比較回路239,240は、S/H235の
出力信号を基準電圧V_A（例えば、2.6V）,V_C（例えば、
2.4V）で大小比較を行ない、S/H235の出力信号がV_Aより
大きい場合にレベル比較回路239が“1"を出力し、V_Cよ
りも小さい場合にレベル比較回路240が“1"を出力す
る。ここで、基準電圧V_A,V_B,V_Cは V_A＞V_B＞V_C であり、 |V_A−V_B|＝|V_C−V_B|＝8bitDACの|LSB分の電圧 である。

レベル比較回路239,240の出力信号を入力とするオア回
路244の出力信号が、オーバーロード検出信号として出
力端245より出力される。

次にディジタルNR16の具体的な回路構成の一例を第５図
に示す。第５図において、破線で囲んであるブロック2
1,22がエンファシス回路21及び22であり、ブロック23が
ウェーティング回路23,ブロック19が検波回路19であ
る。エンファシス回路21,エンファシス回路22,ウェーテ
ィング回路23は、同一構成のIIR形ディジタルフィルタ
で構成されており、かつ、各回路は交互に送出されるＲ
信号,L信号に対応するように切換SWにて制御される。エ
ンファシス回路21は、加算器200,201,掛算器44,49,50,
ディレイ用のラッチ回路46,47,L・Ｒ信号切換用SW45,4
8,係数メモリ53,54,147,148,係数切換用SW51,52,145と
負数化回路55で構成されている。エンファシス回路22
は、加算器56,57,掛算器58,63,64,ディレイ用のラッチ
回路60,61,L.R信号切換用SW59,62,係数メモリ67,68,14
9,150,係数切換用SW65,66,146,負数化回路69で構成され
ている。ウェーティング回路23は、加算器70,71,掛算器
72,77,78,ディレイ用のラッチ回路74,75,L・Ｒ信号用切
換SW73,76,係数メモリ79,80,81で構成されている。

振幅レベル検波回路19は、検波部215,絶対値変換回路8
2,ホールド回路213,アタック・リカバリ・ホールド制御
部212,214で構成されている。検波部215は、加算器84,8
5,掛算器92,ディレイ用のラッチ回路89,90,L・Ｒ信号用
切換SW86,91,係数メモリ94,95,係数切換用SW93,アタッ
ク・リカバリ・ホールド制御用SW83,87,88で構成されて
いる。ホールド回路213は、ディレイ用のラッチ回路99,
100,L・Ｒ信号用切換SW96,101,ホールド用SW97,98で構
成されている。アタック・リカバリ・ホールド制御部21
2,214は、比較回路102,105,モノマルチ（MMV）103,104,
106,107,L・Ｒ信号用切換SW108,109で構成されている。
なお、アタック・リカバリ・ホールド制御部212は、Ｌ
信号制御用で、アタック・リカバリ・ホールド制御部21
4はＲ信号制御用である。また、エンファシス回路21,エ
ンファシス回路22,ウェーティング回路23,検波部215の
各係数例は表１に示すようであり、 エンファシス回路21とエンファシス回路22は、記録時
（▲▼）と再生時（PB）とで係数を切換える。ただ
し、記録と再生とで逆特性となれば良いので、単に係数
の入れ替え用SWと負数化回路で達成できる。また、表１
に示した係数で得られる高域強調特性は、表２に示す値
となる。

このディジタルNR16でのアタックタイム特性ホールドタ
イム特性，リカバリータイム特性の一例を第８図に示
す。

次に本発明の他の一実施例について第６図を用いて説明
する。なお、第６図は、第１図とほぼ同一の構成であ
り、オーバーロード検出のみ異なるのでこの部分につい
て説明する。また、同一の働きをするブロックには同一
の番号を付した。ADC11のオーバーロードをオーバーロ
ード検出回路40で検出する。また、ディジタルNR16のオ
ーバーロードは、高域強調によるオーバーロードをエン
ファシス回路22のオーバーロード検出回路43の出力にて
兼用検出し、アタック特性によるオーバーロードを割算
回路18のオーバーロード検出回路41の出力信号にて兼用
検出し、これらオーバーロード検出回路41,43の出力信
号のオア信号にて検出する。オーバーロード検出回路40
とオーバーロード検出回路41,43の出力信号は、サンプ
リング周波数が異なるため、周波数変換回路255でオー
バーロード検出回路40の出力信号周波数を分周し、オー
バーロード検出回路41,43の出力信号と同一としたの
ち、オア回路228に入力する。オア回路238の出力信号を
インバータ220,アンド回路221,222とからなる回路で、
Ｌ信号用とＲ信号用とに振分け、パルス幅拡張回路224,
225,表示回路226,227を通して表示する。

次に他の一実施例について第７図を用いて説明する。な
お、第１図と同一の働きをするブロックについては同一
の番号を付した。記録時には、入力端1,2から入力した
Ｌ信号とＲ信号は、各々SW5,6（▲▼）を通ったの
ち、LPF7,8にて折返し雑音防止のため、サンプリング周
波数の1/2以下に帯域制限される。LPF7,8の出力信号
は、SW9とADC11にて、Ｌ・Ｒ順次の16ビットのディジタ
ル信号に変換される。ADC11の出力信号は、SW13（▲
▼側）を通ってディジタルLPF14にて音声帯域（15KH
z）に帯域制限し、かつ、サンプリング周波数を64KHzか
ら32KHzへ変換したのち、ディジタルNR16へ入力する。
ディジタルNR16では、まずSW142を通ってエンファシス
回路21にて高域成分を強調したのち、割算回路18に入力
する。割算回路18では、振幅レベル検波回路19の出力信
号レベルに応じて入力音声信号のダイナミックレンジを
対数的に1/2に圧縮するように動作する。割算回路18の
出力信号は、SW143を通ってエンファシス回路22でさら
に高域強調されたのち、一方は10ビット→８ビット変損
回路25を通って８ビットデータになったのち、PCM記録
処理回路27,RECアンプ34を経て、回転ヘッド29,30にて
テープ31上に記録される。他方は、ウェーティング回路
23を通って高域強調されたのち、振幅レベル検波回路19
に入力し、振幅レベルが検波されダイナミックレンジを
圧縮するための割算回路18の入力データとなる。また、
ADC11のオーバーロードは、オーバーロード検出回路40
にて検出される。ディジタルNR16のオーバーロードは、
エンファシス回路21のオーバーロード検出回路42とエン
ファシス回路22のオーバーロード検出回路43の出力信号
にて高域強調によるオーバーロードを検出し、割算回路
18のオーバーロード検出回路41の出力信号にてアタック
特性によるオーバーロードを検出する。オーバーロード
検出回路40の検出出力は、オーバーロード検出回路41,4
2,43の出力とは周波数が異なるため、周波数変換回路25
5で同一周波数としたのち、オア回路229で周波数変換回
路255の出力信号とオーバーロード検出回路41,42,43の
各出力信号のオア信号を作成し、この信号にてシステム
全体のオーバーロード検出を行ない、入力信号レベルを
ボリューム56,57にて最適記録レベルとする。

再生時（PB）には、記録時と全く逆の動作を行なってデ
ィジタルNR16にてダイナミックレンジを２倍に伸長す
る。つまり、８ビット→10ビット変換回路26の出力信号
（10ビットデータ）は、SW143,144を通って、エンファ
シス回路22とウェーティング回路23に入力する。ここ
で、２つのエンファシス回路21,22は、入力端15より入
力する動作切換信号により記録時とは逆特性となるよう
に係数が切換えられる。エンファシス回路22の出力信号
とウェーティング回路23にて高域強調された信号の振幅
レベルを検波回路19にてレベル検波した検波出力とが掛
算器17で掛算され、ダイナミックレンジが元のレベルに
伸長される。掛算器17の出力は、エンファシス回路21で
PB時には高域抑圧されたのち、SW13,ディジタルLPF14を
経て、DAC12にてアナログ信号に変換される。DAC12の出
力信号は、SW10,5,6,LPF7,8を通って出力端3,4から出力
される。なお、各ブロック動作は、第１図と同様である
ので、詳細説明は省略する。

次に他の一実施例について第９図を用いて説明する。第
９図は、第１図，第７図に示したディジタルNR16のエン
ファシス回路21,22,ウェーティング回路23の周波数特性
が平坦特性である場合を示している。つまり、第１図，
第７図のエンファシス回路21,22及びウェーティング回
路23をバイパスした構成である。

このような構成においては、記録時に高域強調がなされ
ないため、オーバーロードとしてはアタックタイム特性
にて生じるものと、ADC11にて生じるものとを監視すれ
ばよい。よって、割算回路18のオーバーロード検出回路
41の出力信号と、ADC11のオーバーロード検出回路40及
びADC11とディジタルNR16の動作サンプリング周波数の
違いを変換する周波数変換回路255にて得られるADCオー
バーロード検出信号のオア信号（オア回路260の出力信
号）に基づいてシステム全体のオーバーロードを検出
し、入力信号レベルをボリューム56,57にて最適記録レ
ベルに調整すればよい。このように、ディジタルNR16に
よるダイナミックレンジの圧縮伸長により、記録データ
伝送レートを1/2以下に低減できる。また、オーバーロ
ード検出をADCのオーバーロードとディジタルNRのオー
バーロードとの和信号にて行なうことで、確実な検出が
行なえ、最適記録信号レベルを設定できる。また、本発
明の主旨を達成するためには、実施例で示したほかにも
種々の構成が考えられるが、どのような構成でも良いこ
とは明らかである。

〔発明の効果〕

以上説明したように本発明によれば、 （１） ディジタル信号のダイナミックレンジを圧縮伸
長することで伝送ビットレートの低減を図るとともに、
ダイナミックレンジの圧縮伸長により生ずるブリージン
グ現象やオーバーロードによる音質劣化を２系統のエン
ファシス回路とウェーティング回路及びアタックタイム
特性，ホールドタイム特性，リカバリタイム特性と、AD
Cオーバーロード検出及びディジタルNRオーバーロード
検出とで防止し、低伝送ビットレートと高音質化とを達
成できる。

（２） ディジタルNRの圧縮動作，伸長動作を記録再生
にて係数データ切換と信号切換とで兼用化が行なえる。

（３） 上記特徴より、超小形，軽量のディジタル情報
の記録再生装置の構築が可能である。

など数多くのメリットを有しており、その効果は大であ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２
図，第３図は第１図の動作を説明するためのフローチャ
ート、第４図はADCの具体的構成の一例を示すブロック
図、第５図はディジタルNRの具体的一構成例を示すブロ
ック図、第６図，第７図，第８図，第９図は、本発明の
他の一実施例を示すブロック図である。 16……ディジタルNR、17……掛算器、 18……割算器、19……振幅レベル検波回路、 21,22……エンファシス回路、20,24,114,118,119……S
W、 40,41,42,43……オーバーロード検出回路。

フロントページの続き (72)発明者 角鹿 明俊 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭56−98027（ＪＰ，Ａ) 特開 昭57−82265（ＪＰ，Ａ) 特開 昭59−33945（ＪＰ，Ａ) 特開 昭61−234645（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】アナログ信号をディジタル信号に変換して
   磁気記録する装置において、 該アナログ信号をディジタル信号に変換するA/D変換手
   段と該ディジタル信号のダイナミックレンジを圧縮する
   圧縮回路とを備え、 該圧縮回路は、 該A/D変換手段からの該ディジタル信号を入力とするIIR
   型フィルタで構成される第１のエンファシス手段と、 該第１のエンファシス手段の出力を割算処理する割算手
   段と、 該割算手段の出力を入力とするIIR型フィルタで構成さ
   れる第２のエンファシス手段と、 該第２のエンファシス手段の出力を入力とするIIR型フ
   ィルタで構成されるウェーティング手段と、 該ウェーティング手段の出力振幅を検波する振幅検波手
   段と からなって、該割算手段は該振幅検波手段の出力で該第
   １のエンファシス手段の出力を割算し、 かつ、該第１のエンファシス手段のオーバーロードを検
   出する第１のオーバーロード検出手段と、 該第２のエンファシス手段のオーバーロードを検出する
   第２のオーバーロード検出手段と、 該割算手段のオーバーロードを検出する第３のオーバー
   ロード検出手段と、 該A/D変換手段のオーバーロードを検出する第４のオー
   バーロード検出手段と を設け、該第1,第2,第３及び第４のオーバーロード検出
   手段の検出出力のOR出力によって該圧縮回路のオーバー
   ロードを検出することを特徴とするディジタル情報の記
   録再生装置。
2. 【請求項２】アナログ信号をディジタル信号に変換して
   磁気記録する装置において、 該アナログ信号をディジタル信号に変換するA/D変換手
   段と該ディジタル信号のダイナミックレンジを圧縮する
   圧縮回路とを備え、 該圧縮回路は、 該A/D変換手段からの該ディジタル信号を割算処理する
   割算手段と、 該割算手段の出力を入力とするIIR型フィルタで構成さ
   れるエンファシス手段と、 該エンファシス手段の出力を入力とするIIR型フィルタ
   で構成されるウェーティング手段と、 該ウェーティング手段の出力振幅を検波する振幅検波手
   段とからなって、該割算手段は該振幅検波手段の出力で
   該A/D変換手段からの該ディジタル信号を割算し、 かつ、該エンファシス手段のオーバーロードを検出する
   第１のオーバーロード検出手段と、 該割算手段のオーバーロードを検出する第２のオーバー
   ロード検出手段と、 該A/D変換手段のオーバーロードを検出する第３のオー
   バーロード検出手段と を設け、該第1,第２及び第３のオーバーロード検出手段
   の検出出力のOR出力によって該圧縮回路のオーバーロー
   ドを検出することを特徴とするディジタル情報の記録再
   生装置。