JPH07193216A - 電極構造およびその製造方法 - Google Patents
電極構造およびその製造方法Info
- Publication number
- JPH07193216A JPH07193216A JP33376593A JP33376593A JPH07193216A JP H07193216 A JPH07193216 A JP H07193216A JP 33376593 A JP33376593 A JP 33376593A JP 33376593 A JP33376593 A JP 33376593A JP H07193216 A JPH07193216 A JP H07193216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode structure
- electrode
- semiconductor
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 優れたオーミック接触が得られ、しかも発光
素子の一部として形成しても発光素子に悪影響を及ぼす
ことがない、ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1- z（０
≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体を用いた電極構
造及びその製造方法を提供する。 【構成】 ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦
ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体１上に金属Ｃｄを
堆積して熱処理を行う。この熱処理によりオーミック接
触層２が形成される。このようにして、従来困難であっ
たｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦ｘ、ｙ、
ｚ≦１，ｘ＋ｙ≦１）半導体に対する良好なオーミック
接触が容易に、かつ、発光素子に悪影響を及ぼすことな
く実現できる。
素子の一部として形成しても発光素子に悪影響を及ぼす
ことがない、ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1- z（０
≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体を用いた電極構
造及びその製造方法を提供する。 【構成】 ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦
ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体１上に金属Ｃｄを
堆積して熱処理を行う。この熱処理によりオーミック接
触層２が形成される。このようにして、従来困難であっ
たｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦ｘ、ｙ、
ｚ≦１，ｘ＋ｙ≦１）半導体に対する良好なオーミック
接触が容易に、かつ、発光素子に悪影響を及ぼすことな
く実現できる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば発光素子に備わ
った電極構造およびその製造方法に関し、詳細には電極
金属と半導体層との間が良好なオーミック接触をした電
極構造及びその製造方法に関する。
った電極構造およびその製造方法に関し、詳細には電極
金属と半導体層との間が良好なオーミック接触をした電
極構造及びその製造方法に関する。
【０００２】
【従来の技術】発光素子に備わった電極構造としては、
従来、以下に説明する種々のものが知られている。
従来、以下に説明する種々のものが知られている。
【０００３】（従来例１）図５（ａ）は、青色発光素子
によく用いられているＡｕ／ｐ型ＺｎＳｅ電極構造の概
略図を示す。この電極構造は、ｐ型ＺｎＳｅ半導体２１
上にＡｕ（金）からなるＡｕ電極３、３が形成された構
成となっており、以下の文献に記載されている。文献と
しては、例えば「“Ｂｌｕｅ−ｇｒｅｅｎ ｌａｓｅｒ
ｄｉｏｄｅｓ”，Ｍ．Ａ Ｈａｓｓｅ ｅｔ．ａｌ，
Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．５９ ｐ１２７
２」、あるいは「“Ｂｌｕｅ−ｇｒｅｅｎ ｉｎｊｅｃ
ｔｉｏｎｌａｓｅｒ ｄｉｏｄｅｓ ｉｎ ＺｎＣｄＳ
ｅ／ＺｎＳｅ ｑｕａｎｔｕｍｗｅｌｌｓ”，Ｈ．Ｊｅ
ｏｎ ｅｔ．ａｌ，Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．
５９ ｐ３６１９」がある。
によく用いられているＡｕ／ｐ型ＺｎＳｅ電極構造の概
略図を示す。この電極構造は、ｐ型ＺｎＳｅ半導体２１
上にＡｕ（金）からなるＡｕ電極３、３が形成された構
成となっており、以下の文献に記載されている。文献と
しては、例えば「“Ｂｌｕｅ−ｇｒｅｅｎ ｌａｓｅｒ
ｄｉｏｄｅｓ”，Ｍ．Ａ Ｈａｓｓｅ ｅｔ．ａｌ，
Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．５９ ｐ１２７
２」、あるいは「“Ｂｌｕｅ−ｇｒｅｅｎ ｉｎｊｅｃ
ｔｉｏｎｌａｓｅｒ ｄｉｏｄｅｓ ｉｎ ＺｎＣｄＳ
ｅ／ＺｎＳｅ ｑｕａｎｔｕｍｗｅｌｌｓ”，Ｈ．Ｊｅ
ｏｎ ｅｔ．ａｌ，Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔｔ．
５９ ｐ３６１９」がある。
【０００４】上述の構成の電極構造は、図８に示すよう
なショットキー接合の逆バイアス状態となっており、図
５（ｂ）に示す電流−電圧特性を示す。このため、オー
ミック接触を得ることは困難となっている。
なショットキー接合の逆バイアス状態となっており、図
５（ｂ）に示す電流−電圧特性を示す。このため、オー
ミック接触を得ることは困難となっている。
【０００５】（従来例２）図６（ａ）は、従来例２の電
極構造を示す。この電極構造は、ｐ型ＣｄＳｅ２２の上
にＡｕを蒸着し、３００℃で熱処理を行うことによりＡ
ｕ電極３が形成された構成となっている。この電極構造
の電流−電圧特性は、図６（ｂ）に示すようなオーミッ
ク接触となっている。なお、このことは、「“ｐ型Ｃｄ
Ｓｅの作製と評価”大塚他、第２４回結晶成長国内学
会」において明らかにされている。
極構造を示す。この電極構造は、ｐ型ＣｄＳｅ２２の上
にＡｕを蒸着し、３００℃で熱処理を行うことによりＡ
ｕ電極３が形成された構成となっている。この電極構造
の電流−電圧特性は、図６（ｂ）に示すようなオーミッ
ク接触となっている。なお、このことは、「“ｐ型Ｃｄ
Ｓｅの作製と評価”大塚他、第２４回結晶成長国内学
会」において明らかにされている。
【０００６】（従来例３）図７（ａ）は、従来例３の電
極構造を示す。この電極構造は、ｐ型ＺｎＳｅ２１の上
に、分子線エピタキシー（ＭＢＥ）法によりＨｇＳｅ２
３を成長し、このＨｇＳｅ２３の上にＡｕ電極３が形成
された構成となっている。この電極構造の電流−電圧特
性は、図７（ｂ）に示すような良好なオーミック接触と
なっている。このことは、「“Ｉｍｐｒｏｖｅｄ ｏｈ
ｍｉｃ ｃｏｎｔａｃｔ ｆｏｒｐ−ｔｙｐｅ ＺｎＳ
ｅ ａｎｄ ｒｅｌａｔｅｄ ｐ−ｏｎ−ｎ ｄｉｏｄ
ｅ”，Ｙ．Ｌａｎｓａｒｉ ｅｔ．ａｌ，Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．６１ｐ２５５４」に明かにされてい
る。
極構造を示す。この電極構造は、ｐ型ＺｎＳｅ２１の上
に、分子線エピタキシー（ＭＢＥ）法によりＨｇＳｅ２
３を成長し、このＨｇＳｅ２３の上にＡｕ電極３が形成
された構成となっている。この電極構造の電流−電圧特
性は、図７（ｂ）に示すような良好なオーミック接触と
なっている。このことは、「“Ｉｍｐｒｏｖｅｄ ｏｈ
ｍｉｃ ｃｏｎｔａｃｔ ｆｏｒｐ−ｔｙｐｅ ＺｎＳ
ｅ ａｎｄ ｒｅｌａｔｅｄ ｐ−ｏｎ−ｎ ｄｉｏｄ
ｅ”，Ｙ．Ｌａｎｓａｒｉ ｅｔ．ａｌ，Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．６１ｐ２５５４」に明かにされてい
る。
【０００７】（従来例４）従来例４の電極構造として、
ｐ型ＺｎＳｅ上に、Ｔｅ（テルル）とＳｅ（セレン）と
を含む合金膜、あるいはＴｅとＳｅを含む亜鉛化合物膜
を形成し、その後、熱処理を行い、Ｖｂ族元素を含むＡ
ｕを蒸着することにより形成されたものが提案されてい
る（特開平２―１２２５６５号）。この提案の電極構造
では、ｐ型ＺｎＳｅとＡｕとの間にオーミック接触が実
現されている。
ｐ型ＺｎＳｅ上に、Ｔｅ（テルル）とＳｅ（セレン）と
を含む合金膜、あるいはＴｅとＳｅを含む亜鉛化合物膜
を形成し、その後、熱処理を行い、Ｖｂ族元素を含むＡ
ｕを蒸着することにより形成されたものが提案されてい
る（特開平２―１２２５６５号）。この提案の電極構造
では、ｐ型ＺｎＳｅとＡｕとの間にオーミック接触が実
現されている。
【０００８】（従来例５）従来例５の電極構造として、
ｐ型ＺｎＳｅ上にＳｅを堆積し、このＳｅ上にＡｕとＬ
ｉ（リチウム）の合金を堆積し、その後、熱処理を行っ
て形成されたものが提案されている（特開平１―１８７
８８４号）。
ｐ型ＺｎＳｅ上にＳｅを堆積し、このＳｅ上にＡｕとＬ
ｉ（リチウム）の合金を堆積し、その後、熱処理を行っ
て形成されたものが提案されている（特開平１―１８７
８８４号）。
【０００９】
【発明が解決しようとする課題】ところで、上述した各
電極構造においては、以下のような問題がある。すなわ
ち、従来例１の電極構造を青色発光素子に適用した場合
には、電極部にショットキー接合が形成されるので、発
光素子の動作に必要な電流を得るのに、十数Ｖ程度の電
圧をＡｕ／ＺｎＳｅ界面に印加する必要があり、動作電
圧が大きくなる。さらに、例えば受光波長の短波長化あ
るいは発光の高効率化を目的としてＭｇやＳをＺｎＳｅ
に添加する場合には、ショットキー障壁電位が大きくな
り、オーミック接触の形成がより困難になる。
電極構造においては、以下のような問題がある。すなわ
ち、従来例１の電極構造を青色発光素子に適用した場合
には、電極部にショットキー接合が形成されるので、発
光素子の動作に必要な電流を得るのに、十数Ｖ程度の電
圧をＡｕ／ＺｎＳｅ界面に印加する必要があり、動作電
圧が大きくなる。さらに、例えば受光波長の短波長化あ
るいは発光の高効率化を目的としてＭｇやＳをＺｎＳｅ
に添加する場合には、ショットキー障壁電位が大きくな
り、オーミック接触の形成がより困難になる。
【００１０】従来例２の電極構造の場合には、ｐ型Ｃｄ
Ｓｅの最大キャリア濃度が１×１０17ｃｍ-3という低い
値となっているので、金属電極との接触抵抗を低減でき
ないといった問題がある。
Ｓｅの最大キャリア濃度が１×１０17ｃｍ-3という低い
値となっているので、金属電極との接触抵抗を低減でき
ないといった問題がある。
【００１１】従来例３の電極構造の場合には、この電極
構造を有する発光素子の形態まで同一のＭＢＥ装置を使
用するとき、成長させたＨｇＳｅのＨｇ原子が発光素子
の構造内に混入されるので、発光素子の特性が劣化する
といった問題がある。この対策には、ＨｇＳｅ成長のた
めの専用ＭＢＥ装置を用いればよいが、生産性が低下す
るといった新たな問題が生じる。
構造を有する発光素子の形態まで同一のＭＢＥ装置を使
用するとき、成長させたＨｇＳｅのＨｇ原子が発光素子
の構造内に混入されるので、発光素子の特性が劣化する
といった問題がある。この対策には、ＨｇＳｅ成長のた
めの専用ＭＢＥ装置を用いればよいが、生産性が低下す
るといった新たな問題が生じる。
【００１２】従来例４の電極構造の場合には、ＴｅとＳ
ｅとを含む合金膜、あるいはＴｅとＳｅとを含む亜鉛化
合物が必ずしも高い電気伝導性を示すとは限らず、また
Ａｕとのオーミック性についても明かにはなっていな
い。
ｅとを含む合金膜、あるいはＴｅとＳｅとを含む亜鉛化
合物が必ずしも高い電気伝導性を示すとは限らず、また
Ａｕとのオーミック性についても明かにはなっていな
い。
【００１３】従来例５の電極構造を発光素子に用いた場
合には、Ｌｉ原子の拡散によって発光素子の特性が悪化
するといった問題が生じる。
合には、Ｌｉ原子の拡散によって発光素子の特性が悪化
するといった問題が生じる。
【００１４】以上のように、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
を用いた電極構造においては、種々の問題点があった。
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
を用いた電極構造においては、種々の問題点があった。
【００１５】本発明は、このような課題を解決するため
になされたものであり、優れたオーミック接触が得ら
れ、しかも発光素子の一部として形成しても発光素子に
悪影響を及ぼすことがない、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
を用いた電極構造及びその製造方法を提供することを目
的とする。
になされたものであり、優れたオーミック接触が得ら
れ、しかも発光素子の一部として形成しても発光素子に
悪影響を及ぼすことがない、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
を用いた電極構造及びその製造方法を提供することを目
的とする。
【００１６】
【課題を解決するための手段】本発明の電極構造は、ｐ
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄ
またはＨｇのいずれかを含む合金層を有するオーミック
接触層が形成されているので、そのことにより上記目的
が達成される。
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄ
またはＨｇのいずれかを含む合金層を有するオーミック
接触層が形成されているので、そのことにより上記目的
が達成される。
【００１７】本発明の電極構造の製造方法は、ｐ型Ｚｎ
xＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ
＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄまたは
Ｈｇのいずれかを含む合金層を有するオーミック接触層
が形成されている電極構造の製造方法であって、該半導
体層の上に、該合金層に含まれるＣｄまたはＨｇの金属
層を形成する工程と、該金属層が形成された該半導体層
に対して熱処理を施す工程とを具備するので、そのこと
により上記目的が達成される。
xＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ
＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄまたは
Ｈｇのいずれかを含む合金層を有するオーミック接触層
が形成されている電極構造の製造方法であって、該半導
体層の上に、該合金層に含まれるＣｄまたはＨｇの金属
層を形成する工程と、該金属層が形成された該半導体層
に対して熱処理を施す工程とを具備するので、そのこと
により上記目的が達成される。
【００１８】また、本発明の電極構造の製造方法は、ｐ
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄ
またはＨｇのいずれかを含む合金層を有するオーミック
接触層が形成されている電極構造の製造方法であって、
該半導体層の上に、該合金層に含まれるＣｄまたはＨｇ
の金属層を形成する工程と、該金属層の上に該電極金属
層を形成する工程と、該金属層および該電極金属層が形
成された該半導体層に対して熱処理を施す工程とを具備
するので、そのことにより上記目的が達成される。
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体層と電極金属層との間に、Ｃｄ
またはＨｇのいずれかを含む合金層を有するオーミック
接触層が形成されている電極構造の製造方法であって、
該半導体層の上に、該合金層に含まれるＣｄまたはＨｇ
の金属層を形成する工程と、該金属層の上に該電極金属
層を形成する工程と、該金属層および該電極金属層が形
成された該半導体層に対して熱処理を施す工程とを具備
するので、そのことにより上記目的が達成される。
【００１９】本発明方法において、前記オーミック接触
層がＣｄを含む合金層を有する場合、前記Ｃｄの金属層
を１０ｎｍ以上１００ｎｍ以下の範囲内に形成するよう
にしてもよい。
層がＣｄを含む合金層を有する場合、前記Ｃｄの金属層
を１０ｎｍ以上１００ｎｍ以下の範囲内に形成するよう
にしてもよい。
【００２０】また、本発明方法において、前記オーミッ
ク接触層がＨｇを含む合金層を有する場合、前記Ｈｇの
金属層を５ｎｍ以上５０ｎｍ以下の範囲内に形成するよ
うにしてもよい。
ク接触層がＨｇを含む合金層を有する場合、前記Ｈｇの
金属層を５ｎｍ以上５０ｎｍ以下の範囲内に形成するよ
うにしてもよい。
【００２１】また、本発明方法において、前記Ｃｄの金
属層を真空蒸着法またはスパッタ法のいずれかで形成す
るようにしてもよい。
属層を真空蒸着法またはスパッタ法のいずれかで形成す
るようにしてもよい。
【００２２】また、本発明方法において、前記Ｈｇの金
属層を真空蒸着法で形成するようにしてもよい。
属層を真空蒸着法で形成するようにしてもよい。
【００２３】また、本発明方法において、前記熱処理を
窒素雰囲気中で行うようにしてもよい。
窒素雰囲気中で行うようにしてもよい。
【００２４】また、本発明方法において、前記Ｃｄの金
属層を熱処理する場合、温度を２００℃以上４００℃以
下とし、熱処理時間を３０秒以上１０分以内として行う
ようにしてもよい。
属層を熱処理する場合、温度を２００℃以上４００℃以
下とし、熱処理時間を３０秒以上１０分以内として行う
ようにしてもよい。
【００２５】また、本発明方法において、前記Ｈｇの金
属層を熱処理する場合、温度を１００℃以上４００℃以
下、熱処理時間を３０秒以上５分以内として行うように
してもよい。
属層を熱処理する場合、温度を１００℃以上４００℃以
下、熱処理時間を３０秒以上５分以内として行うように
してもよい。
【００２６】
【作用】本発明にあっては、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
層の上に金属Ｃｄあるいは金属Ｈｇを形成した後に、熱
処理を行う。この熱処理により、ｐ型ＺｎxＭｇyＣｄ
1-x-yＳzＳｅ1-Z半導体層との界面にバンドギャップの
小さいＣｄＳＳｅあるいはＨｇＳＳｅからなるオーミッ
ク接触層が形成される。このとき、オーミック接触層
は、図９に示すように、ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳ
ｅ1-Z半導体層に向かって、その半導体層中に含まれて
いるＺｎ、Ｍｇが多くなる傾斜組成の合金層を有する。
このため、電極金属と半導体層との間のショットキー障
壁電位が消失する。以上のことは、ｐ型ＺｎxＭｇyＣｄ
1-x-yＳzＳｅ1-Z半導体層のＳ、Ｓｅの混合比を変えた
総ての場合に該当する。
ＳzＳｅ1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
層の上に金属Ｃｄあるいは金属Ｈｇを形成した後に、熱
処理を行う。この熱処理により、ｐ型ＺｎxＭｇyＣｄ
1-x-yＳzＳｅ1-Z半導体層との界面にバンドギャップの
小さいＣｄＳＳｅあるいはＨｇＳＳｅからなるオーミッ
ク接触層が形成される。このとき、オーミック接触層
は、図９に示すように、ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳ
ｅ1-Z半導体層に向かって、その半導体層中に含まれて
いるＺｎ、Ｍｇが多くなる傾斜組成の合金層を有する。
このため、電極金属と半導体層との間のショットキー障
壁電位が消失する。以上のことは、ｐ型ＺｎxＭｇyＣｄ
1-x-yＳzＳｅ1-Z半導体層のＳ、Ｓｅの混合比を変えた
総ての場合に該当する。
【００２７】
【実施例】以下、本発明の実施例を説明する。以下の示
す本実施例によって本発明が限定されるものではない。
す本実施例によって本発明が限定されるものではない。
【００２８】（実施例１）図１に、本実施例１の電極構
造を示す。この電極構造は、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
層１の上に、オーミック接触層２が形成されており、こ
のオーミック接触層２の上にＡｕ電極３が形成された構
成となっている。
造を示す。この電極構造は、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
層１の上に、オーミック接触層２が形成されており、こ
のオーミック接触層２の上にＡｕ電極３が形成された構
成となっている。
【００２９】この構成の電極構造の製造方法について説
明する。
明する。
【００３０】先ず、ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ
1-z半導体１の上に、例えば真空蒸着法により金属Ｃｄ
を５０ｎｍの厚さで堆積する。金属Ｃｄの堆積法として
はスパッタ法を用いてもよい。
1-z半導体１の上に、例えば真空蒸着法により金属Ｃｄ
を５０ｎｍの厚さで堆積する。金属Ｃｄの堆積法として
はスパッタ法を用いてもよい。
【００３１】次に、３００℃の窒素雰囲気中で１０分間
熱処理する。この熱処理により、半導体１と金属Ｃｄと
の間で拡散が起こり、図９に示すように、ｘの組成比に
応じた合金層が形成される。
熱処理する。この熱処理により、半導体１と金属Ｃｄと
の間で拡散が起こり、図９に示すように、ｘの組成比に
応じた合金層が形成される。
【００３２】次に、このオーミック接触層２の上にＡｕ
を真空蒸着し、Ａｕ電極３を形成する。
を真空蒸着し、Ａｕ電極３を形成する。
【００３３】このようにして製造された本実施例１の電
極構造は、図２に示すような電流−電圧特性を示し、ｐ
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z半導体１とＡｕ電極
３との間に良好なオーミック接触が実現されている。図
２において（ａ）は半導体１がＺｎＳｅの場合であり、
（ｂ）はｘ＝０．７、ｙ＝０．３、ｚ＝０．２のＺｎ0.
7Ｍｇ0.3Ｓ0.2Ｓｅo.8半導体の場合である。
極構造は、図２に示すような電流−電圧特性を示し、ｐ
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z半導体１とＡｕ電極
３との間に良好なオーミック接触が実現されている。図
２において（ａ）は半導体１がＺｎＳｅの場合であり、
（ｂ）はｘ＝０．７、ｙ＝０．３、ｚ＝０．２のＺｎ0.
7Ｍｇ0.3Ｓ0.2Ｓｅo.8半導体の場合である。
【００３４】なお、本発明は、熱処理をＡｕ電極３の堆
積後に行ってもよい。このようにしても、電極構造の電
流−電圧特性に変化がないからである。
積後に行ってもよい。このようにしても、電極構造の電
流−電圧特性に変化がないからである。
【００３５】上述した電極構造を発光素子の一部に組み
入れる場合は、金属Ｃｄの膜厚としては１０〜１００ｎ
ｍに、熱処理の条件としては２００℃以上４００℃以
下、３０秒以上１０分以内とすることが望ましい。その
理由は、これ以上の温度、時間で熱処理を行うと、原子
拡散によりクラッド層厚が減少し、発光素子の特性が悪
化する。逆に、これ以下の温度、時間では反応が不十分
となってオーミック接触が得られなくなるためである。
入れる場合は、金属Ｃｄの膜厚としては１０〜１００ｎ
ｍに、熱処理の条件としては２００℃以上４００℃以
下、３０秒以上１０分以内とすることが望ましい。その
理由は、これ以上の温度、時間で熱処理を行うと、原子
拡散によりクラッド層厚が減少し、発光素子の特性が悪
化する。逆に、これ以下の温度、時間では反応が不十分
となってオーミック接触が得られなくなるためである。
【００３６】（実施例２）図３に、本実施例２の電極構
造を示す。この電極構造は、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
１の上に、オーミック接触層４が形成され、このオーミ
ック接触層４の上にＡｕ電極３が形成されている。
造を示す。この電極構造は、ｐ型ＺｎxＭｇyＣｄ1-x-y
ＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体
１の上に、オーミック接触層４が形成され、このオーミ
ック接触層４の上にＡｕ電極３が形成されている。
【００３７】この電極構造の製造方法を以下に説明す
る。先ず、半導体１の上に、金属Ｈｇを５０ｎｍ堆積す
る。金属Ｈｇの堆積法としては、真空蒸着法が挙げられ
る。
る。先ず、半導体１の上に、金属Ｈｇを５０ｎｍ堆積す
る。金属Ｈｇの堆積法としては、真空蒸着法が挙げられ
る。
【００３８】次に、１５０℃の窒素雰囲気中で５分間熱
処理する。この熱処理により、半導体１と金属Ｈｇとの
間で拡散が起こり、図９に示すように、ｘの組成比に応
じた合金層が形成される。
処理する。この熱処理により、半導体１と金属Ｈｇとの
間で拡散が起こり、図９に示すように、ｘの組成比に応
じた合金層が形成される。
【００３９】次に、そのオーミック接触層４の上にＡｕ
を真空蒸着することによってＡｕ電極３を形成した。
を真空蒸着することによってＡｕ電極３を形成した。
【００４０】この電極構造は、図４に示すような電流−
電圧特性を示し、良好なオーミック接触が実現されてい
る。図４中の（ａ）は半導体１がＺｎＳｅの場合であ
り、（ｂ）はｘ＝０．７、ｙ＝０．３、ｚ＝０．２のＺ
ｎ0.7Ｍｇ0.3Ｓ0.2Ｓｅo.8半導体の場合である。
電圧特性を示し、良好なオーミック接触が実現されてい
る。図４中の（ａ）は半導体１がＺｎＳｅの場合であ
り、（ｂ）はｘ＝０．７、ｙ＝０．３、ｚ＝０．２のＺ
ｎ0.7Ｍｇ0.3Ｓ0.2Ｓｅo.8半導体の場合である。
【００４１】なお、本発明は、熱処理をＡｕ電極３の堆
積後に行ってもよい。このようにしても、電極構造の電
流−電圧特性に変化がないからである。
積後に行ってもよい。このようにしても、電極構造の電
流−電圧特性に変化がないからである。
【００４２】上述した電極構造を発光素子の一部に組み
入れる場合は、金属Ｈｇの膜厚としては５〜５０ｎｍ
に、熱処理の条件としては１００℃以上４００℃以下、
３０秒以上５分以内とすることが望ましい。その理由
は、これ以上の温度、時間で熱処理を行うと、原子拡散
によりクラッド層厚が減少し、発光素子の特性が悪化す
る。逆に、これ以下の温度、時間では反応が不十分とな
ってオーミック接触が得られないからである。
入れる場合は、金属Ｈｇの膜厚としては５〜５０ｎｍ
に、熱処理の条件としては１００℃以上４００℃以下、
３０秒以上５分以内とすることが望ましい。その理由
は、これ以上の温度、時間で熱処理を行うと、原子拡散
によりクラッド層厚が減少し、発光素子の特性が悪化す
る。逆に、これ以下の温度、時間では反応が不十分とな
ってオーミック接触が得られないからである。
【００４３】（実施例３）実施例３は、本発明の電極構
造を材料の異なる基板上に形成する場合である。本実施
例は、表１に示すように、Ｓｉ、ＧａＰ、ＧａＡｓ、Ｉ
ｎＰと種類の異なる基板の上に、該当する組成の半導体
層を形成し、その半導体層の上に金属Ｃｄまたは金属Ｈ
ｇを形成し、熱処理を行った。金属Ｃｄおよび金属Ｈｇ
の堆積条件及び熱処理条件は先述の実施例１および２と
同一にした。また、半導体層は、その格子定数が基板の
格子定数に一致するように組成を変化させた。具体的に
は、基板がＳｉの場合はＺｎＳとし、基板がＧａＰの場
合はＺｎ0.9Ｍｇ0.1Ｓ0.9Ｓｅ0.1とし、基板がＧａＡｓ
の場合はＺｎ0.85Ｍｇ0.15Ｓ0.25Ｓｅ0.75（ＺｎＳ
ｅ）、基板がＩｎＰの場合はＭｇＳｅとした。
造を材料の異なる基板上に形成する場合である。本実施
例は、表１に示すように、Ｓｉ、ＧａＰ、ＧａＡｓ、Ｉ
ｎＰと種類の異なる基板の上に、該当する組成の半導体
層を形成し、その半導体層の上に金属Ｃｄまたは金属Ｈ
ｇを形成し、熱処理を行った。金属Ｃｄおよび金属Ｈｇ
の堆積条件及び熱処理条件は先述の実施例１および２と
同一にした。また、半導体層は、その格子定数が基板の
格子定数に一致するように組成を変化させた。具体的に
は、基板がＳｉの場合はＺｎＳとし、基板がＧａＰの場
合はＺｎ0.9Ｍｇ0.1Ｓ0.9Ｓｅ0.1とし、基板がＧａＡｓ
の場合はＺｎ0.85Ｍｇ0.15Ｓ0.25Ｓｅ0.75（ＺｎＳ
ｅ）、基板がＩｎＰの場合はＭｇＳｅとした。
【００４４】
【表１】
【００４５】表１より理解されるように、８通りの総て
の場合において、接触抵抗が１×１０-5Ω／ｃｍ2以下
となっている。つまり、本発明の電極構造においては、
基板の材料が異なっても、ｐ型ＺｎxＭｇyＣｄ1-x-yＳz
Ｓｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体に
対して良好なオーミック接触が得られることが分かる。
なお、本実施例３においては、半導体層の格子定数が
各種基板の格子定数に一致する組成の一つについて行っ
たが、本発明においてｐ型ＺｎxＭｇyＣｄ1-x- yＳzＳｅ
1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体層とし
て使用可能な組成としては、これに限られない。例え
ば、図１０に示すように、［］内の基板の種類に応じて
矢印にて示される範囲のバンドギャップが得られる組成
であればよい。
の場合において、接触抵抗が１×１０-5Ω／ｃｍ2以下
となっている。つまり、本発明の電極構造においては、
基板の材料が異なっても、ｐ型ＺｎxＭｇyＣｄ1-x-yＳz
Ｓｅ1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体に
対して良好なオーミック接触が得られることが分かる。
なお、本実施例３においては、半導体層の格子定数が
各種基板の格子定数に一致する組成の一つについて行っ
たが、本発明においてｐ型ＺｎxＭｇyＣｄ1-x- yＳzＳｅ
1-z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体層とし
て使用可能な組成としては、これに限られない。例え
ば、図１０に示すように、［］内の基板の種類に応じて
矢印にて示される範囲のバンドギャップが得られる組成
であればよい。
【００４６】
【発明の効果】以上説明したように、本発明によればｐ
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体に対して良好なオーミック接触
を形成することが可能となり、従来に比べて低い動作電
圧を有する青色発光素子の実現が可能となる。
型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z（０≦ｘ、ｙ、ｚ≦
１，ｘ＋ｙ≦１）半導体に対して良好なオーミック接触
を形成することが可能となり、従来に比べて低い動作電
圧を有する青色発光素子の実現が可能となる。
【図１】本実施例１に係る電極構造を示す正面図であ
る。
る。
【図２】実施例１の電極構造の電流−電圧特性を示す。
【図３】本実施例２に係る電極構造を示す正面図であ
る。
る。
【図４】実施例２の電極構造の電流−電圧特性を示す。
【図５】従来例１の電極構造およびその電流−電圧特性
を示す図である。
を示す図である。
【図６】従来例２の電極構造およびその電流−電圧特性
を示す図である。
を示す図である。
【図７】従来例３の電極構造およびその電流−電圧特性
を示す図である。
を示す図である。
【図８】従来例１の電極構造におけるエネルギーバンド
図である。
図である。
【図９】本発明の原理を説明するための図である。
【図１０】本発明に適用可能な半導体層のバンドギャッ
プと格子定数との関係を示すグラフである。
プと格子定数との関係を示すグラフである。
１ ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ1-z半導体層 ２ オーミック接触層 ３ Ａｕ電極 ４ オーミック接触層 ２１ ｐ型ＺｎＳｅ ２２ ｐ型ＣｄＳｅ ２３ ＨｇＳｅ
Claims (10)
- 【請求項１】 ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ
1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体層と電
極金属層との間に、ＣｄまたはＨｇのいずれかを含む合
金層を有するオーミック接触層が形成されている電極構
造。 - 【請求項２】 ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ
1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体層と電
極金属層との間に、ＣｄまたはＨｇのいずれかを含む合
金層を有するオーミック接触層が形成されている電極構
造の製造方法であって、 該半導体層の上に、該合金層に含まれるＣｄまたはＨｇ
の金属層を形成する工程と、 該金属層が形成された該半導体層に対して熱処理を施す
工程とを具備する電極構造の製造方法。 - 【請求項３】 ｐ型ＺｎxＭｇyＣｄ1-x-yＳzＳｅ
1-Z（０≦ｘ、ｙ、ｚ≦１，ｘ＋ｙ≦１）半導体層と電
極金属層との間に、ＣｄまたはＨｇのいずれかを含む合
金層を有するオーミック接触層が形成されている電極構
造の製造方法であって、 該半導体層の上に、該合金層に含まれるＣｄまたはＨｇ
の金属層を形成する工程と、 該金属層の上に該電極金属層を形成する工程と、 該金属層および該電極金属層が形成された該半導体層に
対して熱処理を施す工程とを具備する電極構造の製造方
法。 - 【請求項４】 前記オーミック接触層がＣｄを含む合金
層を有する場合、前記Ｃｄの金属層を１０ｎｍ以上１０
０ｎｍ以下の範囲内に形成する請求項２または３に記載
の電極構造の製造方法。 - 【請求項５】 前記オーミック接触層がＨｇを含む合金
層を有する場合、前記Ｈｇの金属層を５ｎｍ以上５０ｎ
ｍ以下の範囲内に形成する請求項２または３に記載の電
極構造の製造方法。 - 【請求項６】 前記Ｃｄの金属層を真空蒸着法またはス
パッタ法のいずれかで形成する請求項２または３に記載
の電極構造の製造方法。 - 【請求項７】 前記Ｈｇの金属層を真空蒸着法で形成す
る請求項２または３に記載の電極構造の製造方法。 - 【請求項８】 前記熱処理を窒素雰囲気中で行う請求項
２または３に記載の電極構造の製造方法。 - 【請求項９】 前記Ｃｄの金属層を熱処理する場合、温
度を２００℃以上４００℃以下とし、熱処理時間を３０
秒以上１０分以内として行う請求項８に記載の電極構造
の製造方法。 - 【請求項１０】 前記Ｈｇの金属層を熱処理する場合、
温度を１００℃以上４００℃以下、熱処理時間を３０秒
以上５分以内として行う請求項８に記載の電極構造の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376593A JPH07193216A (ja) | 1993-12-27 | 1993-12-27 | 電極構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376593A JPH07193216A (ja) | 1993-12-27 | 1993-12-27 | 電極構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193216A true JPH07193216A (ja) | 1995-07-28 |
Family
ID=18269712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33376593A Withdrawn JPH07193216A (ja) | 1993-12-27 | 1993-12-27 | 電極構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7281504B2 (en) | 2003-05-01 | 2007-10-16 | Yamaha Hatsudoki Kabushiki Kaisha | Valve train device for engine |
-
1993
- 1993-12-27 JP JP33376593A patent/JPH07193216A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7281504B2 (en) | 2003-05-01 | 2007-10-16 | Yamaha Hatsudoki Kabushiki Kaisha | Valve train device for engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294833A (en) | Integrated heterostructure of Group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same | |
| US5616937A (en) | Compound semiconductor luminescent device | |
| US6806505B2 (en) | Light emitting device and process for producing the same | |
| FR2488049A1 (fr) | Source lumineuse a jonction semiconductrice, notamment source-laser, utilisant des diodes schottky, et procede de fabrication | |
| JPH05275744A (ja) | ヘテロ超格子ｐｎ接合 | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| GB2286722A (en) | Semiconductor light emitting element | |
| JP3221073B2 (ja) | 発光素子 | |
| EP0552023B1 (en) | Electrode structure for semiconductor device | |
| US6206962B1 (en) | Semiconductor light emitting device and method of manufacturing same | |
| JPH07193216A (ja) | 電極構造およびその製造方法 | |
| JP2993654B2 (ja) | 電極構造 | |
| JP3501299B2 (ja) | 半導体装置 | |
| JPH08250764A (ja) | 半導体発光素子 | |
| JP2632975B2 (ja) | ｐ型ＺｎＳｅに対するオーミック電極形成法 | |
| JP2597624B2 (ja) | 半導体発光素子 | |
| JPH0946000A (ja) | 半導体発光素子 | |
| JPH07142765A (ja) | 半導体発光素子、半導体レーザ及び半導体発光素子の製造方法 | |
| JP2001189491A (ja) | ＡｌＧａＩｎＰ発光ダイオード | |
| JPH0870155A (ja) | 半導体発光素子 | |
| JP3080698B2 (ja) | 半導体装置の製造方法 | |
| JPH0653613A (ja) | 半導体素子 | |
| JPH0786697A (ja) | 発光素子 | |
| JPH08330627A (ja) | 半導体発光素子およびその作製方法 | |
| JPH05102612A (ja) | レーザダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |