JPH0946000A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0946000A JPH0946000A JP19488495A JP19488495A JPH0946000A JP H0946000 A JPH0946000 A JP H0946000A JP 19488495 A JP19488495 A JP 19488495A JP 19488495 A JP19488495 A JP 19488495A JP H0946000 A JPH0946000 A JP H0946000A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group
- barrier
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】半導体発光素子を形成するｐ型伝導性のII−VI
族化合物薄膜とｐ型伝導性の基板結晶との間に形成され
る電位障壁を低減できる新たな緩衝層構造を提案し、ｐ
型伝導性基板結晶上に成長したII−VI族化合物薄膜から
なる半導体発光素子の長寿命化と素子特性の向上を図
る。 【解決手段】ｐ型の導電性を有するIII−Ｖ族化合物半
導体もしくはＧｅからなる基板と、基板上に形成された
ｐ型の導電性を有する緩衝層と、緩衝層上に形成された
II−VI族化合物半導体を活性層とする発光部を少なくと
も有する半導体発光素子において、緩衝層は、Ｇｅ層と
II−VI族化合物半導体層を交互に複数回積層された超格
子であり、超格子のＧｅ層は基板から遠ざかるにしたが
い漸次薄くなるように配設すると同時に、II−VI族化合
物半導体層は基板から遠ざかるにしたがい漸次厚くなる
ように配設した半導体発光素子。
族化合物薄膜とｐ型伝導性の基板結晶との間に形成され
る電位障壁を低減できる新たな緩衝層構造を提案し、ｐ
型伝導性基板結晶上に成長したII−VI族化合物薄膜から
なる半導体発光素子の長寿命化と素子特性の向上を図
る。 【解決手段】ｐ型の導電性を有するIII−Ｖ族化合物半
導体もしくはＧｅからなる基板と、基板上に形成された
ｐ型の導電性を有する緩衝層と、緩衝層上に形成された
II−VI族化合物半導体を活性層とする発光部を少なくと
も有する半導体発光素子において、緩衝層は、Ｇｅ層と
II−VI族化合物半導体層を交互に複数回積層された超格
子であり、超格子のＧｅ層は基板から遠ざかるにしたが
い漸次薄くなるように配設すると同時に、II−VI族化合
物半導体層は基板から遠ざかるにしたがい漸次厚くなる
ように配設した半導体発光素子。
Description
【０００１】
【発明の属する技術分野】本発明は、II−VI族化合物半
導体からなる半導体発光素子に関する。
導体からなる半導体発光素子に関する。
【０００２】
【従来の技術】従来、Ｚｎ、Ｃｄ、Ｍｇ、Ｂｅ、Ｓ、Ｓ
ｅ、Ｔｅのうち、少なくとも２種類以上の元素からなる
II−VI族化合物（以下、II−VI族化合物と言う）を発光
層とする半導体発光素子においては、格子定数の整合性
の良いＧａＡｓが基板結晶として広く用いられている。
ｐ型伝導性を有するＧａＡｓを基板結晶として用いる場
合、ｐ型伝導性のII−VI族化合物と基板結晶との間にバ
ンド不連続による電位障壁が形成され、発光素子が高抵
抗化する問題が生じる。そのため、ｐ型伝導性を有する
基板結晶上に成長させた半導体発光素子は、動作電圧が
高く、室温での動作が困難であったり、また、室温で動
作しても素子特性が急速に劣化するという問題があっ
た。
ｅ、Ｔｅのうち、少なくとも２種類以上の元素からなる
II−VI族化合物（以下、II−VI族化合物と言う）を発光
層とする半導体発光素子においては、格子定数の整合性
の良いＧａＡｓが基板結晶として広く用いられている。
ｐ型伝導性を有するＧａＡｓを基板結晶として用いる場
合、ｐ型伝導性のII−VI族化合物と基板結晶との間にバ
ンド不連続による電位障壁が形成され、発光素子が高抵
抗化する問題が生じる。そのため、ｐ型伝導性を有する
基板結晶上に成長させた半導体発光素子は、動作電圧が
高く、室温での動作が困難であったり、また、室温で動
作しても素子特性が急速に劣化するという問題があっ
た。
【０００３】
【発明が解決しようとする課題】従来の半導体発光素子
において、バンド不連続による電位障壁の形成は、ｐ型
伝導性を有するII−VI族半導体の固有の性質に起因する
ものであり、ＧａＡｓ以外のIII−Ｖ族半導体基板やＧ
ｅ等を基板に用いても解決できない問題であった。本発
明の目的は、半導体発光素子を形成するｐ型伝導性のII
−VI族化合物薄膜とｐ型伝導性の基板結晶との間に形成
される電位障壁を低減できる新たな緩衝層構造を提案
し、ｐ型伝導性基板結晶上に成長したII−VI族化合物薄
膜からなる半導体発光素子の長寿命化と素子特性の向上
を図ることができる新規な構造の半導体発光素子を提供
することにある。
において、バンド不連続による電位障壁の形成は、ｐ型
伝導性を有するII−VI族半導体の固有の性質に起因する
ものであり、ＧａＡｓ以外のIII−Ｖ族半導体基板やＧ
ｅ等を基板に用いても解決できない問題であった。本発
明の目的は、半導体発光素子を形成するｐ型伝導性のII
−VI族化合物薄膜とｐ型伝導性の基板結晶との間に形成
される電位障壁を低減できる新たな緩衝層構造を提案
し、ｐ型伝導性基板結晶上に成長したII−VI族化合物薄
膜からなる半導体発光素子の長寿命化と素子特性の向上
を図ることができる新規な構造の半導体発光素子を提供
することにある。
【０００４】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明の半導体発光素子においては、高キ
ャリア濃度のｐ型ドーピングが可能、かつII−VI族化合
物と格子整合が可能なＧｅ半導体薄膜に注目し、ｐ型伝
導性のＧｅ薄膜とII−VI族化合物薄膜からなる超格子層
を、電位障壁低減のための緩衝層として、ｐ型伝導性の
基板結晶とII−VI族化合物層からなる発光層との間に形
成する。ここで、超格子を形成するＧｅ層は、基板から
離れた層ほど漸次薄くなるように設定し、同時に超格子
を形成するII−VI族化合物層は、基板から離れた層ほど
漸次厚くなるように設定する。また、Ｇｅ層とII−VI族
化合物層との極性の差によりアンチフェイズドメインが
発生するのを防ぐために、結晶成長用の基板としては、
（１００）面を＜１１１＞方向に５〜３０°（度）程
度、傾けた面方位を用いるものである。すなわち、本発
明は具体的には特許請求の範囲に記載のような構成とす
るものであり、請求項１に記載のように、ｐ型の導電性
を有するIII−Ｖ族化合物半導体もしくはＧｅからなる
基板と、該基板上に形成されたｐ型の導電性を有する緩
衝層と、該緩衝層上に形成されたII−VI族化合物半導体
を活性層とする発光部を少なくとも有する半導体発光素
子において、上記緩衝層は、Ｇｅ層とII−VI族化合物半
導体層を交互に複数回積層された超格子からなり、該超
格子のＧｅ層は基板から遠ざかるにしたがい漸次薄くな
るように配設すると同時に、上記II−VI族化合物半導体
層は基板から遠ざかるにしたがい漸次厚くなるように配
設した超格子構造とするものである。上記超格子からな
る緩衝層は、例えば、図１（ｂ）に示すように、Ｇｅ層
は量子井戸層、II−VI族化合物半導体層は障壁層として
作用するものであり、しかも、Ｇｅの井戸層はＧａＡｓ
基板より遠ざかるにしたがい薄くなり、他方、II−VI族
障壁層は厚くなっていく。Ｇｅ層はＧａＡｓ基板よりも
バンドギャップが狭く、ＧａＡｓ基板から見るとＧｅ層
は障壁を形成しない。したがって、図１（ｂ）に示すよ
うに、Ｇｅの井戸層と、II−VI族障壁層の厚さが変化し
ていくと、Ｇｅの井戸層内に形成されるホールの量子準
位は漸次上昇し、II−VI族障壁層の価電子端に近づく。
したがって、ＧａＡｓ基板と緩衝層の上に成長するII−
VI族化合物半導体成長層の間の電位障壁が緩やかに緩和
されていく。そのため、ＧａＡｓ基板からII−VI族成長
層へのホールの移動が容易となり、低い電圧であっても
電流が流れるようになる。また、本発明は請求項２に記
載のように、請求項１において、基板の面方位が、（１
００）面から＜１１１＞方向へ、５度ないし３０度の範
囲内で傾斜した半導体基板を用いて半導体発光素子とす
るものである。このような構成とすることにより、Ｇｅ
層とII−VI族化合物層との極性の差によるアンチフェイ
ズドメインの発生を効果的に防ぐことができる。
するために、本発明の半導体発光素子においては、高キ
ャリア濃度のｐ型ドーピングが可能、かつII−VI族化合
物と格子整合が可能なＧｅ半導体薄膜に注目し、ｐ型伝
導性のＧｅ薄膜とII−VI族化合物薄膜からなる超格子層
を、電位障壁低減のための緩衝層として、ｐ型伝導性の
基板結晶とII−VI族化合物層からなる発光層との間に形
成する。ここで、超格子を形成するＧｅ層は、基板から
離れた層ほど漸次薄くなるように設定し、同時に超格子
を形成するII−VI族化合物層は、基板から離れた層ほど
漸次厚くなるように設定する。また、Ｇｅ層とII−VI族
化合物層との極性の差によりアンチフェイズドメインが
発生するのを防ぐために、結晶成長用の基板としては、
（１００）面を＜１１１＞方向に５〜３０°（度）程
度、傾けた面方位を用いるものである。すなわち、本発
明は具体的には特許請求の範囲に記載のような構成とす
るものであり、請求項１に記載のように、ｐ型の導電性
を有するIII−Ｖ族化合物半導体もしくはＧｅからなる
基板と、該基板上に形成されたｐ型の導電性を有する緩
衝層と、該緩衝層上に形成されたII−VI族化合物半導体
を活性層とする発光部を少なくとも有する半導体発光素
子において、上記緩衝層は、Ｇｅ層とII−VI族化合物半
導体層を交互に複数回積層された超格子からなり、該超
格子のＧｅ層は基板から遠ざかるにしたがい漸次薄くな
るように配設すると同時に、上記II−VI族化合物半導体
層は基板から遠ざかるにしたがい漸次厚くなるように配
設した超格子構造とするものである。上記超格子からな
る緩衝層は、例えば、図１（ｂ）に示すように、Ｇｅ層
は量子井戸層、II−VI族化合物半導体層は障壁層として
作用するものであり、しかも、Ｇｅの井戸層はＧａＡｓ
基板より遠ざかるにしたがい薄くなり、他方、II−VI族
障壁層は厚くなっていく。Ｇｅ層はＧａＡｓ基板よりも
バンドギャップが狭く、ＧａＡｓ基板から見るとＧｅ層
は障壁を形成しない。したがって、図１（ｂ）に示すよ
うに、Ｇｅの井戸層と、II−VI族障壁層の厚さが変化し
ていくと、Ｇｅの井戸層内に形成されるホールの量子準
位は漸次上昇し、II−VI族障壁層の価電子端に近づく。
したがって、ＧａＡｓ基板と緩衝層の上に成長するII−
VI族化合物半導体成長層の間の電位障壁が緩やかに緩和
されていく。そのため、ＧａＡｓ基板からII−VI族成長
層へのホールの移動が容易となり、低い電圧であっても
電流が流れるようになる。また、本発明は請求項２に記
載のように、請求項１において、基板の面方位が、（１
００）面から＜１１１＞方向へ、５度ないし３０度の範
囲内で傾斜した半導体基板を用いて半導体発光素子とす
るものである。このような構成とすることにより、Ｇｅ
層とII−VI族化合物層との極性の差によるアンチフェイ
ズドメインの発生を効果的に防ぐことができる。
【０００５】
【発明の実施の形態】本発明の実施の形態について、図
面を用いてさらに詳細に説明する。なお、本実施の形態
は一つの例示であって、本発明の技術的範囲を逸脱しな
い範囲において、種々の変更もしくは改良を行い得るこ
とは言うまでもない。 （実施の形態１）本実施の形態においては、基板結晶に
ｐ型ＧａＡｓの（３１１）面〔（１００）面を２５.２
°＜１１１＞方向へ傾けた面方位〕、発光素子を形成す
るII−VI族化合物薄膜からなる多層積層構造に、Ｚｎ、
Ｃｄ、Ｍｇ、Ｓ、Ｓｅのうち少なくとも２種類以上の元
素からなる化合物薄膜、電位障壁の低減のための緩衝層
に、ｐ型Ｇｅ層とｐ型ＺｎＳ0.03Ｓｅ0.97層からなる超
格子とした場合を選び、本発明の効果を具体的に説明す
る。また、図１（ａ）、（ｂ）は、本発明の半導体発光
素子構造を示す代表的な模式図であり、図１（ｂ）は、
図１（ａ）の緩衝層の構造を示す模式図である。なお、
図２は、図１に示す半導体発光素子構造を加工して作製
した半導体レーザダイオード（ＬＤ）の構造を示す模式
図である。 〈緩衝層の成長〉ｐ型ＧａＡｓ基板（３１１）面１上
に、分子線エピタキシー（ＭＢＥ）法を用いて、厚さ
０.２μｍのＧａドープｐ型Ｇｅ層（正孔濃度５×１０
18／ｃｍ3）２を成長する。この上に、Ｇａドープｐ型
Ｇｅ層（正孔濃度５×１０18／ｃｍ3）３と、窒素ドー
プｐ型ＺｎＳ0.07Ｓｅ0.93層（正孔濃度５×１０17／ｃ
ｍ3）４とを、交互に２０回積層した超格子層を緩衝層
として初めに成長する。この緩衝層では、図１（ｂ）に
示すように、Ｇａドープｐ型Ｇｅ層３の厚さを、最上層
では５Åとして１周期ごとに５Åずつ増やしている。ま
た、ｐ型ＺｎＳ0.07−Ｓｅ0.93層４の厚さは、最上層で
は１００Åとして１周期ごとに５Åずつ減らしている。 〈発光部分の成長〉上記した超格子層を有する緩衝層上
に、Ｚｎ、Ｃｄ、Ｍｇ、Ｓ、Ｓｅのうちの少なくとも２
種類以上の元素からなるII−VI族化合物薄膜を積層し
て、素子の発光部分を形成する。始めに、厚さ１.２μ
ｍの窒素ドープｐ型Ｚｎ0.9Ｍｇ0.1−Ｓ0.14Ｓｅ0.86ク
ラッド層（正孔濃度１×１０17／ｃｍ3）５、厚さ０.１
μｍのノンドープＺｎＳ0.07Ｓｅ0.93光導波層６、厚さ
８ｎｍのノンドープＺｎ0.85−Ｃｄ0.15Ｓｅ活性層７、
厚さ０.１μｍのノンドープＺｎＳ0.07Ｓｅ0.93光導波
層８、厚さ１.０μｍの塩素ドープｎ型Ｚｎ0.9Ｍｇ0.1
Ｓ0.14Ｓｅ0.86クラッド層（電子濃度１×１０18／ｃｍ
3）９、厚さ０.２μｍの塩素ドープｎ型ＺｎＳ0.07Ｓｅ
0.93（正孔濃度５×１０18／ｃｍ3）１０の順に、基板
温度３５０℃で成長し、図１（ａ）に示すような半導体
レーザダイオード（ＬＤ）構造を得た。このようにして
成長したＬＤ用ウェハを構成する各層の格子定数は、
５.６５０Å（Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86）から５.
６６１Å（Ｇｅ）の範囲内にあり、基板であるＧａＡｓ
結晶の格子定数５.６５３３Åとほぼ整合している。こ
こでは、ＭＢＥ法を用いたが、結晶成長法はＭＯＶＰＥ
（有機金属気相成長）法でも、ガスソースＭＢＥ法であ
っても本発明の素子作製プロセスに適用することができ
る。 〈ＬＤ素子の作製〉次に、上記ＬＤウェハを用いて実際
にＬＤ素子を作製する。初めに、このＬＤウエハ上に、
ｒｆマグネトロンスパッタにより厚さ２００ｎｍのＳｉ
Ｏ2膜を形成し、フォトリソグラフィ技術を用いて、幅
１０μｍのストライプ状にＳｉＯ2膜を残す。このウエ
ハを、飽和臭素水あるいは重クロム酸カリウムを主成分
とするエッチャントを用いて逆メサ型にエッチングした
後、ＭＯＶＰＥ法による選択成長技術を用いて高抵抗Ｚ
ｎＳ膜１２中に埋め込む。ＳｉＯ2膜は、フッ酸をエッ
チャントに用いて除去する。ＳｉＯ2膜のエッチング
後、電子ビーム蒸着法により、厚さ１００ｎｍのＴｉ膜
１３と厚さ２００ｎｍの金膜１４を連続して形成し、電
極とする。一方、基板側には、金−亜鉛−ニッケル合金
膜（金８０％、亜鉛１５％、ニッケル５％）１５を厚さ
５００ｎｍ真空蒸着して電極を形成し、ＬＤ素子を得た
（図２参照）。その後、窒素雰囲気中で２５０℃、３０
秒の条件でフラッシュアニールし、電極金属と半導体と
の密着性の向上を図る。最後に、劈開によりＬＤチップ
をウエハから切り出した。 〈素子特性〉切り出した素子を、ジャンクションダウン
でダイアモンドヒートシンク上に金錫共晶合金を用いて
マウントし、室温での素子特性を測定した。図３は、室
温で直流電源により駆動した時の電流−電圧特性を、本
発明の緩衝層を用いた場合（実線）と、用いていない場
合（鎖線）とを比較して示したものである。本発明の緩
衝層を用いた場合には、用いていない場合に比べて、約
６〜８Ｖ程度、低い電圧で同じ電流を流すことが可能と
なっている。続いて、素子寿命の測定を行った。寿命の
測定は、ＬＤ素子の光出力が１０ｍＷの一定値となるよ
うに直流電源により駆動して行った。図４は、本発明の
緩衝層を用いたＬＤ素子における駆動電流の時間的変化
を示している。駆動電流は、最初の３０分程度は、ほぼ
４０ｍＡ程度の一定値となっているが、３０分を過ぎた
辺りから増加し始め、４５分程度で素子はレーザ動作を
しなくなる。一方、緩衝層無しの場合には、室温でのレ
ーザ動作は不可能であった。
面を用いてさらに詳細に説明する。なお、本実施の形態
は一つの例示であって、本発明の技術的範囲を逸脱しな
い範囲において、種々の変更もしくは改良を行い得るこ
とは言うまでもない。 （実施の形態１）本実施の形態においては、基板結晶に
ｐ型ＧａＡｓの（３１１）面〔（１００）面を２５.２
°＜１１１＞方向へ傾けた面方位〕、発光素子を形成す
るII−VI族化合物薄膜からなる多層積層構造に、Ｚｎ、
Ｃｄ、Ｍｇ、Ｓ、Ｓｅのうち少なくとも２種類以上の元
素からなる化合物薄膜、電位障壁の低減のための緩衝層
に、ｐ型Ｇｅ層とｐ型ＺｎＳ0.03Ｓｅ0.97層からなる超
格子とした場合を選び、本発明の効果を具体的に説明す
る。また、図１（ａ）、（ｂ）は、本発明の半導体発光
素子構造を示す代表的な模式図であり、図１（ｂ）は、
図１（ａ）の緩衝層の構造を示す模式図である。なお、
図２は、図１に示す半導体発光素子構造を加工して作製
した半導体レーザダイオード（ＬＤ）の構造を示す模式
図である。 〈緩衝層の成長〉ｐ型ＧａＡｓ基板（３１１）面１上
に、分子線エピタキシー（ＭＢＥ）法を用いて、厚さ
０.２μｍのＧａドープｐ型Ｇｅ層（正孔濃度５×１０
18／ｃｍ3）２を成長する。この上に、Ｇａドープｐ型
Ｇｅ層（正孔濃度５×１０18／ｃｍ3）３と、窒素ドー
プｐ型ＺｎＳ0.07Ｓｅ0.93層（正孔濃度５×１０17／ｃ
ｍ3）４とを、交互に２０回積層した超格子層を緩衝層
として初めに成長する。この緩衝層では、図１（ｂ）に
示すように、Ｇａドープｐ型Ｇｅ層３の厚さを、最上層
では５Åとして１周期ごとに５Åずつ増やしている。ま
た、ｐ型ＺｎＳ0.07−Ｓｅ0.93層４の厚さは、最上層で
は１００Åとして１周期ごとに５Åずつ減らしている。 〈発光部分の成長〉上記した超格子層を有する緩衝層上
に、Ｚｎ、Ｃｄ、Ｍｇ、Ｓ、Ｓｅのうちの少なくとも２
種類以上の元素からなるII−VI族化合物薄膜を積層し
て、素子の発光部分を形成する。始めに、厚さ１.２μ
ｍの窒素ドープｐ型Ｚｎ0.9Ｍｇ0.1−Ｓ0.14Ｓｅ0.86ク
ラッド層（正孔濃度１×１０17／ｃｍ3）５、厚さ０.１
μｍのノンドープＺｎＳ0.07Ｓｅ0.93光導波層６、厚さ
８ｎｍのノンドープＺｎ0.85−Ｃｄ0.15Ｓｅ活性層７、
厚さ０.１μｍのノンドープＺｎＳ0.07Ｓｅ0.93光導波
層８、厚さ１.０μｍの塩素ドープｎ型Ｚｎ0.9Ｍｇ0.1
Ｓ0.14Ｓｅ0.86クラッド層（電子濃度１×１０18／ｃｍ
3）９、厚さ０.２μｍの塩素ドープｎ型ＺｎＳ0.07Ｓｅ
0.93（正孔濃度５×１０18／ｃｍ3）１０の順に、基板
温度３５０℃で成長し、図１（ａ）に示すような半導体
レーザダイオード（ＬＤ）構造を得た。このようにして
成長したＬＤ用ウェハを構成する各層の格子定数は、
５.６５０Å（Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86）から５.
６６１Å（Ｇｅ）の範囲内にあり、基板であるＧａＡｓ
結晶の格子定数５.６５３３Åとほぼ整合している。こ
こでは、ＭＢＥ法を用いたが、結晶成長法はＭＯＶＰＥ
（有機金属気相成長）法でも、ガスソースＭＢＥ法であ
っても本発明の素子作製プロセスに適用することができ
る。 〈ＬＤ素子の作製〉次に、上記ＬＤウェハを用いて実際
にＬＤ素子を作製する。初めに、このＬＤウエハ上に、
ｒｆマグネトロンスパッタにより厚さ２００ｎｍのＳｉ
Ｏ2膜を形成し、フォトリソグラフィ技術を用いて、幅
１０μｍのストライプ状にＳｉＯ2膜を残す。このウエ
ハを、飽和臭素水あるいは重クロム酸カリウムを主成分
とするエッチャントを用いて逆メサ型にエッチングした
後、ＭＯＶＰＥ法による選択成長技術を用いて高抵抗Ｚ
ｎＳ膜１２中に埋め込む。ＳｉＯ2膜は、フッ酸をエッ
チャントに用いて除去する。ＳｉＯ2膜のエッチング
後、電子ビーム蒸着法により、厚さ１００ｎｍのＴｉ膜
１３と厚さ２００ｎｍの金膜１４を連続して形成し、電
極とする。一方、基板側には、金−亜鉛−ニッケル合金
膜（金８０％、亜鉛１５％、ニッケル５％）１５を厚さ
５００ｎｍ真空蒸着して電極を形成し、ＬＤ素子を得た
（図２参照）。その後、窒素雰囲気中で２５０℃、３０
秒の条件でフラッシュアニールし、電極金属と半導体と
の密着性の向上を図る。最後に、劈開によりＬＤチップ
をウエハから切り出した。 〈素子特性〉切り出した素子を、ジャンクションダウン
でダイアモンドヒートシンク上に金錫共晶合金を用いて
マウントし、室温での素子特性を測定した。図３は、室
温で直流電源により駆動した時の電流−電圧特性を、本
発明の緩衝層を用いた場合（実線）と、用いていない場
合（鎖線）とを比較して示したものである。本発明の緩
衝層を用いた場合には、用いていない場合に比べて、約
６〜８Ｖ程度、低い電圧で同じ電流を流すことが可能と
なっている。続いて、素子寿命の測定を行った。寿命の
測定は、ＬＤ素子の光出力が１０ｍＷの一定値となるよ
うに直流電源により駆動して行った。図４は、本発明の
緩衝層を用いたＬＤ素子における駆動電流の時間的変化
を示している。駆動電流は、最初の３０分程度は、ほぼ
４０ｍＡ程度の一定値となっているが、３０分を過ぎた
辺りから増加し始め、４５分程度で素子はレーザ動作を
しなくなる。一方、緩衝層無しの場合には、室温でのレ
ーザ動作は不可能であった。
【０００６】（実施の形態２）本実施の形態において
は、実施の形態１で示したものと同一構造の発光素子
を、基板の（１００）面を＜１１１＞方向に種々の角度
（０〜４５°）傾斜させたＧａＡｓ基板上に形成して、
本発明の発光素子の基板面方位の傾斜角に対する依存性
を調べた。 〈発光素子の作製〉本実施の形態で作製する発光素子
は、実施の形態１と同一のものであり、ウエハの成長条
件も素子作製プロセスも実施の形態１と同様にして行っ
た。 〈素子特性〉実施の形態１と同様に、切り出した素子を
ジャンクションダウンでダイアモンドヒートシンク上に
金錫共晶合金を用いてマウントし、室温で直流電源によ
り駆動した時の素子寿命を測定した。素子寿命の測定
は、ＬＤ素子の光出力が１０ｍＷの一定値となるように
素子を駆動し、駆動電流が５００ｍＡを越えた時点を寿
命と判定することで行った。図５は、ＬＤ素子の寿命
（分）と基板面方位の傾斜角（度）の関係を示すもので
ある。図より明らかなように、基板面方位の傾斜角が５
〜３０°の間では素子寿命（分）は、ほぼ３０分以上を
示しているが、この傾斜角の範囲外では、急激に素子寿
命が減少している。この結果から、本発明の発光素子に
おいて、超格子構造の緩衝層が充分に効果を発揮するた
めには、面方位が、おおよそ５〜３０°の傾斜角を持つ
基板を使用する必要があることが分かる。以上の実施の
形態では、ｐ型ＧａＡｓ基板を用いた場合を示したが、
ｐ型Ｇｅ基板を用いた場合においても、上記実施の形態
１、２と同様の結果が得られることを確認している。
は、実施の形態１で示したものと同一構造の発光素子
を、基板の（１００）面を＜１１１＞方向に種々の角度
（０〜４５°）傾斜させたＧａＡｓ基板上に形成して、
本発明の発光素子の基板面方位の傾斜角に対する依存性
を調べた。 〈発光素子の作製〉本実施の形態で作製する発光素子
は、実施の形態１と同一のものであり、ウエハの成長条
件も素子作製プロセスも実施の形態１と同様にして行っ
た。 〈素子特性〉実施の形態１と同様に、切り出した素子を
ジャンクションダウンでダイアモンドヒートシンク上に
金錫共晶合金を用いてマウントし、室温で直流電源によ
り駆動した時の素子寿命を測定した。素子寿命の測定
は、ＬＤ素子の光出力が１０ｍＷの一定値となるように
素子を駆動し、駆動電流が５００ｍＡを越えた時点を寿
命と判定することで行った。図５は、ＬＤ素子の寿命
（分）と基板面方位の傾斜角（度）の関係を示すもので
ある。図より明らかなように、基板面方位の傾斜角が５
〜３０°の間では素子寿命（分）は、ほぼ３０分以上を
示しているが、この傾斜角の範囲外では、急激に素子寿
命が減少している。この結果から、本発明の発光素子に
おいて、超格子構造の緩衝層が充分に効果を発揮するた
めには、面方位が、おおよそ５〜３０°の傾斜角を持つ
基板を使用する必要があることが分かる。以上の実施の
形態では、ｐ型ＧａＡｓ基板を用いた場合を示したが、
ｐ型Ｇｅ基板を用いた場合においても、上記実施の形態
１、２と同様の結果が得られることを確認している。
【０００７】
【発明の効果】以上詳細に説明したごとく、本発明の半
導体発光素子は、緩衝層として、Ｇｅ層は量子井戸層、
II−VI族化合物半導体層は障壁層として作用する超格子
を用い、しかも、Ｇｅの井戸層はＧａＡｓ基板より遠ざ
かるにしたがい薄くなるように配設し、他方、II−VI族
障壁層は厚くなるように配設するので、Ｇｅ層はＧａＡ
ｓ基板よりもバンドギャップが狭く、ＧａＡｓ基板から
見るとＧｅ層は障壁を形成しない。したがって、Ｇｅの
井戸層と、II−VI族障壁層の厚さが変化していくと、Ｇ
ｅの井戸層内に形成されるホールの量子準位は漸次上昇
し、II−VI族障壁層の価電子端に近づき、ＧａＡｓ基板
と緩衝層の上に成長するII−VI族化合物半導体成長層の
間の電位障壁が緩やかに緩和されていく。このため、Ｇ
ａＡｓ基板からII−VI族成長層へのホールの移動が容易
となり、低い電圧であっても電流が流れるようになるの
で、室温でのレーザ動作が可能となりＬＤ素子の実用化
を進めていく上で極めて有効である。
導体発光素子は、緩衝層として、Ｇｅ層は量子井戸層、
II−VI族化合物半導体層は障壁層として作用する超格子
を用い、しかも、Ｇｅの井戸層はＧａＡｓ基板より遠ざ
かるにしたがい薄くなるように配設し、他方、II−VI族
障壁層は厚くなるように配設するので、Ｇｅ層はＧａＡ
ｓ基板よりもバンドギャップが狭く、ＧａＡｓ基板から
見るとＧｅ層は障壁を形成しない。したがって、Ｇｅの
井戸層と、II−VI族障壁層の厚さが変化していくと、Ｇ
ｅの井戸層内に形成されるホールの量子準位は漸次上昇
し、II−VI族障壁層の価電子端に近づき、ＧａＡｓ基板
と緩衝層の上に成長するII−VI族化合物半導体成長層の
間の電位障壁が緩やかに緩和されていく。このため、Ｇ
ａＡｓ基板からII−VI族成長層へのホールの移動が容易
となり、低い電圧であっても電流が流れるようになるの
で、室温でのレーザ動作が可能となりＬＤ素子の実用化
を進めていく上で極めて有効である。
【図面の簡単な説明】
【図１】本発明の実施の形態１で例示した半導体発光素
子の構造を示す模式図。
子の構造を示す模式図。
【図２】図１に示した素子構造を加工して作製したＬＤ
素子の構造を示す模式図。
素子の構造を示す模式図。
【図３】本発明の実施の形態１で例示したＬＤ素子の電
流−電圧特性を示すグラフ。
流−電圧特性を示すグラフ。
【図４】本発明の実施の形態１で例示したＬＤ素子の室
温における動作時の駆動電流の時間的変化を示すグラ
フ。
温における動作時の駆動電流の時間的変化を示すグラ
フ。
【図５】本発明の実施の形態２で例示したＬＤ素子の基
板面方位の傾斜角と室温における連続動作時の素子寿命
を示すグラフ。
板面方位の傾斜角と室温における連続動作時の素子寿命
を示すグラフ。
１…ｐ型ＧａＡｓ基板（３１１）面 ２…Ｇａドープｐ型Ｇｅ層（正孔濃度5×1018／ｃｍ3） ３…Ｇａドープｐ型Ｇｅ層（正孔濃度5×1018／ｃｍ3） ４…窒素ドープＺｎＳ0.07Ｓｅ0.93層（正孔濃度5×10
17／ｃｍ3） ５…窒素ドープｐ型Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86層
（正孔濃度1×1017／ｃｍ3） ６…ノンドープＺｎＳ0.07Ｓｅ0.93光導波層 ７…Ｚｎ0.85Ｃｄ0.15Ｓｅ活性層 ８…ノンドープＺｎＳ0.07Ｓｅ0.93光導波層 ９…塩素ドープｎ型Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86層
（電子濃度1×1018／ｃｍ3） １０…塩素ドープｎ型ＺｎＳ0.07Ｓｅ0.93層（電子濃度
5×1018／ｃｍ3） １２…高抵抗ＺｎＳ膜 １３…Ｔｉ膜 １４…金膜 １５…金−亜鉛−Ｎｉ合金膜 １６…緩衝層
17／ｃｍ3） ５…窒素ドープｐ型Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86層
（正孔濃度1×1017／ｃｍ3） ６…ノンドープＺｎＳ0.07Ｓｅ0.93光導波層 ７…Ｚｎ0.85Ｃｄ0.15Ｓｅ活性層 ８…ノンドープＺｎＳ0.07Ｓｅ0.93光導波層 ９…塩素ドープｎ型Ｚｎ0.9Ｍｇ0.1Ｓ0.14Ｓｅ0.86層
（電子濃度1×1018／ｃｍ3） １０…塩素ドープｎ型ＺｎＳ0.07Ｓｅ0.93層（電子濃度
5×1018／ｃｍ3） １２…高抵抗ＺｎＳ膜 １３…Ｔｉ膜 １４…金膜 １５…金−亜鉛−Ｎｉ合金膜 １６…緩衝層
Claims (2)
- 【請求項１】ｐ型の導電性を有するIII−Ｖ族化合物半
導体もしくはＧｅからなる基板と、該基板上に形成され
たｐ型の導電性を有する緩衝層と、該緩衝層上に形成さ
れたII−VI族化合物半導体を活性層とする発光部を少な
くとも有する半導体発光素子において、上記緩衝層は、
Ｇｅ層とII−VI族化合物半導体層を交互に複数回積層し
た超格子からなり、該超格子のＧｅ層は基板から遠ざか
るにしたがい漸次薄くなるように配設すると同時に、上
記II−VI族化合物半導体層は基板から遠ざかるにしたが
い漸次厚くなるように配設してなることを特徴とする半
導体発光素子。 - 【請求項２】請求項１において、基板の面方位が、（１
００）面から＜１１１＞方向へ、５度ないし３０度の範
囲内で傾斜していることを特徴とする半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19488495A JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19488495A JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946000A true JPH0946000A (ja) | 1997-02-14 |
Family
ID=16331930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19488495A Pending JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946000A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
| KR100764433B1 (ko) * | 2006-04-06 | 2007-10-05 | 삼성전기주식회사 | 질화물 반도체 소자 |
| CN105609603A (zh) * | 2016-03-02 | 2016-05-25 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层 |
| CN105762247A (zh) * | 2016-03-02 | 2016-07-13 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层制作方法 |
-
1995
- 1995-07-31 JP JP19488495A patent/JPH0946000A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
| KR100764433B1 (ko) * | 2006-04-06 | 2007-10-05 | 삼성전기주식회사 | 질화물 반도체 소자 |
| CN105609603A (zh) * | 2016-03-02 | 2016-05-25 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层 |
| CN105762247A (zh) * | 2016-03-02 | 2016-07-13 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3270476B2 (ja) | オーミックコンタクト及びｉｉ−ｖｉ族化合物半導体素子並びにこれらの製造方法 | |
| US20060192209A1 (en) | Optical integrated semiconductor light emitting device | |
| US5113233A (en) | Compound semiconductor luminescent device | |
| JPH11330546A (ja) | Ｉｉｉ族窒化物半導体およびその製造方法 | |
| US5163064A (en) | Laser diode array and manufacturing method thereof | |
| JP2004356196A (ja) | 酸化物半導体発光素子 | |
| US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
| JPH0946000A (ja) | 半導体発光素子 | |
| EP0556461B1 (en) | Semiconductor laser | |
| US5022037A (en) | Semiconductor laser device | |
| JP3460181B2 (ja) | 垂直共振器型発光素子及びその製造方法 | |
| JPH0870155A (ja) | 半導体発光素子 | |
| JP2004095649A (ja) | 酸化物半導体発光素子 | |
| JP2005268725A (ja) | 半導体素子およびその製造方法 | |
| JP3288480B2 (ja) | 半導体発光装置の製造方法 | |
| JP3344633B2 (ja) | Ｉｉ−ｖｉ族半導体レーザおよびその形成法 | |
| US20040247007A1 (en) | Edge-emitting type semiconductor laser | |
| JPH08148479A (ja) | 半導体のエッチングマスクとその製造方法及び半導体の加工方法と半導体レーザの製造方法 | |
| EP0901697A2 (en) | Semiconductor laser | |
| JPH0870154A (ja) | 半導体光素子 | |
| JPH07193216A (ja) | 電極構造およびその製造方法 | |
| RU2351047C2 (ru) | Тонкопленочный полупроводниковый инжекционный лазер на основе многопроходной полупроводниковой гетероструктуры (варианты) | |
| JPS60246689A (ja) | 面発光型半導体レ−ザ | |
| JPH05102612A (ja) | レーザダイオード | |
| JPH10190151A (ja) | 半導体発光素子 |