JPH0946000A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0946000A JPH0946000A JP19488495A JP19488495A JPH0946000A JP H0946000 A JPH0946000 A JP H0946000A JP 19488495 A JP19488495 A JP 19488495A JP 19488495 A JP19488495 A JP 19488495A JP H0946000 A JPH0946000 A JP H0946000A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group
- barrier
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】半導体発光素子を形成するp型伝導性のII−VI
族化合物薄膜とp型伝導性の基板結晶との間に形成され
る電位障壁を低減できる新たな緩衝層構造を提案し、p
型伝導性基板結晶上に成長したII−VI族化合物薄膜から
なる半導体発光素子の長寿命化と素子特性の向上を図
る。 【解決手段】p型の導電性を有するIII−V族化合物半
導体もしくはGeからなる基板と、基板上に形成された
p型の導電性を有する緩衝層と、緩衝層上に形成された
II−VI族化合物半導体を活性層とする発光部を少なくと
も有する半導体発光素子において、緩衝層は、Ge層と
II−VI族化合物半導体層を交互に複数回積層された超格
子であり、超格子のGe層は基板から遠ざかるにしたが
い漸次薄くなるように配設すると同時に、II−VI族化合
物半導体層は基板から遠ざかるにしたがい漸次厚くなる
ように配設した半導体発光素子。
族化合物薄膜とp型伝導性の基板結晶との間に形成され
る電位障壁を低減できる新たな緩衝層構造を提案し、p
型伝導性基板結晶上に成長したII−VI族化合物薄膜から
なる半導体発光素子の長寿命化と素子特性の向上を図
る。 【解決手段】p型の導電性を有するIII−V族化合物半
導体もしくはGeからなる基板と、基板上に形成された
p型の導電性を有する緩衝層と、緩衝層上に形成された
II−VI族化合物半導体を活性層とする発光部を少なくと
も有する半導体発光素子において、緩衝層は、Ge層と
II−VI族化合物半導体層を交互に複数回積層された超格
子であり、超格子のGe層は基板から遠ざかるにしたが
い漸次薄くなるように配設すると同時に、II−VI族化合
物半導体層は基板から遠ざかるにしたがい漸次厚くなる
ように配設した半導体発光素子。
Description
【0001】
【発明の属する技術分野】本発明は、II−VI族化合物半
導体からなる半導体発光素子に関する。
導体からなる半導体発光素子に関する。
【0002】
【従来の技術】従来、Zn、Cd、Mg、Be、S、S
e、Teのうち、少なくとも2種類以上の元素からなる
II−VI族化合物(以下、II−VI族化合物と言う)を発光
層とする半導体発光素子においては、格子定数の整合性
の良いGaAsが基板結晶として広く用いられている。
p型伝導性を有するGaAsを基板結晶として用いる場
合、p型伝導性のII−VI族化合物と基板結晶との間にバ
ンド不連続による電位障壁が形成され、発光素子が高抵
抗化する問題が生じる。そのため、p型伝導性を有する
基板結晶上に成長させた半導体発光素子は、動作電圧が
高く、室温での動作が困難であったり、また、室温で動
作しても素子特性が急速に劣化するという問題があっ
た。
e、Teのうち、少なくとも2種類以上の元素からなる
II−VI族化合物(以下、II−VI族化合物と言う)を発光
層とする半導体発光素子においては、格子定数の整合性
の良いGaAsが基板結晶として広く用いられている。
p型伝導性を有するGaAsを基板結晶として用いる場
合、p型伝導性のII−VI族化合物と基板結晶との間にバ
ンド不連続による電位障壁が形成され、発光素子が高抵
抗化する問題が生じる。そのため、p型伝導性を有する
基板結晶上に成長させた半導体発光素子は、動作電圧が
高く、室温での動作が困難であったり、また、室温で動
作しても素子特性が急速に劣化するという問題があっ
た。
【0003】
【発明が解決しようとする課題】従来の半導体発光素子
において、バンド不連続による電位障壁の形成は、p型
伝導性を有するII−VI族半導体の固有の性質に起因する
ものであり、GaAs以外のIII−V族半導体基板やG
e等を基板に用いても解決できない問題であった。本発
明の目的は、半導体発光素子を形成するp型伝導性のII
−VI族化合物薄膜とp型伝導性の基板結晶との間に形成
される電位障壁を低減できる新たな緩衝層構造を提案
し、p型伝導性基板結晶上に成長したII−VI族化合物薄
膜からなる半導体発光素子の長寿命化と素子特性の向上
を図ることができる新規な構造の半導体発光素子を提供
することにある。
において、バンド不連続による電位障壁の形成は、p型
伝導性を有するII−VI族半導体の固有の性質に起因する
ものであり、GaAs以外のIII−V族半導体基板やG
e等を基板に用いても解決できない問題であった。本発
明の目的は、半導体発光素子を形成するp型伝導性のII
−VI族化合物薄膜とp型伝導性の基板結晶との間に形成
される電位障壁を低減できる新たな緩衝層構造を提案
し、p型伝導性基板結晶上に成長したII−VI族化合物薄
膜からなる半導体発光素子の長寿命化と素子特性の向上
を図ることができる新規な構造の半導体発光素子を提供
することにある。
【0004】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明の半導体発光素子においては、高キ
ャリア濃度のp型ドーピングが可能、かつII−VI族化合
物と格子整合が可能なGe半導体薄膜に注目し、p型伝
導性のGe薄膜とII−VI族化合物薄膜からなる超格子層
を、電位障壁低減のための緩衝層として、p型伝導性の
基板結晶とII−VI族化合物層からなる発光層との間に形
成する。ここで、超格子を形成するGe層は、基板から
離れた層ほど漸次薄くなるように設定し、同時に超格子
を形成するII−VI族化合物層は、基板から離れた層ほど
漸次厚くなるように設定する。また、Ge層とII−VI族
化合物層との極性の差によりアンチフェイズドメインが
発生するのを防ぐために、結晶成長用の基板としては、
(100)面を<111>方向に5〜30°(度)程
度、傾けた面方位を用いるものである。すなわち、本発
明は具体的には特許請求の範囲に記載のような構成とす
るものであり、請求項1に記載のように、p型の導電性
を有するIII−V族化合物半導体もしくはGeからなる
基板と、該基板上に形成されたp型の導電性を有する緩
衝層と、該緩衝層上に形成されたII−VI族化合物半導体
を活性層とする発光部を少なくとも有する半導体発光素
子において、上記緩衝層は、Ge層とII−VI族化合物半
導体層を交互に複数回積層された超格子からなり、該超
格子のGe層は基板から遠ざかるにしたがい漸次薄くな
るように配設すると同時に、上記II−VI族化合物半導体
層は基板から遠ざかるにしたがい漸次厚くなるように配
設した超格子構造とするものである。上記超格子からな
る緩衝層は、例えば、図1(b)に示すように、Ge層
は量子井戸層、II−VI族化合物半導体層は障壁層として
作用するものであり、しかも、Geの井戸層はGaAs
基板より遠ざかるにしたがい薄くなり、他方、II−VI族
障壁層は厚くなっていく。Ge層はGaAs基板よりも
バンドギャップが狭く、GaAs基板から見るとGe層
は障壁を形成しない。したがって、図1(b)に示すよ
うに、Geの井戸層と、II−VI族障壁層の厚さが変化し
ていくと、Geの井戸層内に形成されるホールの量子準
位は漸次上昇し、II−VI族障壁層の価電子端に近づく。
したがって、GaAs基板と緩衝層の上に成長するII−
VI族化合物半導体成長層の間の電位障壁が緩やかに緩和
されていく。そのため、GaAs基板からII−VI族成長
層へのホールの移動が容易となり、低い電圧であっても
電流が流れるようになる。また、本発明は請求項2に記
載のように、請求項1において、基板の面方位が、(1
00)面から<111>方向へ、5度ないし30度の範
囲内で傾斜した半導体基板を用いて半導体発光素子とす
るものである。このような構成とすることにより、Ge
層とII−VI族化合物層との極性の差によるアンチフェイ
ズドメインの発生を効果的に防ぐことができる。
するために、本発明の半導体発光素子においては、高キ
ャリア濃度のp型ドーピングが可能、かつII−VI族化合
物と格子整合が可能なGe半導体薄膜に注目し、p型伝
導性のGe薄膜とII−VI族化合物薄膜からなる超格子層
を、電位障壁低減のための緩衝層として、p型伝導性の
基板結晶とII−VI族化合物層からなる発光層との間に形
成する。ここで、超格子を形成するGe層は、基板から
離れた層ほど漸次薄くなるように設定し、同時に超格子
を形成するII−VI族化合物層は、基板から離れた層ほど
漸次厚くなるように設定する。また、Ge層とII−VI族
化合物層との極性の差によりアンチフェイズドメインが
発生するのを防ぐために、結晶成長用の基板としては、
(100)面を<111>方向に5〜30°(度)程
度、傾けた面方位を用いるものである。すなわち、本発
明は具体的には特許請求の範囲に記載のような構成とす
るものであり、請求項1に記載のように、p型の導電性
を有するIII−V族化合物半導体もしくはGeからなる
基板と、該基板上に形成されたp型の導電性を有する緩
衝層と、該緩衝層上に形成されたII−VI族化合物半導体
を活性層とする発光部を少なくとも有する半導体発光素
子において、上記緩衝層は、Ge層とII−VI族化合物半
導体層を交互に複数回積層された超格子からなり、該超
格子のGe層は基板から遠ざかるにしたがい漸次薄くな
るように配設すると同時に、上記II−VI族化合物半導体
層は基板から遠ざかるにしたがい漸次厚くなるように配
設した超格子構造とするものである。上記超格子からな
る緩衝層は、例えば、図1(b)に示すように、Ge層
は量子井戸層、II−VI族化合物半導体層は障壁層として
作用するものであり、しかも、Geの井戸層はGaAs
基板より遠ざかるにしたがい薄くなり、他方、II−VI族
障壁層は厚くなっていく。Ge層はGaAs基板よりも
バンドギャップが狭く、GaAs基板から見るとGe層
は障壁を形成しない。したがって、図1(b)に示すよ
うに、Geの井戸層と、II−VI族障壁層の厚さが変化し
ていくと、Geの井戸層内に形成されるホールの量子準
位は漸次上昇し、II−VI族障壁層の価電子端に近づく。
したがって、GaAs基板と緩衝層の上に成長するII−
VI族化合物半導体成長層の間の電位障壁が緩やかに緩和
されていく。そのため、GaAs基板からII−VI族成長
層へのホールの移動が容易となり、低い電圧であっても
電流が流れるようになる。また、本発明は請求項2に記
載のように、請求項1において、基板の面方位が、(1
00)面から<111>方向へ、5度ないし30度の範
囲内で傾斜した半導体基板を用いて半導体発光素子とす
るものである。このような構成とすることにより、Ge
層とII−VI族化合物層との極性の差によるアンチフェイ
ズドメインの発生を効果的に防ぐことができる。
【0005】
【発明の実施の形態】本発明の実施の形態について、図
面を用いてさらに詳細に説明する。なお、本実施の形態
は一つの例示であって、本発明の技術的範囲を逸脱しな
い範囲において、種々の変更もしくは改良を行い得るこ
とは言うまでもない。 (実施の形態1)本実施の形態においては、基板結晶に
p型GaAsの(311)面〔(100)面を25.2
°<111>方向へ傾けた面方位〕、発光素子を形成す
るII−VI族化合物薄膜からなる多層積層構造に、Zn、
Cd、Mg、S、Seのうち少なくとも2種類以上の元
素からなる化合物薄膜、電位障壁の低減のための緩衝層
に、p型Ge層とp型ZnS0.03Se0.97層からなる超
格子とした場合を選び、本発明の効果を具体的に説明す
る。また、図1(a)、(b)は、本発明の半導体発光
素子構造を示す代表的な模式図であり、図1(b)は、
図1(a)の緩衝層の構造を示す模式図である。なお、
図2は、図1に示す半導体発光素子構造を加工して作製
した半導体レーザダイオード(LD)の構造を示す模式
図である。 〈緩衝層の成長〉p型GaAs基板(311)面1上
に、分子線エピタキシー(MBE)法を用いて、厚さ
0.2μmのGaドープp型Ge層(正孔濃度5×10
18/cm3)2を成長する。この上に、Gaドープp型
Ge層(正孔濃度5×1018/cm3)3と、窒素ドー
プp型ZnS0.07Se0.93層(正孔濃度5×1017/c
m3)4とを、交互に20回積層した超格子層を緩衝層
として初めに成長する。この緩衝層では、図1(b)に
示すように、Gaドープp型Ge層3の厚さを、最上層
では5Åとして1周期ごとに5Åずつ増やしている。ま
た、p型ZnS0.07−Se0.93層4の厚さは、最上層で
は100Åとして1周期ごとに5Åずつ減らしている。 〈発光部分の成長〉上記した超格子層を有する緩衝層上
に、Zn、Cd、Mg、S、Seのうちの少なくとも2
種類以上の元素からなるII−VI族化合物薄膜を積層し
て、素子の発光部分を形成する。始めに、厚さ1.2μ
mの窒素ドープp型Zn0.9Mg0.1−S0.14Se0.86ク
ラッド層(正孔濃度1×1017/cm3)5、厚さ0.1
μmのノンドープZnS0.07Se0.93光導波層6、厚さ
8nmのノンドープZn0.85−Cd0.15Se活性層7、
厚さ0.1μmのノンドープZnS0.07Se0.93光導波
層8、厚さ1.0μmの塩素ドープn型Zn0.9Mg0.1
S0.14Se0.86クラッド層(電子濃度1×1018/cm
3)9、厚さ0.2μmの塩素ドープn型ZnS0.07Se
0.93(正孔濃度5×1018/cm3)10の順に、基板
温度350℃で成長し、図1(a)に示すような半導体
レーザダイオード(LD)構造を得た。このようにして
成長したLD用ウェハを構成する各層の格子定数は、
5.650Å(Zn0.9Mg0.1S0.14Se0.86)から5.
661Å(Ge)の範囲内にあり、基板であるGaAs
結晶の格子定数5.6533Åとほぼ整合している。こ
こでは、MBE法を用いたが、結晶成長法はMOVPE
(有機金属気相成長)法でも、ガスソースMBE法であ
っても本発明の素子作製プロセスに適用することができ
る。 〈LD素子の作製〉次に、上記LDウェハを用いて実際
にLD素子を作製する。初めに、このLDウエハ上に、
rfマグネトロンスパッタにより厚さ200nmのSi
O2膜を形成し、フォトリソグラフィ技術を用いて、幅
10μmのストライプ状にSiO2膜を残す。このウエ
ハを、飽和臭素水あるいは重クロム酸カリウムを主成分
とするエッチャントを用いて逆メサ型にエッチングした
後、MOVPE法による選択成長技術を用いて高抵抗Z
nS膜12中に埋め込む。SiO2膜は、フッ酸をエッ
チャントに用いて除去する。SiO2膜のエッチング
後、電子ビーム蒸着法により、厚さ100nmのTi膜
13と厚さ200nmの金膜14を連続して形成し、電
極とする。一方、基板側には、金−亜鉛−ニッケル合金
膜(金80%、亜鉛15%、ニッケル5%)15を厚さ
500nm真空蒸着して電極を形成し、LD素子を得た
(図2参照)。その後、窒素雰囲気中で250℃、30
秒の条件でフラッシュアニールし、電極金属と半導体と
の密着性の向上を図る。最後に、劈開によりLDチップ
をウエハから切り出した。 〈素子特性〉切り出した素子を、ジャンクションダウン
でダイアモンドヒートシンク上に金錫共晶合金を用いて
マウントし、室温での素子特性を測定した。図3は、室
温で直流電源により駆動した時の電流−電圧特性を、本
発明の緩衝層を用いた場合(実線)と、用いていない場
合(鎖線)とを比較して示したものである。本発明の緩
衝層を用いた場合には、用いていない場合に比べて、約
6〜8V程度、低い電圧で同じ電流を流すことが可能と
なっている。続いて、素子寿命の測定を行った。寿命の
測定は、LD素子の光出力が10mWの一定値となるよ
うに直流電源により駆動して行った。図4は、本発明の
緩衝層を用いたLD素子における駆動電流の時間的変化
を示している。駆動電流は、最初の30分程度は、ほぼ
40mA程度の一定値となっているが、30分を過ぎた
辺りから増加し始め、45分程度で素子はレーザ動作を
しなくなる。一方、緩衝層無しの場合には、室温でのレ
ーザ動作は不可能であった。
面を用いてさらに詳細に説明する。なお、本実施の形態
は一つの例示であって、本発明の技術的範囲を逸脱しな
い範囲において、種々の変更もしくは改良を行い得るこ
とは言うまでもない。 (実施の形態1)本実施の形態においては、基板結晶に
p型GaAsの(311)面〔(100)面を25.2
°<111>方向へ傾けた面方位〕、発光素子を形成す
るII−VI族化合物薄膜からなる多層積層構造に、Zn、
Cd、Mg、S、Seのうち少なくとも2種類以上の元
素からなる化合物薄膜、電位障壁の低減のための緩衝層
に、p型Ge層とp型ZnS0.03Se0.97層からなる超
格子とした場合を選び、本発明の効果を具体的に説明す
る。また、図1(a)、(b)は、本発明の半導体発光
素子構造を示す代表的な模式図であり、図1(b)は、
図1(a)の緩衝層の構造を示す模式図である。なお、
図2は、図1に示す半導体発光素子構造を加工して作製
した半導体レーザダイオード(LD)の構造を示す模式
図である。 〈緩衝層の成長〉p型GaAs基板(311)面1上
に、分子線エピタキシー(MBE)法を用いて、厚さ
0.2μmのGaドープp型Ge層(正孔濃度5×10
18/cm3)2を成長する。この上に、Gaドープp型
Ge層(正孔濃度5×1018/cm3)3と、窒素ドー
プp型ZnS0.07Se0.93層(正孔濃度5×1017/c
m3)4とを、交互に20回積層した超格子層を緩衝層
として初めに成長する。この緩衝層では、図1(b)に
示すように、Gaドープp型Ge層3の厚さを、最上層
では5Åとして1周期ごとに5Åずつ増やしている。ま
た、p型ZnS0.07−Se0.93層4の厚さは、最上層で
は100Åとして1周期ごとに5Åずつ減らしている。 〈発光部分の成長〉上記した超格子層を有する緩衝層上
に、Zn、Cd、Mg、S、Seのうちの少なくとも2
種類以上の元素からなるII−VI族化合物薄膜を積層し
て、素子の発光部分を形成する。始めに、厚さ1.2μ
mの窒素ドープp型Zn0.9Mg0.1−S0.14Se0.86ク
ラッド層(正孔濃度1×1017/cm3)5、厚さ0.1
μmのノンドープZnS0.07Se0.93光導波層6、厚さ
8nmのノンドープZn0.85−Cd0.15Se活性層7、
厚さ0.1μmのノンドープZnS0.07Se0.93光導波
層8、厚さ1.0μmの塩素ドープn型Zn0.9Mg0.1
S0.14Se0.86クラッド層(電子濃度1×1018/cm
3)9、厚さ0.2μmの塩素ドープn型ZnS0.07Se
0.93(正孔濃度5×1018/cm3)10の順に、基板
温度350℃で成長し、図1(a)に示すような半導体
レーザダイオード(LD)構造を得た。このようにして
成長したLD用ウェハを構成する各層の格子定数は、
5.650Å(Zn0.9Mg0.1S0.14Se0.86)から5.
661Å(Ge)の範囲内にあり、基板であるGaAs
結晶の格子定数5.6533Åとほぼ整合している。こ
こでは、MBE法を用いたが、結晶成長法はMOVPE
(有機金属気相成長)法でも、ガスソースMBE法であ
っても本発明の素子作製プロセスに適用することができ
る。 〈LD素子の作製〉次に、上記LDウェハを用いて実際
にLD素子を作製する。初めに、このLDウエハ上に、
rfマグネトロンスパッタにより厚さ200nmのSi
O2膜を形成し、フォトリソグラフィ技術を用いて、幅
10μmのストライプ状にSiO2膜を残す。このウエ
ハを、飽和臭素水あるいは重クロム酸カリウムを主成分
とするエッチャントを用いて逆メサ型にエッチングした
後、MOVPE法による選択成長技術を用いて高抵抗Z
nS膜12中に埋め込む。SiO2膜は、フッ酸をエッ
チャントに用いて除去する。SiO2膜のエッチング
後、電子ビーム蒸着法により、厚さ100nmのTi膜
13と厚さ200nmの金膜14を連続して形成し、電
極とする。一方、基板側には、金−亜鉛−ニッケル合金
膜(金80%、亜鉛15%、ニッケル5%)15を厚さ
500nm真空蒸着して電極を形成し、LD素子を得た
(図2参照)。その後、窒素雰囲気中で250℃、30
秒の条件でフラッシュアニールし、電極金属と半導体と
の密着性の向上を図る。最後に、劈開によりLDチップ
をウエハから切り出した。 〈素子特性〉切り出した素子を、ジャンクションダウン
でダイアモンドヒートシンク上に金錫共晶合金を用いて
マウントし、室温での素子特性を測定した。図3は、室
温で直流電源により駆動した時の電流−電圧特性を、本
発明の緩衝層を用いた場合(実線)と、用いていない場
合(鎖線)とを比較して示したものである。本発明の緩
衝層を用いた場合には、用いていない場合に比べて、約
6〜8V程度、低い電圧で同じ電流を流すことが可能と
なっている。続いて、素子寿命の測定を行った。寿命の
測定は、LD素子の光出力が10mWの一定値となるよ
うに直流電源により駆動して行った。図4は、本発明の
緩衝層を用いたLD素子における駆動電流の時間的変化
を示している。駆動電流は、最初の30分程度は、ほぼ
40mA程度の一定値となっているが、30分を過ぎた
辺りから増加し始め、45分程度で素子はレーザ動作を
しなくなる。一方、緩衝層無しの場合には、室温でのレ
ーザ動作は不可能であった。
【0006】(実施の形態2)本実施の形態において
は、実施の形態1で示したものと同一構造の発光素子
を、基板の(100)面を<111>方向に種々の角度
(0〜45°)傾斜させたGaAs基板上に形成して、
本発明の発光素子の基板面方位の傾斜角に対する依存性
を調べた。 〈発光素子の作製〉本実施の形態で作製する発光素子
は、実施の形態1と同一のものであり、ウエハの成長条
件も素子作製プロセスも実施の形態1と同様にして行っ
た。 〈素子特性〉実施の形態1と同様に、切り出した素子を
ジャンクションダウンでダイアモンドヒートシンク上に
金錫共晶合金を用いてマウントし、室温で直流電源によ
り駆動した時の素子寿命を測定した。素子寿命の測定
は、LD素子の光出力が10mWの一定値となるように
素子を駆動し、駆動電流が500mAを越えた時点を寿
命と判定することで行った。図5は、LD素子の寿命
(分)と基板面方位の傾斜角(度)の関係を示すもので
ある。図より明らかなように、基板面方位の傾斜角が5
〜30°の間では素子寿命(分)は、ほぼ30分以上を
示しているが、この傾斜角の範囲外では、急激に素子寿
命が減少している。この結果から、本発明の発光素子に
おいて、超格子構造の緩衝層が充分に効果を発揮するた
めには、面方位が、おおよそ5〜30°の傾斜角を持つ
基板を使用する必要があることが分かる。以上の実施の
形態では、p型GaAs基板を用いた場合を示したが、
p型Ge基板を用いた場合においても、上記実施の形態
1、2と同様の結果が得られることを確認している。
は、実施の形態1で示したものと同一構造の発光素子
を、基板の(100)面を<111>方向に種々の角度
(0〜45°)傾斜させたGaAs基板上に形成して、
本発明の発光素子の基板面方位の傾斜角に対する依存性
を調べた。 〈発光素子の作製〉本実施の形態で作製する発光素子
は、実施の形態1と同一のものであり、ウエハの成長条
件も素子作製プロセスも実施の形態1と同様にして行っ
た。 〈素子特性〉実施の形態1と同様に、切り出した素子を
ジャンクションダウンでダイアモンドヒートシンク上に
金錫共晶合金を用いてマウントし、室温で直流電源によ
り駆動した時の素子寿命を測定した。素子寿命の測定
は、LD素子の光出力が10mWの一定値となるように
素子を駆動し、駆動電流が500mAを越えた時点を寿
命と判定することで行った。図5は、LD素子の寿命
(分)と基板面方位の傾斜角(度)の関係を示すもので
ある。図より明らかなように、基板面方位の傾斜角が5
〜30°の間では素子寿命(分)は、ほぼ30分以上を
示しているが、この傾斜角の範囲外では、急激に素子寿
命が減少している。この結果から、本発明の発光素子に
おいて、超格子構造の緩衝層が充分に効果を発揮するた
めには、面方位が、おおよそ5〜30°の傾斜角を持つ
基板を使用する必要があることが分かる。以上の実施の
形態では、p型GaAs基板を用いた場合を示したが、
p型Ge基板を用いた場合においても、上記実施の形態
1、2と同様の結果が得られることを確認している。
【0007】
【発明の効果】以上詳細に説明したごとく、本発明の半
導体発光素子は、緩衝層として、Ge層は量子井戸層、
II−VI族化合物半導体層は障壁層として作用する超格子
を用い、しかも、Geの井戸層はGaAs基板より遠ざ
かるにしたがい薄くなるように配設し、他方、II−VI族
障壁層は厚くなるように配設するので、Ge層はGaA
s基板よりもバンドギャップが狭く、GaAs基板から
見るとGe層は障壁を形成しない。したがって、Geの
井戸層と、II−VI族障壁層の厚さが変化していくと、G
eの井戸層内に形成されるホールの量子準位は漸次上昇
し、II−VI族障壁層の価電子端に近づき、GaAs基板
と緩衝層の上に成長するII−VI族化合物半導体成長層の
間の電位障壁が緩やかに緩和されていく。このため、G
aAs基板からII−VI族成長層へのホールの移動が容易
となり、低い電圧であっても電流が流れるようになるの
で、室温でのレーザ動作が可能となりLD素子の実用化
を進めていく上で極めて有効である。
導体発光素子は、緩衝層として、Ge層は量子井戸層、
II−VI族化合物半導体層は障壁層として作用する超格子
を用い、しかも、Geの井戸層はGaAs基板より遠ざ
かるにしたがい薄くなるように配設し、他方、II−VI族
障壁層は厚くなるように配設するので、Ge層はGaA
s基板よりもバンドギャップが狭く、GaAs基板から
見るとGe層は障壁を形成しない。したがって、Geの
井戸層と、II−VI族障壁層の厚さが変化していくと、G
eの井戸層内に形成されるホールの量子準位は漸次上昇
し、II−VI族障壁層の価電子端に近づき、GaAs基板
と緩衝層の上に成長するII−VI族化合物半導体成長層の
間の電位障壁が緩やかに緩和されていく。このため、G
aAs基板からII−VI族成長層へのホールの移動が容易
となり、低い電圧であっても電流が流れるようになるの
で、室温でのレーザ動作が可能となりLD素子の実用化
を進めていく上で極めて有効である。
【図面の簡単な説明】
【図1】本発明の実施の形態1で例示した半導体発光素
子の構造を示す模式図。
子の構造を示す模式図。
【図2】図1に示した素子構造を加工して作製したLD
素子の構造を示す模式図。
素子の構造を示す模式図。
【図3】本発明の実施の形態1で例示したLD素子の電
流−電圧特性を示すグラフ。
流−電圧特性を示すグラフ。
【図4】本発明の実施の形態1で例示したLD素子の室
温における動作時の駆動電流の時間的変化を示すグラ
フ。
温における動作時の駆動電流の時間的変化を示すグラ
フ。
【図5】本発明の実施の形態2で例示したLD素子の基
板面方位の傾斜角と室温における連続動作時の素子寿命
を示すグラフ。
板面方位の傾斜角と室温における連続動作時の素子寿命
を示すグラフ。
1…p型GaAs基板(311)面 2…Gaドープp型Ge層(正孔濃度5×1018/cm3) 3…Gaドープp型Ge層(正孔濃度5×1018/cm3) 4…窒素ドープZnS0.07Se0.93層(正孔濃度5×10
17/cm3) 5…窒素ドープp型Zn0.9Mg0.1S0.14Se0.86層
(正孔濃度1×1017/cm3) 6…ノンドープZnS0.07Se0.93光導波層 7…Zn0.85Cd0.15Se活性層 8…ノンドープZnS0.07Se0.93光導波層 9…塩素ドープn型Zn0.9Mg0.1S0.14Se0.86層
(電子濃度1×1018/cm3) 10…塩素ドープn型ZnS0.07Se0.93層(電子濃度
5×1018/cm3) 12…高抵抗ZnS膜 13…Ti膜 14…金膜 15…金−亜鉛−Ni合金膜 16…緩衝層
17/cm3) 5…窒素ドープp型Zn0.9Mg0.1S0.14Se0.86層
(正孔濃度1×1017/cm3) 6…ノンドープZnS0.07Se0.93光導波層 7…Zn0.85Cd0.15Se活性層 8…ノンドープZnS0.07Se0.93光導波層 9…塩素ドープn型Zn0.9Mg0.1S0.14Se0.86層
(電子濃度1×1018/cm3) 10…塩素ドープn型ZnS0.07Se0.93層(電子濃度
5×1018/cm3) 12…高抵抗ZnS膜 13…Ti膜 14…金膜 15…金−亜鉛−Ni合金膜 16…緩衝層
Claims (2)
- 【請求項1】p型の導電性を有するIII−V族化合物半
導体もしくはGeからなる基板と、該基板上に形成され
たp型の導電性を有する緩衝層と、該緩衝層上に形成さ
れたII−VI族化合物半導体を活性層とする発光部を少な
くとも有する半導体発光素子において、上記緩衝層は、
Ge層とII−VI族化合物半導体層を交互に複数回積層し
た超格子からなり、該超格子のGe層は基板から遠ざか
るにしたがい漸次薄くなるように配設すると同時に、上
記II−VI族化合物半導体層は基板から遠ざかるにしたが
い漸次厚くなるように配設してなることを特徴とする半
導体発光素子。 - 【請求項2】請求項1において、基板の面方位が、(1
00)面から<111>方向へ、5度ないし30度の範
囲内で傾斜していることを特徴とする半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19488495A JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19488495A JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0946000A true JPH0946000A (ja) | 1997-02-14 |
Family
ID=16331930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19488495A Pending JPH0946000A (ja) | 1995-07-31 | 1995-07-31 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0946000A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
KR100764433B1 (ko) * | 2006-04-06 | 2007-10-05 | 삼성전기주식회사 | 질화물 반도체 소자 |
CN105609603A (zh) * | 2016-03-02 | 2016-05-25 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层 |
CN105762247A (zh) * | 2016-03-02 | 2016-07-13 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层制作方法 |
-
1995
- 1995-07-31 JP JP19488495A patent/JPH0946000A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
KR100764433B1 (ko) * | 2006-04-06 | 2007-10-05 | 삼성전기주식회사 | 질화물 반도체 소자 |
CN105609603A (zh) * | 2016-03-02 | 2016-05-25 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层 |
CN105762247A (zh) * | 2016-03-02 | 2016-07-13 | 厦门乾照光电股份有限公司 | 一种具有复合结构的氮化物缓冲层制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3270476B2 (ja) | オーミックコンタクト及びii−vi族化合物半導体素子並びにこれらの製造方法 | |
US20060192209A1 (en) | Optical integrated semiconductor light emitting device | |
US5113233A (en) | Compound semiconductor luminescent device | |
JPH11330546A (ja) | Iii族窒化物半導体およびその製造方法 | |
US5163064A (en) | Laser diode array and manufacturing method thereof | |
JP2004356196A (ja) | 酸化物半導体発光素子 | |
US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
JPH0946000A (ja) | 半導体発光素子 | |
EP0556461B1 (en) | Semiconductor laser | |
US5022037A (en) | Semiconductor laser device | |
JP3460181B2 (ja) | 垂直共振器型発光素子及びその製造方法 | |
JPH0870155A (ja) | 半導体発光素子 | |
JP2004095649A (ja) | 酸化物半導体発光素子 | |
JP2005268725A (ja) | 半導体素子およびその製造方法 | |
JP3288480B2 (ja) | 半導体発光装置の製造方法 | |
JP3344633B2 (ja) | Ii−vi族半導体レーザおよびその形成法 | |
US20040247007A1 (en) | Edge-emitting type semiconductor laser | |
JPH08148479A (ja) | 半導体のエッチングマスクとその製造方法及び半導体の加工方法と半導体レーザの製造方法 | |
EP0901697A2 (en) | Semiconductor laser | |
JPH0870154A (ja) | 半導体光素子 | |
JPH07193216A (ja) | 電極構造およびその製造方法 | |
RU2351047C2 (ru) | Тонкопленочный полупроводниковый инжекционный лазер на основе многопроходной полупроводниковой гетероструктуры (варианты) | |
JPS60246689A (ja) | 面発光型半導体レ−ザ | |
JPH05102612A (ja) | レーザダイオード | |
JPH10190151A (ja) | 半導体発光素子 |