JPH071885B2 - ワ−ド同期器 - Google Patents
ワ−ド同期器Info
- Publication number
- JPH071885B2 JPH071885B2 JP61240714A JP24071486A JPH071885B2 JP H071885 B2 JPH071885 B2 JP H071885B2 JP 61240714 A JP61240714 A JP 61240714A JP 24071486 A JP24071486 A JP 24071486A JP H071885 B2 JPH071885 B2 JP H071885B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- pulse
- syndrome
- word
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、誤り訂正復号器においてワード同期化のため
に使用されるワード同期器に係り、特にタイミング発生
器の初期化技術に関する。
に使用されるワード同期器に係り、特にタイミング発生
器の初期化技術に関する。
（従来の技術） 周知の通り、PCM通信においては誤り訂正技術が採用さ
れており、その受信側に設けられる誤り訂正復号器はワ
ード同期化のためのワード同期器を有する。この種のワ
ード同期器としては、例えば第３図に示すものが知られ
ている。
れており、その受信側に設けられる誤り訂正復号器はワ
ード同期化のためのワード同期器を有する。この種のワ
ード同期器としては、例えば第３図に示すものが知られ
ている。
なお、第４図にはワード長ＮをＮ＝84ビットとした場合
の各部の動作を示してある。
の各部の動作を示してある。
このワード同期器は、演算器302と、シンドローム発生
器304と、ワード同期判定器306と、１ビットシフトレジ
スタ308と、積算器310と、タイミング発生器312とを基
本的に備える。
器304と、ワード同期判定器306と、１ビットシフトレジ
スタ308と、積算器310と、タイミング発生器312とを基
本的に備える。
タイミング発生器312は、ワード長Ｎを計数する計数器
を有し、この計数器は後述する如くして入力するリセッ
トパルス311（第４図（ｇ））によって初期化される。
従来においては、リセットパルス311は、計数器の計数
値（指示値）が「１」のとき、即ちワード長Ｎを計数し
終えて次のワードの第１ビット目を計数したとき入力す
るようになっているので、第４図（ａ）に示すように、
計数器指示「１」は２回連続することになる。
を有し、この計数器は後述する如くして入力するリセッ
トパルス311（第４図（ｇ））によって初期化される。
従来においては、リセットパルス311は、計数器の計数
値（指示値）が「１」のとき、即ちワード長Ｎを計数し
終えて次のワードの第１ビット目を計数したとき入力す
るようになっているので、第４図（ａ）に示すように、
計数器指示「１」は２回連続することになる。
なお、計数器は単にワード長Ｎに対応するＮビットを計
数しているのみである。つまり、第４図（ｂ）におい
て、Dnは計数器指示が「ｎ」のときの入力信号を意味す
る。また、このタイミング発生器312は、計数器がワー
ド長Ｎ（図示例ではＮ＝84）を計数したとき初期化タイ
ミングパルス313（第４図（ｈ））とハンチングタイミ
ングパルス314（第４図（ｅ））を発生し、リセットパ
ルス311に応答して（図示例では同一のタイミングで）
初期化タイミングパルス313を発生する。初期化タイミ
ングパルス313は演算器302とシンドローム発生器304へ
それぞれ供給されている。そして、ハンチングタイミン
グパルス314は１ビットシフトレジスタ308へ供給されて
いる。
数しているのみである。つまり、第４図（ｂ）におい
て、Dnは計数器指示が「ｎ」のときの入力信号を意味す
る。また、このタイミング発生器312は、計数器がワー
ド長Ｎ（図示例ではＮ＝84）を計数したとき初期化タイ
ミングパルス313（第４図（ｈ））とハンチングタイミ
ングパルス314（第４図（ｅ））を発生し、リセットパ
ルス311に応答して（図示例では同一のタイミングで）
初期化タイミングパルス313を発生する。初期化タイミ
ングパルス313は演算器302とシンドローム発生器304へ
それぞれ供給されている。そして、ハンチングタイミン
グパルス314は１ビットシフトレジスタ308へ供給されて
いる。
演算器302は、送信側で誤り訂正符号に符号化された入
力信号301について復号化演算を行い、その演算結果
（演算器出力303）をシンドローム発生器304へ送出す
る。
力信号301について復号化演算を行い、その演算結果
（演算器出力303）をシンドローム発生器304へ送出す
る。
また、この演算器302は、前記初期化タイミングパルス3
13を受けて前回の演算結果を保持し、それを演算器出力
203としてシンドローム発生器304へ送出するようになっ
ている。
13を受けて前回の演算結果を保持し、それを演算器出力
203としてシンドローム発生器304へ送出するようになっ
ている。
シンドローム発生器304は、前記初期化タイミングパル
スを受けて演算器出力303中のシンドローム成分のみを
選択する選択タイミングを設定し、その選択タイミング
でシンドローム305を発生し、それをワード同期判定器3
06と積算器310へ送出する。従来においては、第４図
（ｃ）に示すように、計数器がＮビット（図示例ではＮ
＝84）を計数し終えて次のＮビットの第１ビット目の計
数を開始したとき、即ち１ワードの最終ビットが演算器
に入力し、その次のワードの第１ビット目において前回
のワードの演算結果に誤りがあればシンドローム305が
発生するようになっている。
スを受けて演算器出力303中のシンドローム成分のみを
選択する選択タイミングを設定し、その選択タイミング
でシンドローム305を発生し、それをワード同期判定器3
06と積算器310へ送出する。従来においては、第４図
（ｃ）に示すように、計数器がＮビット（図示例ではＮ
＝84）を計数し終えて次のＮビットの第１ビット目の計
数を開始したとき、即ち１ワードの最終ビットが演算器
に入力し、その次のワードの第１ビット目において前回
のワードの演算結果に誤りがあればシンドローム305が
発生するようになっている。
ワード同期判定器306は、シンドローム305の発生回数を
計数し、ワードの同期がとれているか否かを判定する。
その判定結果非同期と判定されると、出力を“1"レベル
に立ち上げて非同期信号307を積算器310へ送出する。第
４図（ｄ）は、その判定結果が非同期であったので、シ
ンドローム305と同じタイミングで非同期信号307が発生
した状態を示している。
計数し、ワードの同期がとれているか否かを判定する。
その判定結果非同期と判定されると、出力を“1"レベル
に立ち上げて非同期信号307を積算器310へ送出する。第
４図（ｄ）は、その判定結果が非同期であったので、シ
ンドローム305と同じタイミングで非同期信号307が発生
した状態を示している。
１ビットシフトレジスタ308は、前記ハンチングタイミ
ングパルス314を１ビットシフトし、それをハンチング
パルス309として積算器310へ送出する（第４図
（ｆ））。
ングパルス314を１ビットシフトし、それをハンチング
パルス309として積算器310へ送出する（第４図
（ｆ））。
積算器310は、シンドローム305、非同期信号307および
ハンチングパルス309の全てが“1"レベルのとき、即ち
ワード中に１ヶ以上の誤りがあり（シンドローム305の
発生）、かつ非同期状態であり（非同期信号307の発
生）、かつハンチングパルス309が出力されていると
き、タイミング発生器312へリセットパルス311を送出す
る（第４図（ｇ））。
ハンチングパルス309の全てが“1"レベルのとき、即ち
ワード中に１ヶ以上の誤りがあり（シンドローム305の
発生）、かつ非同期状態であり（非同期信号307の発
生）、かつハンチングパルス309が出力されていると
き、タイミング発生器312へリセットパルス311を送出す
る（第４図（ｇ））。
このリセットパルス312によってタイミング発生器312の
初期化が前述の如く行われ、その結果初期化タイミング
パルス313による演算器302とシンドローム発生器304の
初期化が行われる。このリセットパルス311の発生はワ
ード同期が確立するまで続けられ、ワードの同期がとら
れるとリセットパルス311の発生が止み、ワード同期状
態となる。
初期化が前述の如く行われ、その結果初期化タイミング
パルス313による演算器302とシンドローム発生器304の
初期化が行われる。このリセットパルス311の発生はワ
ード同期が確立するまで続けられ、ワードの同期がとら
れるとリセットパルス311の発生が止み、ワード同期状
態となる。
（発明が解決しようとする問題点） しかし、前述した従来のワード同期器にあっては、非同
期時のハンチング（初期化）を、１ワードの最終ビット
のタイミングで発生するハンチングタイミングパルスを
１ビット遅延させた後に行うようにしているので、１ワ
ードの最終ビットが演算器に入力されたその次のビット
タイミングでシンドロームの出力を行う必要あがる。つ
まり、演算器およびシンドローム発生器は出力遅延を生
ずることなく動作することが要求される。
期時のハンチング（初期化）を、１ワードの最終ビット
のタイミングで発生するハンチングタイミングパルスを
１ビット遅延させた後に行うようにしているので、１ワ
ードの最終ビットが演算器に入力されたその次のビット
タイミングでシンドロームの出力を行う必要あがる。つ
まり、演算器およびシンドローム発生器は出力遅延を生
ずることなく動作することが要求される。
しかし、演算器およびシンドローム発生器の構成素子は
動作速度が早くないものであるから、これらの回路構成
は、動作速度、使用する誤り訂正符号の選択等に制約が
生ずるという問題点がある。
動作速度が早くないものであるから、これらの回路構成
は、動作速度、使用する誤り訂正符号の選択等に制約が
生ずるという問題点がある。
本発明は、このような問題点に鑑みなされたもので、そ
の目的は、シンドローム出力からタイミング発生器の初
期化までのタイミングマージンを大きくとることができ
るワード同期器を提供することにある。
の目的は、シンドローム出力からタイミング発生器の初
期化までのタイミングマージンを大きくとることができ
るワード同期器を提供することにある。
（問題点を解決するための手段） 前記目的を達成するために、本発明のワード同期器は次
の如き構成を有する。
の如き構成を有する。
即ち、本発明のワード同期器は、誤り訂正符号に符号化
された入力信号について復号化演算を行うものであっ
て、初期化タイミングパルスを受けて前回の演算結果を
保持出力する演算器と；初期化タイミングパルスを受け
て前記演算器の出力の中からシンドローム成分のみを選
択する選択タイミングが設定され、その選択タイミング
でシンドロームを発生するシンドローム発生器と；前記
シンドロームの発生数を計数し、ワードの同期がとれて
いるか否かを判定するワード同期判定器と；ハンチング
タイミングパルスをＭビットシフトし、ハンチングパル
スを発生するシフトレジスタと；前記シンドロームおよ
び前記ハンチングパルスが存在し、かつ前記ワード同期
判定器の判定結果が非同期であるときリセットパルスを
発生する積算器と；前記リセットパルスを受けてワード
長を計数する計数器が初期化されるとともに、該計数器
がワード長を計数した時点と前記リセットパルス入力後
の適宜時点で前記初期化タイミングパルスを発生し、併
せて計数器がワード長を計数したとき前記ハンチングタ
イミングパルスを発生するタイミング発生器と；を備
え、前記シフトレジスタのシフト量Ｍは、前記シンドロ
ーム発生器で設定された選択タイミングにおける前記計
数器の計数値よりも大きく、かつワード長と互いに素な
る関係にある数に設定してあることを特徴とするワード
同期器である。
された入力信号について復号化演算を行うものであっ
て、初期化タイミングパルスを受けて前回の演算結果を
保持出力する演算器と；初期化タイミングパルスを受け
て前記演算器の出力の中からシンドローム成分のみを選
択する選択タイミングが設定され、その選択タイミング
でシンドロームを発生するシンドローム発生器と；前記
シンドロームの発生数を計数し、ワードの同期がとれて
いるか否かを判定するワード同期判定器と；ハンチング
タイミングパルスをＭビットシフトし、ハンチングパル
スを発生するシフトレジスタと；前記シンドロームおよ
び前記ハンチングパルスが存在し、かつ前記ワード同期
判定器の判定結果が非同期であるときリセットパルスを
発生する積算器と；前記リセットパルスを受けてワード
長を計数する計数器が初期化されるとともに、該計数器
がワード長を計数した時点と前記リセットパルス入力後
の適宜時点で前記初期化タイミングパルスを発生し、併
せて計数器がワード長を計数したとき前記ハンチングタ
イミングパルスを発生するタイミング発生器と；を備
え、前記シフトレジスタのシフト量Ｍは、前記シンドロ
ーム発生器で設定された選択タイミングにおける前記計
数器の計数値よりも大きく、かつワード長と互いに素な
る関係にある数に設定してあることを特徴とするワード
同期器である。
（作 用） 次に、前述の如き構成を有する本発明のワード同期器の
作用を説明する。
作用を説明する。
タイミング発生器は、後述するリセットパルスを受けて
ワード長を計数する計数器が初期化されるとともに、該
計数器がワード長を計数した時点と前記リセットパルス
入力後の適宜時点で初期化タイミングパルスを発生し、
併せて計数器がワード長を計数したときハンチングタイ
ミングパルスを発生する。
ワード長を計数する計数器が初期化されるとともに、該
計数器がワード長を計数した時点と前記リセットパルス
入力後の適宜時点で初期化タイミングパルスを発生し、
併せて計数器がワード長を計数したときハンチングタイ
ミングパルスを発生する。
演算器は、誤り訂正符号に復号化された入力信号につい
て復号化演算を行うものであって、前記初期化タイミン
グパルスを受けて前回の演算結果を保持出力する。
て復号化演算を行うものであって、前記初期化タイミン
グパルスを受けて前回の演算結果を保持出力する。
シンドローム発生器は、前記初期化タイミングパルスを
受けて前記演算器の出力の中からシンドローム成分のみ
を選択する選択タイミングが設定され、その選択タイミ
ングでシンドロームを発生する。
受けて前記演算器の出力の中からシンドローム成分のみ
を選択する選択タイミングが設定され、その選択タイミ
ングでシンドロームを発生する。
ワード同期判定器は、前記シンドロームの発生数を計数
し、ワードの同期がとれているか否かを判定する。
し、ワードの同期がとれているか否かを判定する。
シフトレジスタは、前記ハンチングタイミングパルスを
Ｍビットシフトし、ハンチングパルスを発生する。ここ
に、このシフトレジスタのシフト量Ｍは、前記シンドロ
ーム発生器で設定された選択タイミングにおける前記計
数器の計数値よりも大きく、かつワード長と互いに素な
る関係にある数に設定してある。
Ｍビットシフトし、ハンチングパルスを発生する。ここ
に、このシフトレジスタのシフト量Ｍは、前記シンドロ
ーム発生器で設定された選択タイミングにおける前記計
数器の計数値よりも大きく、かつワード長と互いに素な
る関係にある数に設定してある。
積算器は、前記シンドロームおよび前記ハンチングパル
スが存在し、かつ前記ワード同期判定器の判定結果が非
同期であるとき前記リセットパルスを発生する。このリ
セットパルスの送出はワード同期が確立するまで続けら
れる。
スが存在し、かつ前記ワード同期判定器の判定結果が非
同期であるとき前記リセットパルスを発生する。このリ
セットパルスの送出はワード同期が確立するまで続けら
れる。
以上のように、本発明のワード同期器によれば、ハンチ
ングパルスの生成に用いるシフトレジスタはそのシフト
量Ｍがシンドローム発生器で設定された選択タイミング
における計数器の計数値よりも大きく、かつワード長と
互いに素なる関係にある数に設定してあるので、シンド
ローム発生タイミングからタイミング発生器の初期化ま
でのタイミングマージンを大きくとることができる。
ングパルスの生成に用いるシフトレジスタはそのシフト
量Ｍがシンドローム発生器で設定された選択タイミング
における計数器の計数値よりも大きく、かつワード長と
互いに素なる関係にある数に設定してあるので、シンド
ローム発生タイミングからタイミング発生器の初期化ま
でのタイミングマージンを大きくとることができる。
従って、演算器およびシンドローム発生器では出力遅延
が許容されるので、従来の如き構成上の制約が少なく、
また誤り訂正符号の選択も自由度が大きくなる効果があ
る。
が許容されるので、従来の如き構成上の制約が少なく、
また誤り訂正符号の選択も自由度が大きくなる効果があ
る。
（実 施 例） 以下、本発明の実施例を図面を参照して説明する。第１
図は本発明の一実施例に係るワード同期器を示す。な
お、第３図に示す従来例と同一構成部分には同一符号を
付し、その説明を省略する。
図は本発明の一実施例に係るワード同期器を示す。な
お、第３図に示す従来例と同一構成部分には同一符号を
付し、その説明を省略する。
本発明に係るワード同期器は、従来例における１ビット
シフトレジスタ308に代えてＭビットシフトレジスタ108
を設けたもので、このＭビットシフトレジスタ108のシ
フト量は、シンドローム発生器304で設定された選択タ
イミングにおける計数器の計数値よりも大きく、かつワ
ード長と互いに素なる関係にある数に設定してある。
シフトレジスタ308に代えてＭビットシフトレジスタ108
を設けたもので、このＭビットシフトレジスタ108のシ
フト量は、シンドローム発生器304で設定された選択タ
イミングにおける計数器の計数値よりも大きく、かつワ
ード長と互いに素なる関係にある数に設定してある。
その結果、本発明に係るワード同期器の非同期時の動作
は第２図に示す如くになる。第２図はワード長Ｎが従来
と同様に84ビットで、シフト量Ｍが13ビットの場合の各
部の動作を示している。
は第２図に示す如くになる。第２図はワード長Ｎが従来
と同様に84ビットで、シフト量Ｍが13ビットの場合の各
部の動作を示している。
シフト量ＭをＭ＝13に選定したのは、シンドローム発生
器304で設定された選択タイミングが計数器指示値
「４」であることに基づく。
器304で設定された選択タイミングが計数器指示値
「４」であることに基づく。
つまり、本実施例では、シンドロームは計数器指示値
「４」で出力され、また非同期信号107も同じタイミン
グで発生する（第２図（ｃ）（ｄ））。
「４」で出力され、また非同期信号107も同じタイミン
グで発生する（第２図（ｃ）（ｄ））。
また、ハンチングタイミングパルス314は、従来と同様
に、計数器が１ワードの最終ビットを計数したとき発生
し、これがシフトレジスタ108で13ビット遅延されてハ
ンチングパルス109となる（第２図（ｅ）（ｆ））。
に、計数器が１ワードの最終ビットを計数したとき発生
し、これがシフトレジスタ108で13ビット遅延されてハ
ンチングパルス109となる（第２図（ｅ）（ｆ））。
そして、リセットパルス111がハンチングパルス109と同
一のタイミングで発生し（第２図（ｇ））、この時点で
計数器は初期化され再び「１」から計数を開始する（第
２図（ａ））。
一のタイミングで発生し（第２図（ｇ））、この時点で
計数器は初期化され再び「１」から計数を開始する（第
２図（ａ））。
以上の動作が同期確立まで繰り返し行われるが、シフト
量Ｍを前述の関係値に定めてあるので、１ワードの全て
のビットについてその同期判定を行うことができる。
量Ｍを前述の関係値に定めてあるので、１ワードの全て
のビットについてその同期判定を行うことができる。
なお、初期化タイミングパルス113の発生態様は、計数
器がワード長を計数した時点とリセットパルス111が入
力後の適宜時点とであることは従来と同様である（第２
図（ｈ））。
器がワード長を計数した時点とリセットパルス111が入
力後の適宜時点とであることは従来と同様である（第２
図（ｈ））。
（発明の効果） 以上のように、本発明のワード同期器によれば、ハンチ
ングパルスの生成に用いるシフトレジスタはそのシフト
量Ｍがシンドローム発生器で設定された選択タイミング
における計数器の計数値よりも大きく、かつワード長と
互いに素なる関係にある数に設定してあるので、シンド
ローム発生タイミングからタイミング発生器の初期化ま
でのタイミングマージンを大きくとることができる。
ングパルスの生成に用いるシフトレジスタはそのシフト
量Ｍがシンドローム発生器で設定された選択タイミング
における計数器の計数値よりも大きく、かつワード長と
互いに素なる関係にある数に設定してあるので、シンド
ローム発生タイミングからタイミング発生器の初期化ま
でのタイミングマージンを大きくとることができる。
従って、演算器およびシンドローム発生器では出力遅延
が許容されるので、従来の如き構成上の制約が少なく、
また誤り訂正符号の選択も自由度が大きくなる効果があ
る。
が許容されるので、従来の如き構成上の制約が少なく、
また誤り訂正符号の選択も自由度が大きくなる効果があ
る。
【図面の簡単な説明】 第１図は本発明の一実施例に係るワード同期器の構成ブ
ロック図、第２図は各部の動作タイムチャート、第３図
は従来のワード同期器の構成ブロック図、第４図は各部
の動作タイムチャートである。 108……Ｍビットシフトレジスタ、302……演算器、304
……シンドローム発生器、306……ワード同期判定器、3
08……１ビットシフトレジスタ、310……積算器、312…
…タイミング発生器。
ロック図、第２図は各部の動作タイムチャート、第３図
は従来のワード同期器の構成ブロック図、第４図は各部
の動作タイムチャートである。 108……Ｍビットシフトレジスタ、302……演算器、304
……シンドローム発生器、306……ワード同期判定器、3
08……１ビットシフトレジスタ、310……積算器、312…
…タイミング発生器。
Claims (1)
- 【請求項１】誤り訂正符号に符号化された入力信号につ
いて復号化演算を行うものであって、初期化タイミング
パルスを受けて前回の演算結果を保持出力する演算器
と；初期化タイミングパルスを受けて前記演算器の出力
の中からシンドローム成分のみを選択する選択タイミン
グが設定され、その選択タイミングでシンドロームを発
生するシンドローム発生器と；前記シンドロームの発生
数を計数し、ワードの同期がとれているか否かを判定す
るワード同期判定器と；ハンチングタイミングパルスを
Ｍビットシフトし、ハンチングパルスを発生するシフト
レジスタと；前記シンドロームおよび前記ハンチングパ
ルスが存在し、かつ前記ワード同期判定器の判定結果が
非同期であるときリセットパルスを発生する積算器と；
前記リセットパルスを受けてワード長を計数する計数器
が初期化されるとともに、該計数器がワード長を計数し
た時点と前記リセットパルス入力後の適宜時点で前記初
期化タイミングパルスを発生し、併せて計数器がワード
長を計数したとき前記ハンチングタイミングパルスを発
生するタイミング発生器と；を備え、前記シフトレジス
タのシフト量Ｍは、前記シンドローム発生器で設定され
た選択タイミングにおける前記計数器の計数値よりも大
きく、かつワード長と互いに素なる関係にある数に設定
してあることを特徴とするワード同期器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240714A JPH071885B2 (ja) | 1986-10-09 | 1986-10-09 | ワ−ド同期器 |
| DE3789415T DE3789415T2 (de) | 1986-10-09 | 1987-10-08 | Wortsynchronisator. |
| CA000548846A CA1289260C (en) | 1986-10-09 | 1987-10-08 | Word synchronizer |
| EP87114691A EP0264064B1 (en) | 1986-10-09 | 1987-10-08 | Word synchronizer |
| US07/106,292 US4870646A (en) | 1986-10-09 | 1987-10-09 | Word synchronizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240714A JPH071885B2 (ja) | 1986-10-09 | 1986-10-09 | ワ−ド同期器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395747A JPS6395747A (ja) | 1988-04-26 |
| JPH071885B2 true JPH071885B2 (ja) | 1995-01-11 |
Family
ID=17063613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61240714A Expired - Lifetime JPH071885B2 (ja) | 1986-10-09 | 1986-10-09 | ワ−ド同期器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4870646A (ja) |
| EP (1) | EP0264064B1 (ja) |
| JP (1) | JPH071885B2 (ja) |
| CA (1) | CA1289260C (ja) |
| DE (1) | DE3789415T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597872B2 (ja) * | 1988-02-13 | 1997-04-09 | 日本電信電話株式会社 | ブロック同期方式 |
| US5280484A (en) * | 1989-07-08 | 1994-01-18 | Alcatel N.V. | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information |
| GB9213273D0 (en) * | 1992-06-23 | 1992-08-05 | Digital Equipment Int | Efficient atm cell synchronization |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3668632A (en) * | 1969-02-13 | 1972-06-06 | Ibm | Fast decode character error detection and correction system |
| IT1006135B (it) * | 1973-12-27 | 1976-09-30 | Sits Soc It Telecom Siemens | Disposizioni circuitale per la cor rezione dell errore di scorrimento nei sistemi di trasmissione dati utilizzanti codici ciclici |
| US4404676A (en) * | 1981-03-30 | 1983-09-13 | Pioneer Electric Corporation | Partitioning method and apparatus using data-dependent boundary-marking code words |
| JPS5817745A (ja) * | 1981-07-17 | 1983-02-02 | Victor Co Of Japan Ltd | 同期検出方式 |
| JPS59230344A (ja) * | 1983-06-14 | 1984-12-24 | Matsushita Electric Ind Co Ltd | フレ−ム同期回路 |
| US4747105A (en) * | 1986-09-03 | 1988-05-24 | Motorola, Inc. | Linear feedback sequence detection with error correction |
-
1986
- 1986-10-09 JP JP61240714A patent/JPH071885B2/ja not_active Expired - Lifetime
-
1987
- 1987-10-08 EP EP87114691A patent/EP0264064B1/en not_active Expired - Lifetime
- 1987-10-08 CA CA000548846A patent/CA1289260C/en not_active Expired - Fee Related
- 1987-10-08 DE DE3789415T patent/DE3789415T2/de not_active Expired - Fee Related
- 1987-10-09 US US07/106,292 patent/US4870646A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1289260C (en) | 1991-09-17 |
| US4870646A (en) | 1989-09-26 |
| EP0264064A3 (en) | 1991-04-03 |
| DE3789415T2 (de) | 1994-08-18 |
| JPS6395747A (ja) | 1988-04-26 |
| DE3789415D1 (de) | 1994-04-28 |
| EP0264064B1 (en) | 1994-03-23 |
| EP0264064A2 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| JP3130425B2 (ja) | ジッタ抑圧回路 | |
| TWI465089B (zh) | 用於傳達資料之通信電路及方法 | |
| JPH04227142A (ja) | ２つのディジタル信号のビット速度調整用回路配置 | |
| JPH10107646A (ja) | Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路 | |
| JPH071885B2 (ja) | ワ−ド同期器 | |
| JPH0333914A (ja) | データアンパック装置 | |
| US5408476A (en) | One bit error correction method having actual data reproduction function | |
| JPH1098392A (ja) | Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路 | |
| JP2967748B2 (ja) | Ａｔｍセル同期回路 | |
| JPS62233932A (ja) | Ｂｃｈ符号の復号回路 | |
| JP3914626B2 (ja) | Ｐｎ符号発生回路 | |
| JPH0779211A (ja) | マルチプレクサのための制御回路 | |
| JP2001308832A (ja) | 速度変換装置 | |
| JPS60224346A (ja) | 同期クロツク発生回路 | |
| JP2822912B2 (ja) | 遅延設定システム | |
| KR940007571B1 (ko) | 어드레스 발생회로 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2710626B2 (ja) | ブロック同期回路 | |
| JPH04258025A (ja) | 可変長符号復号回路 | |
| JPS63254829A (ja) | 誤り訂正装置 | |
| JPS59131214A (ja) | 信号遅延回路 | |
| KR100419791B1 (ko) | 유한 임펄스응답 필터 | |
| JPH08125494A (ja) | 移動平均フィルタ | |
| JPH02206292A (ja) | 可変長符号の符号変換回路 |