KR100419791B1

KR100419791B1 - 유한 임펄스응답 필터

Info

Publication number: KR100419791B1
Application number: KR10-2002-0033099A
Authority: KR
Inventors: 정일
Original assignee: 피앤피네트워크 주식회사
Priority date: 2002-06-14
Filing date: 2002-06-14
Publication date: 2004-02-25
Also published as: KR20030096547A

Abstract

본 발명의 유한 임펄스응답 필터는 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 비교부의 출력인 비교제어신호가 활성화되어 2샘플링 방식을 선택하고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비교부의 출력인 비교제어신호가 비활성화되어 1샘플링 방식을 선택하여 낮은 심볼률의 경우 2샘플링 방식에 의해 비트 에러 레이트의 성능을 높일 수 있고, 샘플링 클럭의 주파수가 매우 높은 경우 1샘플링 방식에 의해 샘플링 클럭의 주파수를 느리게 하여 파워 소모를 줄일 수 있다.

Description

유한 임펄스응답 필터{Finite Impulse Response filter}

본 발명은 유한 임펄스응답 필터에 관한 것으로, 특히 샘플링률과 심볼률을 비교하여 1샘플링 방식과 2샘플링 방식들 중 어느 한 방식을 선택하므로서 샘플링 클럭 속도를 낮출 수 있고, 심볼률이 작더라도 비트 에러 레이트의 성능을 개선시킬 수 있는 유한 임펄스응답 필터에 관한 것이다.

위성으로부터 전송되는 디지털 신호는 위상변조(Quadrature Phase Shift Keying:QPSK) 방식으로 변조되어 있으며, 수신단에서 변조된 QPSK신호에서 캐리어를 제거하고 동기를 맞추어 디지털 신호를 복원시킨다.

디지털 신호의 복원시 디지털 디코터 내의 아날로그 디지털 변환기(Analog to digital convertor)는 QPSK 1심볼에 대해 샘플링(sampling)을 하여 디지털 신호를 복원시킨다.

디지털 신호의 복원시 QPSK 1심볼 당 최소 2번 이상의 샘플링을 하여야 복원되는 방식을 2샘플링 방식이라하고, QPSK 1심볼 당 최소 1번 이상의 샘플링을 하여야 복원되는 방식을 1샘플링 방식이라한다.

도 1은 종래의 2샘플링 방식을 사용하는 유한 임펄스응답 필터의 구성도이다.

도 1의 종래의 2샘플링 방식을 사용하는 유한 임펄스응답 필터는 10×16의 어레이를 갖는 필터계수가 저장되어 있는 롬(1), 롬(1)에 저장된 필터계수들 중 특정 필터계수를 출력하기 위한 4비트의 주소(ADDR)를 발생시키는 주소발생부(2), 다수의 플립플롭들(DFF0∼DFF5)로 구성되어 입력데이터(I)를 샘플링 클럭(SCK)에 동기되어 입력데이터(I)를 출력하는 샘플링 데이터 출력부(3), 주소발생부(2)의 주소(ADDR)에 따라 롬(1)의 출력인 필터계수들(FC1∼FC10)과 샘플링 데이터 출력부(3)의 출력(Qn)을 승산하는 다수의 승산기들(M1∼M10)로 구성된 승산부(4) 및 선택부들(MX1∼MX10)와 선택부들(MX1∼MX10)의 출력과 승산기들(M1∼M10)의 출력을 가산하는 가산기들(AER1∼AER10)과 가산기들(AER1∼AER10)의 출력을 저장하는 레지스터들(R1∼R10)로 구성된 가산부(5)로 구성된다. 선택부들(MX1∼MX10)은 선택신호(SEL)에 따라 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택한다.

도 2는 종래의 1샘플링 방식을 사용하는 유한 임펄스응답 필터의 구성도이다.

도 2의 종래의 1샘플링 방식을 사용하는 유한 임펄스응답 필터는 5×32의 어레이를 갖는 필터계수가 저장되어 있는 롬(10), 롬(10)에 저장된 필터계수들 중 특정 필터계수를 출력하기 위한 5비트의 주소(ADDR)를 발생시키는 주소발생부(20), 다수의 플립플롭들(DFF0∼DFF5)로 구성되어 입력데이터(I)를 샘플링 클럭(SCK)에 동기되어 입력데이터(I)를 출력하는 샘플링 데이터 출력부(30), 주소발생부(20)의 주소(ADDR)에 따라 롬(1)의 출력인 필터계수들(FC1∼FC5)과 샘플링 데이터 출력부(30)의 출력(Qn)을 승산하는 다수의 승산기들(M1∼M5)로 구성된 승산부(40) 및 선택부들(MX1∼MX5)와 선택부들(MX1∼MX5)의 출력과 승산기들(M1∼M5)의 출력을 가산하는 가산기들(AER1∼AER5)과 가산기들(AER1∼AER5)의 출력을 저장하는 레지스터들(R1∼R5)로 구성된 가산부(50)로 구성된다. 선택부들(MX1∼MX5)은 선택신호(SEL)에 따라 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택한다.

종래의 2샘플링 방식을 사용하는 유한 임펄스응답 필터의 경우 심볼률이 50Msps(symbol per second)이면 샘플링 클럭(SCK)의 최소 주파수는 100㎒ 이상이어야 하나 1샘플링 방식을 유한 임펄스응답 필터의 경우 최소 주파수는 50㎒ 이상이면 되므로 2샘플링 방식을 사용하는 유한 임펄스응답 필터는 1샘플링 방식을 유한 임펄스응답 필터 보다 파워 소모가 크고, 칩면적도 큰 문제점이 있으나, 낮은 심볼 률, 예를 들어 1Msps∼25Msps인 경우 1샘플링 방식을 사용하는 유한 임펄스응답 필터 보다 비트 에러 레이트(bit error rate)의 성능이 우수하다.

종래의 경우 디지털 디코더는 샘플링 클럭률(sampling clock rate)에 따라 1샘플링 방식과 2샘플링 방식 중 어느 한 방식만을 사용하였으므로 1샘플링 방식 만을 사용하는 경우 1Msps∼25Msps의 낮은 심볼률에서는 비트 에러 레이트의 성능이열악한 문제점을 가지고 있으며, 2샘플링 방식을 사용하는 경우 샘플링 클럭의 주파수가 높게 되어 파워 소모가 큰 문제점을 가지고 있다.

본 발명의 목적은 유한 임펄스응답 필터 내에 2샘플링방식과 1샘플링 방식을 모두 가지고 있어 샘플링률과 심볼률을 비교하여 2샘플링 방식 또는 1샘플링 방식 중 어느 한 방식을 선택하므로써 1샘플링 방식의 장점인 샘플링 클럭의 주파수를 낮출 수 있고 이로 인해 파워 소모를 줄일 수 있고, 2샘플링 방식의 장점인 낮은 심볼률에서 비트 에러 레이트의 성능을 높일 수 있는 유한 임펄스응답 필터를 제공하는 데 있다.

도 1은 종래의 2샘플링 방식을 사용하는 유한 임펄스응답 필터의 구성도,

도 2는 종래의 1샘플링 방식을 사용하는 유한 임펄스응답 필터의 구성도,

도 3은 본 발명의 유한 임펄스응답 필터의 구성도이다.

상기의 목적을 달성하기 위하여 본 발명의 유한 임펄스응답 필터는 필터계수가 저장되어 있는 롬; 롬에 저장된 필터계수들 중 특정 필터계수를 출력하기 위한 주소와 제1선택신호를 출력하는 주소발생부; 다수의 플립플롭들로 구성되어 입력데이터를 샘플링 클럭에 동기되어 입력데이터를 출력하는 샘플링데이터 출력수단; 주소발생부의 출력인 주소에 따라 롬의 출력인 필터계수들과 샘플링데이터 출력수단의 출력을 승산하는 다수의 승산기들로 구성된 승산수단; 심볼률에 롤오프 팩터를 승산한 값과 샘플링률을 비교하여 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 활성화되고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비활성화되는 비교제어신호를 출력하는 비교수단; 비교제어신호가 활성화되면 인에이블되어 승산수단의 다수의 승산기들의 출력을 그대로 출력시키는 버퍼수단; 비교제어신호가 비활성화되면 엔에이블되어 제1선택신호에 따라 승산수단의 다수의 승산기들의 홀수번째 출력들 및 짝수번째 출력들 중 하나를 선택하여 출력하는 다수의 제1선택부로 구성된 제1선택수단; 및 제2선택부, 제2선택부의 출력과 가산데이터를 가산하는 가산기와 가산기의 출력을 저장하는 레지스터로 구성되어 전단의 레지스터 출력이 다음단의 제2선택부로 입력되는 다수의 가산수단들로 구성되어, 비교제어신호가 활성화되면 가산기의 각 가산데이터는 버퍼수단의 출력이고 제2선택부에 입력되는 제2선택신호에 따라 제2선택부는 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 최종단의 가산수단은 제1필터데이터를 출력하고, 비교제어신호가 비활성화되면 다수의 가산수단들 중 홀수번째 가산수단의 각 가산데이터는 제1선택수단의 출력이고 다수의 가산수단들 중 짝수번째 가산수단들의 각 레지스터에 저장된 값은 다음단의 가산수단들로 출력되지 않고 제2선택부에 입력되는 제2선택신호에 따라 홀수번째 가산수단들의 각 제2선택부는 그 전단의 홀수번째 가산수단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 홀수번째 가산수단들 중 최종단 가산수단은 제2필터데이터를 출력하는 필터데이터 출력수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 유한 임펄스응답 필터를 상세히 설명하고자 한다.

도 3은 본 발명의 유한 임펄스응답 필터의 구성도이다.

도 3의 본 발명의 유한 임펄스응답 필터는 필터계수가 저장되어 있는 롬(100), 롬(100)에 저장된 필터계수들 중 특정 필터계수를 출력하기 위한 주소(ADDR)와 제1선택신호(SEL1)를 출력하는 주소발생부(200), 다수의 플립플롭들(DFF0∼DFF5)로 구성되어 입력데이터(I)를 샘플링 클럭(SCK)에 동기되어 입력데이터(I)를 출력하는 샘플링데이터 출력수단(300), 주소발생부(200)의 출력인 주소(ADDR)에 따라 롬(100)의 출력인 필터계수들(FC1∼FC10)과 샘플링데이터 출력수단(300)의 출력을 승산하는 다수의 승산기들(M1∼M10)로 구성된 승산수단(400), 비교수단(600), 비교제어신호(CS)가 활성화되면 인에이블되어 승산수단(400)의 다수의 승산기들(M1∼M10)의 출력을 그대로 출력시키는 버퍼수단(700), 제1선택수단(800) 및 필터데이터 출력수단(500)으로 구성된다.

비교수단(600)은 심볼률에 롤오프 팩터(Rolloff factor)를 승산한 값과 샘플링률을 비교하여 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 활성화되고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비활성화되는 비교제어신호(CS)를 출력한다.

제1선택수단(800)은 비교제어신호(CS)가 비활성화되면 인에이블되어 제1선택신호(SEL1)에 따라 승산수단(400)의 다수의 승산기들(M1∼M10)의 홀수번째 출력들(M1, M3, … M9) 및 짝수번째 출력들(M2, M4, … M10) 중 하나를 선택하여 출력하는 다수의 제1선택부들(MUX1∼MUX5)로 구성된다.

필터데이터 출력수단(500)은 제2선택부(MX1∼MX10), 제2선택부(MX1∼MX10)의출력과 가산데이터(AD)를 가산하는 가산기(AER1∼AER10)와 가산기(AER1∼AER10)의 출력을 저장하는 레지스터(R1∼R10)로 구성되어 전단의 레지스터 출력이 다음단의 제2선택부로 입력되는 다수의 가산수단들(510∼560)로 구성되어, 비교제어신호(CS)가 활성화되면 가산기(AER1∼AER10)의 각 가산데이터(AD)는 버퍼수단(700)의 출력이고 제2선택부들(MX1∼MX10)에 입력되는 제2선택신호(SEL2)에 따라 제2선택부(MX1∼MX10)는 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 최종단의 가산수단(560)은 제1필터데이터(OUT1)를 출력하고, 비교제어신호(CS)가 비활성화되면 다수의 가산수단들(510∼560) 중 홀수번째 가산수단(510, 530, 550)의 각 가산데이터(AD)는 제1선택수단(800)의 출력이고 다수의 가산수단들(510∼560) 중 짝수번째 가산수단들(520, 540)의 각 레지스터에 저장된 값은 다음단의 가산수단들로 출력되지 않고 제2선택부들(MX1∼MX10)에 입력되는 제2선택신호(SEL2)에 따라 홀수번째 가산수단들(510, 530, 550)의 각 제2선택부(MX1, MX3, …MX9)는 그 전단의 홀수번째 가산수단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 홀수번째 가산수단들(510, 530, 550) 중 최종단 가산수단(550)은 제2필터데이터(OUT2)를 출력한다.

상기의 구성에 따른 본 발명인 유한 임펄스응답 필터의 동작은 다음과 같다.

도 3에 도시된 바와 같이 롬(100), 주소발생부(200), 샘플링데이터 출력수단(300), 승산수단(400) 및 필터데이터 출력수단(500)은 도 1에 도시된 종래의 2샘플링 방식을 사용하는 유한 임펄스응답 필터와 동일한 구성을 가지며, 비교부(600)의 비교제어신호(CS)에 의해 본 발명의 유한 임펄스응답 필터는 2샘플링 방식을 사용하거나 1샘플링 방식을 사용한다.

비교부(600)는 위상으로부터 전송되는 위상변조된 QPSK신호에 대해 디지털 신호로 복원하기 위해 심볼률에 롤오프 팩터를 승산한 값과 샘플링률을 비교하여 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 활성화되는 비교제어신호(CS)를 출력하고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비활성화되는 비교제어신호(CS)를 출력한다. 롤오프 팩터는 유럽 방식을 사용하는 경우 0.3 이며, 미국 방식을 사용하는 경우 0.2 이다. 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작은 경우란 낮은 심볼률, 예를 들어 1Msps에서 25Msps의 심볼률에 해당되는 경우로 이경우 유한 임펄스응답 필터는 2샘플링 방식을 사용하여 비트 에러 레이트의 성능을 높일 수 있으며, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같은 경우란 샘플링 클럭의 주파수가 매우 높은 경우로 이경우 유한 임펄스응답 필터는 2샘플링 방식을 사용하지 않고 1샘플링 방식을 사용하여 샘플링 클럭(SCK)의 주파수를 느리게 하여 파워 소모를 줄일 수 있다.

도 3에 도시된 바와 같이 비교부(600)의 출력인 비교제어신호(CS)가 활성화되면 제1선택수단(800)의 각 제1선택부(MUX1, MUX2, …MUX5)는 디스에이블되고, 3상태 버퍼들(Tri-stste Buffer)(B1∼B10)로 구성된 버퍼수단(700)의 각 3상태 버퍼들(B1∼B10)는 인에이블된다. 따라서 다수의 가산수단들(510∼560)의 각 가산기(AER1∼AER10)에 입력되는 가산데이터(AD)는 승산수단(400)의 각승산기들(M1∼M10)의 출력이 된다. 즉 가산데이터(AD)는 주소발생부(200)의 출력인 주소(ADDR)에 따라 롬(100)의 출력인 필터계수들(FC1∼FC10)과 샘플링데이터 출력수단(300)의 각 플립플롭들(DFF0∼DFF5)의 출력(QN)을 승산한 데이터이다.

홀수번째 가산수단들(510, 530, 550)과 짝수번째 가산수단들(520, 540, 560)로 구성된 필터데이터 출력수단(500)에 있어서 비교제어신호(CS)가 활성화되면 각 짝수번째 가산수단들(520, 540, 560)의 3상태 버퍼(B11)는 디스에이블되고, 3상태 버퍼(B12)는 인에이블되어 가산수단들(510∼560) 각각은 전단의 레지스터 출력이 다음단의 제2선택부로 입력되므로 제2선택부들(MX1∼MX10)에 입력되는 제2선택신호(SEL2)에 따라 각 가산수단들(510∼560)의 제2선택부(MX1∼MX10)는 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 최종단의 가산수단(560)은 제1필터데이터(OUT1)를 출력한다.

따라서 본 발명의 유한 임펄스응답 필터는 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 비교부(600)에서 출력되는 활성화된 비교제어신호(CS)에 의해 도 1에 도시된 2샘플링 방식을 사용하는 회로와 동일한 구성을 가지게 되어 필터데이터 출력수단(500)은 2샘플링 방식에 의해 제1필터데이터(OUT1)를 출력한다.

상기와 반대로 비교부(600)의 출력인 비교제어신호(CS)가 비활성화되면, 즉 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 제1선택수단(800)의 각 제1선택부(MUX1, MUX2, …MUX5)는 인에이블되고, 3상태 버퍼들(Tri-stste Buffer)(B1∼B10)로 구성된 버퍼수단(700)의 각 3상태 버퍼들(B1∼B10)은 디스에이블된다.

제1선택수단(800)의 각 제1선택부(MUX1, MUX2, …MUX5)는 주소발생부(200)의 출력인 제1선택신호(SEL1)에 따라 승산수단(400)의 다수의 승산기들(M1∼M10)의 홀수번째 출력들(M1, M3, … M9) 및 짝수번째 출력들(M2, M4, … M10) 중 하나를 선택하여 출력한다. 즉, 다수의 승산기들(M1∼M10)은 주소발생부(200)의 출력인 주소(ADDR)에 따라 롬(100)에서 출력되는 필터계수들(FC1∼FC10)과 샘플링데이터 출력수단(300)의 출력(QN)을 승산하여 출력하고, 제1선택수단(800)의 각 제1선택부(MUX1, MUX2, …MUX5)는 주소발생부(200)의 출력인 제1선택신호(SEL1)에 따라 홀수번째의 승산기들(M1, M3, …M8)의 출력인 필터계수들(FC1∼FC10)과 샘플링데이터 출력수단(300)의 출력(QN)을 승산된 값을 출력하거나 짝수번째 승산기들(M2, M4, …M10)의 출력인 필터계수들(FC1∼FC10)과 샘플링데이터 출력수단(300)의 출력(QN)을 승산된 값을 출력한다. 예를 들어 제1선택신호(SEL1)가 로우 논리값을 갖는 비활성화된 신호이면 제1선택부들(MUX1, MUX2, …MUX5)은 각각 홀수번째의 승산기들(M1, M3, …M8)의 출력을 출력하고, 제1선택신호(SEL1)가 하이 논리값을 갖는 활성화된 신호이면 제1선택부들(MUX1, MUX2,… MUX5)은 각각 짝수번째 승산기들(M2, M4, …M10)의 출력을 출력한다.

필터데이터 출력수단(500)의 짝수번째 가산수단들(520, 540, 560)의 입력인 가산데이터(AD)는 디스에이블된 3상태 버퍼들(B1∼B10)에 의해 하이 임피던스(High Impedance) 상태에 있게 되며, 디스에이블된 3상태 버퍼(B12)와 인에블되는 3상태 버퍼(B11)에 의해 짝수번째 가산수단들(520, 540, 560)의 레지스터(R2, R4,… R8)는 각각 다음단인 홀수번째 가산수단들(510, 530, 550)의 각 제2선택부들(MX3, MX5,… MX9)로 입력되지 않고, 홀수번째 가산수단들(510, 530, 550)의 각 제2선택부들(MX3, MX5,… MX9)은 각각 전단의 홀수번째 가산수단들(510, 530, 550)의 레지스터들(R1, R3,…R7)의 출력이 입력되어 제2선택부들(MX1∼MX10)에 입력되는 제2선택신호(SEL2)에 따라 홀수번째 가산수단들(510, 530, 550)의 각 제2선택부(MX1, MX3, …MX9)는 그 전단의 홀수번째 가산수단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 홀수번째 가산수단들(510, 530, 550) 중 최종단 가산수단(550)은 제2필터데이터(OUT2)를 출력한다.

따라서 본 발명의 유한 임펄스응답 필터는 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비교부(600)에서 출력되는 비활성화된 비교제어신호(CS)에 의해 도 2에 도시된 1샘플링 방식을 사용하는 회로와 동일한 구성을 가지게 되어 필터데이터 출력수단(500)은 1샘플링 방식에 의해 제2필터데이터(OUT2)를 출력한다.

상기와 같이 본 발명의 유한 임펄스응답 필터는 비교부에 의해 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값을 비교하여 이 비교제어신호의 활성화 여부에 따라 2샘플링 방식 또는 1샘플링 방식을 선택하여 1Msps에서 25Msps의 심볼률을 갖는 낮은 심볼률의 경우 2샘플링 방식을 사용하여 비트 에러 레이트의 성능을 높일 수 있고, 샘플링 클럭의 주파수가 매우 높은 경우 1샘플링 방식을 사용하여 샘플링 클럭(SCK)의 주파수를 느리게 하여 파워 소모를 줄일 수 있다.

본 발명의 유한 임펄스응답 필터는 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 2샘플링 방식을 선택하고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 1샘플링 방식을 선택하여 낮은 심볼률의 경우 2샘플링 방식에 의해 비트 에러 레이트의 성능을 높일 수 있고, 샘플링 클럭의 주파수가 매우 높은 경우 1샘플링 방식에 의해 샘플링 클럭의 주파수를 느리게 하여 파워 소모를 줄일 수 있다.

Claims

위상변조신호를 샘플링하여 디지털 신호를 복원하기 위한 유한 임펄스응답 필터에 있어서,

필터계수가 저장되어 있는 롬;

상기 롬에 저장된 필터계수들 중 특정 필터계수를 출력하기 위한 주소와 제1선택신호를 출력하는 주소발생수단;

다수의 플립플롭들로 구성되어 입력데이터를 샘플링 클럭에 동기되어 입력데이터를 출력하는 샘플링데이터 출력수단;

상기 주소발생수단의 출력인 주소에 따라 상기 롬의 출력인 필터계수들과 샘플링데이터 출력수단의 출력을 승산하는 다수의 승산기들로 구성된 승산수단;

심볼률에 롤오프 팩터를 승산한 값과 샘플링률을 비교하여 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 작으면 활성화되고, 심볼률에 롤오프 팩터를 승산한 값이 샘플링률을 2로 제산한 값 보다 크거나 같으면 비활성화되는 비교제어신호를 출력하는 비교수단;

상기 비교제어신호가 활성화되면 인에이블되어 상기 승산수단의 다수의 승산기들의 출력을 그대로 출력시키는 버퍼수단;

상기 비교제어신호가 비활성화되면 인에이블되어 상기 제1선택신호에 따라 상기 승산수단의 다수의 승산기들의 홀수번째 출력들 및 짝수번째 출력들 중 하나를 선택하여 출력하는 다수의 제1선택부들로 구성된 제1선택수단; 및

제2선택부, 제2선택부의 출력과 가산데이터를 가산하는 가산기와 가산기의 출력을 저장하는 레지스터로 구성되어 전단의 레지스터 출력이 다음단의 제2선택부로 입력되는 다수의 가산수단들로 구성되어, 상기 비교제어신호가 활성화되면 상기 가산기의 각 가산데이터는 상기 버퍼수단의 출력이고 상기 제2선택부에 입력되는 제2선택신호에 따라 상기 제2선택부는 전단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 최종단의 가산수단은 제1필터데이터를 출력하고, 상기 비교제어신호가 비활성화되면 상기 다수의 가산수단들 중 홀수번째 가산수단의 각 가산데이터는 상기 제1선택수단의 출력이고 상기 다수의 가산수단들 중 짝수번째 가산수단들의 각 레지스터에 저장된 값은 다음단의 가산수단들로 출력되지 않고 상기 제2선택부에 입력되는 제2선택신호에 따라 상기 홀수번째 가산수단들의 각 제2선택부는 그 전단의 홀수번째 가산수단의 레지스터의 출력을 선택하거나 해당 레지스터의 출력을 선택하여 홀수번째 가산수단들 중 최종단 가산수단은 제2필터데이터를 출력하는 필터데이터 출력수단을 구비한 것을 특징으로 하는 유한 임펄스응답 필터,