JPH07273702A - シンボル列からなる信号を受信する受信機及びそのための等化器並びにシンボル検出方法 - Google Patents
シンボル列からなる信号を受信する受信機及びそのための等化器並びにシンボル検出方法Info
- Publication number
- JPH07273702A JPH07273702A JP7065291A JP6529195A JPH07273702A JP H07273702 A JPH07273702 A JP H07273702A JP 7065291 A JP7065291 A JP 7065291A JP 6529195 A JP6529195 A JP 6529195A JP H07273702 A JPH07273702 A JP H07273702A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- output
- state
- tap weight
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03184—Details concerning the metric
- H04L25/03197—Details concerning the metric methods of calculation involving metrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Error Detection And Correction (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ２個の複素数量の乗算を必要としない畳み込
み処理を使用することによって回路構成を簡単にするこ
とができる受信機を提供する。 【構成】 受信機は伝送チャネルを通じて伝送された検
出シンボルを実数部と虚数部とに分解する手段を持つ等
化器を包含する。この受信機は更に循環位相部分をその
チャネルを表わすタップ重みと乗算することによって修
正タップ重みを発生する手段を有する。それら修正タッ
プ重みが可能状態ビットと畳み込み演算されることによ
り、可能伝送シンボルが発生される。各可能伝送シンボ
ルを受信シンボルと比較することによって最尤シーケン
ス推定（ＭＬＳＥ）が実行され、ＭＬＳＥ検出シンボル
が発生される。このＭＬＳＥ検出シンボルが回転ベクト
ルと乗算され、復号シンボルが発生される。別の実施例
では、受信シンボル列のうちの１個の受信シンボルがＭ
ＬＳＥを実行する前に回転ベクトルと乗算される。
み処理を使用することによって回路構成を簡単にするこ
とができる受信機を提供する。 【構成】 受信機は伝送チャネルを通じて伝送された検
出シンボルを実数部と虚数部とに分解する手段を持つ等
化器を包含する。この受信機は更に循環位相部分をその
チャネルを表わすタップ重みと乗算することによって修
正タップ重みを発生する手段を有する。それら修正タッ
プ重みが可能状態ビットと畳み込み演算されることによ
り、可能伝送シンボルが発生される。各可能伝送シンボ
ルを受信シンボルと比較することによって最尤シーケン
ス推定（ＭＬＳＥ）が実行され、ＭＬＳＥ検出シンボル
が発生される。このＭＬＳＥ検出シンボルが回転ベクト
ルと乗算され、復号シンボルが発生される。別の実施例
では、受信シンボル列のうちの１個の受信シンボルがＭ
ＬＳＥを実行する前に回転ベクトルと乗算される。
Description
【０００１】
【産業上の利用分野】この発明は通信システムに関し、
特に、等化器が組み込まれているディジタル通信システ
ム例えば最尤シーケンス推定値等化器が組み込まれてい
るセルラ通信システムのようなディジタル通信システム
に関する。
特に、等化器が組み込まれているディジタル通信システ
ム例えば最尤シーケンス推定値等化器が組み込まれてい
るセルラ通信システムのようなディジタル通信システム
に関する。
【０００２】
【従来の技術】セルラ通信システムは、無線電話機が変
調信号の送信及び受信を可能にし、それによって無線電
話機と遠隔に配置されている基地局内のトランシーバと
の間の双方向通信を可能にする回路を包含する一種の無
線通信システムである。移動体トランシーバと基地局と
の間のディジタル通信のビット誤り率を低減するために
幾つかの技術が開発されている。その一つの技術では、
復号処理でのエラー訂正で使用するために符号化伝送デ
ータ中に冗長情報が包含される。或る例のエラー訂正方
法では、ビタービ・アルゴリズムが使用される。ビター
ビ・アルゴリズムは順方向エラー訂正を行なう最尤復号
方法である。各状態は複数個のビットで表わされる。或
るシンボル時点での状態から次のシンボル時点での状態
への遷移は小数である。次のシンボル時点での各状態は
或る遷移を生じることができる先の個々の可能状態を小
数だけ持っている。関連するメトリックと共に、上記ビ
タービ・アルゴリズムにより次のシンボル時点での全可
能状態が計算され、各可能状態について最尤シーケンス
（maximum likelihood sequence estimation；以下ＭＬ
ＳＥと言う）が実行される。上記ＭＬＳＥ処理におい
て、各可能状態が等化器により畳み込み処理を使用して
受信シンボルと比較される。このようにして、受信され
た多数の可能状態が各受信シンボルと比較される。受信
機には従来代表的には畳み込み処理において２個の複素
数量を乗算する必要が有る等化器が使用されている。周
知の如く、複素数量同士を乗算するために必要とされる
回路は、実数或いは虚数を虚数と乗算するために必要な
回路よりも構成が複雑である。
調信号の送信及び受信を可能にし、それによって無線電
話機と遠隔に配置されている基地局内のトランシーバと
の間の双方向通信を可能にする回路を包含する一種の無
線通信システムである。移動体トランシーバと基地局と
の間のディジタル通信のビット誤り率を低減するために
幾つかの技術が開発されている。その一つの技術では、
復号処理でのエラー訂正で使用するために符号化伝送デ
ータ中に冗長情報が包含される。或る例のエラー訂正方
法では、ビタービ・アルゴリズムが使用される。ビター
ビ・アルゴリズムは順方向エラー訂正を行なう最尤復号
方法である。各状態は複数個のビットで表わされる。或
るシンボル時点での状態から次のシンボル時点での状態
への遷移は小数である。次のシンボル時点での各状態は
或る遷移を生じることができる先の個々の可能状態を小
数だけ持っている。関連するメトリックと共に、上記ビ
タービ・アルゴリズムにより次のシンボル時点での全可
能状態が計算され、各可能状態について最尤シーケンス
（maximum likelihood sequence estimation；以下ＭＬ
ＳＥと言う）が実行される。上記ＭＬＳＥ処理におい
て、各可能状態が等化器により畳み込み処理を使用して
受信シンボルと比較される。このようにして、受信され
た多数の可能状態が各受信シンボルと比較される。受信
機には従来代表的には畳み込み処理において２個の複素
数量を乗算する必要が有る等化器が使用されている。周
知の如く、複素数量同士を乗算するために必要とされる
回路は、実数或いは虚数を虚数と乗算するために必要な
回路よりも構成が複雑である。
【０００３】
【発明が解決しようとする課題】本発明は、２個の複素
数量の乗算を必要としない畳み込み処理を使用すること
によって回路構成が簡単な受信機を提供することを目的
とする
数量の乗算を必要としない畳み込み処理を使用すること
によって回路構成が簡単な受信機を提供することを目的
とする
【０００４】
【課題を解決するための手段】本発明の一実施例によれ
ば、受信機は伝送チャネルを通じて伝送された検出シン
ボルを実数部と虚数部とに分解する手段を有する。この
受信機は更に虚数部を伝送チャネルを表わすタップ重み
と乗算することによって修正タップ重みを発生する手段
を有する。それら修正タップ重みが可能状態ビットと畳
み込み演算されることにより、可能伝送シンボルが発生
される。各可能伝送シンボルを受信シンボルと比較する
ことによってＭＬＳＥが実行され、ＭＬＳＥ検出シンボ
ルが発生される。このＭＬＳＥ検出シンボルが、回転ベ
クトルと乗算され、復号シンボルが発生される。別の実
施例では、受信シンボル列のうちの１個の受信シンボル
がＭＬＳＥを実行する前に回転ベクトルと乗算される。
ば、受信機は伝送チャネルを通じて伝送された検出シン
ボルを実数部と虚数部とに分解する手段を有する。この
受信機は更に虚数部を伝送チャネルを表わすタップ重み
と乗算することによって修正タップ重みを発生する手段
を有する。それら修正タップ重みが可能状態ビットと畳
み込み演算されることにより、可能伝送シンボルが発生
される。各可能伝送シンボルを受信シンボルと比較する
ことによってＭＬＳＥが実行され、ＭＬＳＥ検出シンボ
ルが発生される。このＭＬＳＥ検出シンボルが、回転ベ
クトルと乗算され、復号シンボルが発生される。別の実
施例では、受信シンボル列のうちの１個の受信シンボル
がＭＬＳＥを実行する前に回転ベクトルと乗算される。
【０００５】
【実施例】図１のブロック・ダイヤグラムに示されるト
ランシーバ１０は、通信システム或いは移動体ディジタ
ル・セルラ電話機のような通信システムの一部分であ
る。このトランシーバ１０は、送信機１２及び受信機１
４から成っている。
ランシーバ１０は、通信システム或いは移動体ディジタ
ル・セルラ電話機のような通信システムの一部分であ
る。このトランシーバ１０は、送信機１２及び受信機１
４から成っている。
【０００６】本実施例でのフレーム、即ち、代表的には
或る基地局即ち移動体ディジタル・セルラ電話機により
他の移動体ディジタル・セルラ電話機へ伝送される情報
の伝送バースト１００が図２に示されている。このフレ
ームには、指定数のビットが包含されている。各フレー
ムにはスタート・ビット１０２、情報ビット１０４、導
引ビット１０６、情報ビット１０８及び終了ビット１１
０が包含される。情報ビット１０４と情報ビット１０８
との間に置かれている導引ビット１０６はまた、ミッド
・アンブル・ビットとも呼ばれる。代表的には各フレー
ムには、３ビットずつのスタート・ビット及び終了ビッ
トと、各々が５８ビットから成る情報ビットと、及び２
６個の導引ビットとの合計１４８ビットが存在する。上
記導引ビットは周知なものである。上記スタート・ビッ
ト及び終了ビットも周知なものであり、代表的には０ビ
ットで構成されている。その他の部分の個数及びビット
配列は実施例に依存して可能である。
或る基地局即ち移動体ディジタル・セルラ電話機により
他の移動体ディジタル・セルラ電話機へ伝送される情報
の伝送バースト１００が図２に示されている。このフレ
ームには、指定数のビットが包含されている。各フレー
ムにはスタート・ビット１０２、情報ビット１０４、導
引ビット１０６、情報ビット１０８及び終了ビット１１
０が包含される。情報ビット１０４と情報ビット１０８
との間に置かれている導引ビット１０６はまた、ミッド
・アンブル・ビットとも呼ばれる。代表的には各フレー
ムには、３ビットずつのスタート・ビット及び終了ビッ
トと、各々が５８ビットから成る情報ビットと、及び２
６個の導引ビットとの合計１４８ビットが存在する。上
記導引ビットは周知なものである。上記スタート・ビッ
ト及び終了ビットも周知なものであり、代表的には０ビ
ットで構成されている。その他の部分の個数及びビット
配列は実施例に依存して可能である。
【０００７】受信バースト中の導引ビットは、上記伝送
が為されたチャネルの推定値を計算するために用いられ
る。このチャネル推定値は、そのチャネルのインパルス
応答関数である。干渉を受けない信号が伝送される。し
かし、その受信信号はノイズ及び干渉によって歪みを受
ける。受信された導引ビットを基準ビット列と相互に相
関させることによって、上記チャネルの推定値が得られ
る。上記インパルス応答関数中の各項は複素数量であ
り、タップ重み或いはチャネル・タップとして知られて
いる。各タップ重みは、伝送信号に対するチャネル歪み
の影響を表わす。タップ重みの数は遅延拡散に依存して
２個からＣ-１個の範囲で変化する。なお、Ｃは特定の
実施例における拘束長である。この拘束長は代表的には
２から約６までの長さを持っている。
が為されたチャネルの推定値を計算するために用いられ
る。このチャネル推定値は、そのチャネルのインパルス
応答関数である。干渉を受けない信号が伝送される。し
かし、その受信信号はノイズ及び干渉によって歪みを受
ける。受信された導引ビットを基準ビット列と相互に相
関させることによって、上記チャネルの推定値が得られ
る。上記インパルス応答関数中の各項は複素数量であ
り、タップ重み或いはチャネル・タップとして知られて
いる。各タップ重みは、伝送信号に対するチャネル歪み
の影響を表わす。タップ重みの数は遅延拡散に依存して
２個からＣ-１個の範囲で変化する。なお、Ｃは特定の
実施例における拘束長である。この拘束長は代表的には
２から約６までの長さを持っている。
【０００８】表１は本発明の一実施例を説明するために
使用されるデータを包含している。このデータには初期
位相オフセットは想定されていない。
使用されるデータを包含している。このデータには初期
位相オフセットは想定されていない。
【表１】
【０００９】表１において、ｉは時間的なシンボル時点
を表わす。ａ（ｉ）は各シンボル時点中に伝送されるこ
ととなる２進信号を表わす。ｄ（ｉ）はシンボル時点ｉ
中の２進信号とその前のシンボル時点ｉー１からの２進
信号との排他的論理和（exclusive OR；ＸＯＲ）を表わ
す。ｄ（ｉ）のビット列は、結果として±１信号である
α（ｉ）となる非ゼロ復帰（non return-to-zero；ＮＲ
Ｚ）表現に変換される。ｅj(t)は最小偏移キーイング
（minimum shift keying；ＭＳＫ）変調信号であり、送
信機１２即ち基地局送信機により、且つ、ノイズ或いは
干渉を受けずに伝送されて受信機１４即ち基地局受信機
によって受信されるとき、実数から虚数へ転換する。ｅ
j(t)は各シンボル時点でサンプリングされるとき、表わ
される。なお、Ｔは隣接するシンボル時点間の時間間隔
である。信号情報を位相情報に変換する変調技法である
ＭＳＫ変調が好適であるが、他の変調技法を用いること
も可能である。もしガウス最小偏移キーイング（Gaussi
an minimum shift keying；ＧＭＳＫ）を用いるとき
は、伝送ビットにガウス・フィルタリングが実行され
る。上記変調信号は表１の６行目に示されている実数部
と７行目に示されている虚数部とに分解される。この実
数部には正負の記号が包含され、虚数部は正実数軸と正
虚数軸との間で交番する。表１の他の行は必要に応じて
後述する。
を表わす。ａ（ｉ）は各シンボル時点中に伝送されるこ
ととなる２進信号を表わす。ｄ（ｉ）はシンボル時点ｉ
中の２進信号とその前のシンボル時点ｉー１からの２進
信号との排他的論理和（exclusive OR；ＸＯＲ）を表わ
す。ｄ（ｉ）のビット列は、結果として±１信号である
α（ｉ）となる非ゼロ復帰（non return-to-zero；ＮＲ
Ｚ）表現に変換される。ｅj(t)は最小偏移キーイング
（minimum shift keying；ＭＳＫ）変調信号であり、送
信機１２即ち基地局送信機により、且つ、ノイズ或いは
干渉を受けずに伝送されて受信機１４即ち基地局受信機
によって受信されるとき、実数から虚数へ転換する。ｅ
j(t)は各シンボル時点でサンプリングされるとき、表わ
される。なお、Ｔは隣接するシンボル時点間の時間間隔
である。信号情報を位相情報に変換する変調技法である
ＭＳＫ変調が好適であるが、他の変調技法を用いること
も可能である。もしガウス最小偏移キーイング（Gaussi
an minimum shift keying；ＧＭＳＫ）を用いるとき
は、伝送ビットにガウス・フィルタリングが実行され
る。上記変調信号は表１の６行目に示されている実数部
と７行目に示されている虚数部とに分解される。この実
数部には正負の記号が包含され、虚数部は正実数軸と正
虚数軸との間で交番する。表１の他の行は必要に応じて
後述する。
【００１０】本実施例での受信信号は表１の５行目に表
わされており、この受信信号は受信機によって受信され
た後で更に処理される。上記ＭＳＫ変調信号は実施を容
易にするために分解されている。この分解された信号の
虚数部がｊ及び１の何れかであることは周知である。従
って、各シンボル時点での６行目及び７行目の積は５行
目に示されている受信信号となっている。
わされており、この受信信号は受信機によって受信され
た後で更に処理される。上記ＭＳＫ変調信号は実施を容
易にするために分解されている。この分解された信号の
虚数部がｊ及び１の何れかであることは周知である。従
って、各シンボル時点での６行目及び７行目の積は５行
目に示されている受信信号となっている。
【００１１】上記受信信号を実数部と虚数部とに分解す
ることは、次の式（１）及び（２）を参照することによ
ってより良く理解される。
ることは、次の式（１）及び（２）を参照することによ
ってより良く理解される。
【数１】
【数２】
【００１２】式（１）の左辺は４の拘束長に対する、シ
ンボル時点でチャネル・タップと畳み込み演算されるこ
ととなる複素ビタービ状態を示し、式（２）の左辺は他
のシンボル時点でチャネル・タップと畳み込み演算され
ることとなる複素ビタービ状態を示している。
ンボル時点でチャネル・タップと畳み込み演算されるこ
ととなる複素ビタービ状態を示し、式（２）の左辺は他
のシンボル時点でチャネル・タップと畳み込み演算され
ることとなる複素ビタービ状態を示している。
【００１３】上記式（１）及び（２）の右辺から分かる
ように、上記複素ビタービ状態は実数部と虚数部とに分
解することができる。これらの式（１）及び（２）の右
辺は、ＮＲＺ状態カウンタのような状態カウンタと対角
行列との積である。従って、上記状態カウンタは、簡単
化され、式（１）及び（２）の双方での各組のシンボル
時点に関して同一である。このことによって、メトリッ
ク計算器の構成も同様に簡単化される。回路構成は、図
３乃至図６を参照して以下で述べるように、畳み込み処
理で使用するための修正タップ重みを生成するためにタ
ップ重みを対角ベクトルと乗算することによって更に簡
単化される。
ように、上記複素ビタービ状態は実数部と虚数部とに分
解することができる。これらの式（１）及び（２）の右
辺は、ＮＲＺ状態カウンタのような状態カウンタと対角
行列との積である。従って、上記状態カウンタは、簡単
化され、式（１）及び（２）の双方での各組のシンボル
時点に関して同一である。このことによって、メトリッ
ク計算器の構成も同様に簡単化される。回路構成は、図
３乃至図６を参照して以下で述べるように、畳み込み処
理で使用するための修正タップ重みを生成するためにタ
ップ重みを対角ベクトルと乗算することによって更に簡
単化される。
【００１４】図３は図１に示されている受信機１４の一
部を簡略化して示す概略図である。最尤シーケンス推定
処理では、複素数量を持つ上記タップ重みが全ての可能
なビタービ状態の組み合わせと畳み込み演算される。上
記各ビタービ状態は伝送における全ての可能な次の状態
を表わしている。この畳み込みは、或るビタービ状態を
表わしている２c個の可能状態の全てを畳み込み演算
し、ブランチ・メトリック計算で使用される各候補状態
に対する受信信号の推定値を得ることによって達成され
る。
部を簡略化して示す概略図である。最尤シーケンス推定
処理では、複素数量を持つ上記タップ重みが全ての可能
なビタービ状態の組み合わせと畳み込み演算される。上
記各ビタービ状態は伝送における全ての可能な次の状態
を表わしている。この畳み込みは、或るビタービ状態を
表わしている２c個の可能状態の全てを畳み込み演算
し、ブランチ・メトリック計算で使用される各候補状態
に対する受信信号の推定値を得ることによって達成され
る。
【００１５】ランダム・アクセス・メモリ（ＲＡＭ）１
１２のレジスタ部は第１アレイ１１４及び第２アレイ１
１６を生成している。第１アレイ１１４及び第２アレイ
１１６の各々に配分されているレジスタの個数は、代表
的には、上記チャネル・タップが実数部と虚数部とを持
っていることを認めると、チャネル・タップの個数をべ
き数とする２の累乗である。ミッド・アンブル・ビット
から或いはその他の方法で得られたＣ個のタップ重みｈ
0，ｈ1，… ｈC-1またはそれらから更新されたタップ重
みは虚数成分ｊ１ｊ１ｊ… と乗算される。その結果得
られた積ｈ01'，ｈ11'，… ｈ(C-1)1'は修正タップ重み
を表わし、第１アレイ１１４にされる。
１２のレジスタ部は第１アレイ１１４及び第２アレイ１
１６を生成している。第１アレイ１１４及び第２アレイ
１１６の各々に配分されているレジスタの個数は、代表
的には、上記チャネル・タップが実数部と虚数部とを持
っていることを認めると、チャネル・タップの個数をべ
き数とする２の累乗である。ミッド・アンブル・ビット
から或いはその他の方法で得られたＣ個のタップ重みｈ
0，ｈ1，… ｈC-1またはそれらから更新されたタップ重
みは虚数成分ｊ１ｊ１ｊ… と乗算される。その結果得
られた積ｈ01'，ｈ11'，… ｈ(C-1)1'は修正タップ重み
を表わし、第１アレイ１１４にされる。
【００１６】タップ数が６個の場合のそれら修正タップ
重みが表２に示されている。各修正タップ重みについて
実数部と虚数部とが示されている。記号＊は乗算を表わ
している。
重みが表２に示されている。各修正タップ重みについて
実数部と虚数部とが示されている。記号＊は乗算を表わ
している。
【表２】
【００１７】上記Ｃ個のタップ重みはまた、１個分のシ
ンボル時点だけ偏移された虚数成分１ｊ１ｊ１… と乗
算され、その結果得られたやはり修正タップ重みを表わ
す積ｈ02'，ｈ12'，… ｈ(C-1)2'が第２アレイ１１６に
格納される。タップ数が６個の場合のそれら修正タップ
重みが表３に示されている。
ンボル時点だけ偏移された虚数成分１ｊ１ｊ１… と乗
算され、その結果得られたやはり修正タップ重みを表わ
す積ｈ02'，ｈ12'，… ｈ(C-1)2'が第２アレイ１１６に
格納される。タップ数が６個の場合のそれら修正タップ
重みが表３に示されている。
【表３】
【００１８】上記修正タップ重みは更に信号処理を行な
う際に用いられてその結果以下で述べるように必要な回
路の複雑さが軽減され、その後の信号処理が完遂され
る。１アレイの修正タップ重みは循環が行なわれるまで
虚数部の各一意シンボルについて発生される。虚数部は
２個のシンボル時点の後は循環的であるので、２つのア
レイの修正タップ重みが具体的な実施例を表わすために
必要である。
う際に用いられてその結果以下で述べるように必要な回
路の複雑さが軽減され、その後の信号処理が完遂され
る。１アレイの修正タップ重みは循環が行なわれるまで
虚数部の各一意シンボルについて発生される。虚数部は
２個のシンボル時点の後は循環的であるので、２つのア
レイの修正タップ重みが具体的な実施例を表わすために
必要である。
【００１９】上記修正タップ重みは、０００００乃至１
１１１１の２進数に相当する−１−１−１−１−１（Ｎ
ＲＺ）乃至１１１１１（ＮＲＺ）のような、ビタービ復
号処理における全ての可能なビタービ状態の組み合わせ
と畳み込み演算される。アドレス発生器１１８は修正タ
ップ重みを検索するために用いられる、第１アレイ１１
４または第２アレイ１１６のアドレスを発生する。この
アドレスの最下位ビットは連結処理回路（concatenatio
n circuit）１２０へ付与される。一方、最上位ビット
は排他的論理和（ＸＯＲ）ゲート１２２へその第１入力
として付与される。ＸＯＲゲート１２２への第２入力は
反転フリップ・フロップ１２４の出力によって付与され
る。反転フリップ・フロップ１２４の状態は当初同期回
路１２６により、この反転フリップ・フロップ１２４の
状態が受信されたミッド・アンブル・ビットの位相状態
と同期するように設定される。その後は、反転フリップ
・フロップ１２４はビタービ処理における各更新サイク
ルを反転する。ＸＯＲゲート１２２からの出力ビットは
アドレス発生器１１８からの最下位ビットと連結処理さ
れて、上記アドレスが生成される。ＸＯＲゲート１２２
からの出力ビットはそのアドレスの最上位ビットを規定
する。このようにして発生されたアドレスはアドレス・
バス１２８に接続されているＲＡＭ１１２へ付与され
る。上記連結処理されたアドレスでＲＡＭ１１２に格納
された修正タップ重みがその実数部及び虚数部ともに読
み出され、続いてバス１４０によって乗算器１３０乃至
１３８の一つに書き込まれる。
１１１１の２進数に相当する−１−１−１−１−１（Ｎ
ＲＺ）乃至１１１１１（ＮＲＺ）のような、ビタービ復
号処理における全ての可能なビタービ状態の組み合わせ
と畳み込み演算される。アドレス発生器１１８は修正タ
ップ重みを検索するために用いられる、第１アレイ１１
４または第２アレイ１１６のアドレスを発生する。この
アドレスの最下位ビットは連結処理回路（concatenatio
n circuit）１２０へ付与される。一方、最上位ビット
は排他的論理和（ＸＯＲ）ゲート１２２へその第１入力
として付与される。ＸＯＲゲート１２２への第２入力は
反転フリップ・フロップ１２４の出力によって付与され
る。反転フリップ・フロップ１２４の状態は当初同期回
路１２６により、この反転フリップ・フロップ１２４の
状態が受信されたミッド・アンブル・ビットの位相状態
と同期するように設定される。その後は、反転フリップ
・フロップ１２４はビタービ処理における各更新サイク
ルを反転する。ＸＯＲゲート１２２からの出力ビットは
アドレス発生器１１８からの最下位ビットと連結処理さ
れて、上記アドレスが生成される。ＸＯＲゲート１２２
からの出力ビットはそのアドレスの最上位ビットを規定
する。このようにして発生されたアドレスはアドレス・
バス１２８に接続されているＲＡＭ１１２へ付与され
る。上記連結処理されたアドレスでＲＡＭ１１２に格納
された修正タップ重みがその実数部及び虚数部ともに読
み出され、続いてバス１４０によって乗算器１３０乃至
１３８の一つに書き込まれる。
【００２０】反転フリップ・フロップ１２４の状態が交
番することにより、結果として交番する更新サイクルに
おいては該反転フリップ・フロップ１２４の状態に依存
して修正タップ重みが第１アレイ１１４または第２アレ
イ１１６から交互に読み出される。例えば、反転フリッ
プ・フロップ１２４の出力が「０」であるときは修正タ
ップ重みが第１アレイ１１４から読み出されることとな
る。その一方、反転フリップ・フロップ１２４の出力が
「１」であるときは修正タップ重みが第２アレイ１１６
から読み出されることとなる。このアドレス指定方法は
既にＲＡＭ１１２からの修正タップ重みを読み出す処理
の説明の中で述べたが、ＲＡＭ１１２のアドレス指定方
法と同一の方法を第１アレイ１１４及び第２アレイ１１
６へ修正タップ重みを書き込むときに使用することがで
きる。
番することにより、結果として交番する更新サイクルに
おいては該反転フリップ・フロップ１２４の状態に依存
して修正タップ重みが第１アレイ１１４または第２アレ
イ１１６から交互に読み出される。例えば、反転フリッ
プ・フロップ１２４の出力が「０」であるときは修正タ
ップ重みが第１アレイ１１４から読み出されることとな
る。その一方、反転フリップ・フロップ１２４の出力が
「１」であるときは修正タップ重みが第２アレイ１１６
から読み出されることとなる。このアドレス指定方法は
既にＲＡＭ１１２からの修正タップ重みを読み出す処理
の説明の中で述べたが、ＲＡＭ１１２のアドレス指定方
法と同一の方法を第１アレイ１１４及び第２アレイ１１
６へ修正タップ重みを書き込むときに使用することがで
きる。
【００２１】ここで、反転フリップ・フロップ１２４の
出力が「０」であり、且つ修正タップ重みがＲＡＭ１１
２の第１アレイ１１４から読み出されているものと想定
する。アドレスは第１アレイ１１４に格納されている修
正タップ重みを一度に１個づつ読み出すために順次連続
的に発生される。第１アレイ１１４の第１レジスタに格
納されている修正タップ重みが読み出され、続いて乗算
器１３０へ被乗数として書き込まれる。第１アレイ１１
４の第２レジスタに格納されている修正タップ重みはア
ドレスされ、読み出されて乗算器１３２へ被乗数として
書き込まれる。この処理は第１アレイ１１４に格納され
た修正タップ重みの全体に亘って最後の修正タップ重み
が乗算器１３８へ書き込まれるまで継続する。代表的に
は、第１アレイ１１４に格納されている修正タップ重み
の個数も複素数乗算器の個数と同じく、拘束長Ｃに等し
い。
出力が「０」であり、且つ修正タップ重みがＲＡＭ１１
２の第１アレイ１１４から読み出されているものと想定
する。アドレスは第１アレイ１１４に格納されている修
正タップ重みを一度に１個づつ読み出すために順次連続
的に発生される。第１アレイ１１４の第１レジスタに格
納されている修正タップ重みが読み出され、続いて乗算
器１３０へ被乗数として書き込まれる。第１アレイ１１
４の第２レジスタに格納されている修正タップ重みはア
ドレスされ、読み出されて乗算器１３２へ被乗数として
書き込まれる。この処理は第１アレイ１１４に格納され
た修正タップ重みの全体に亘って最後の修正タップ重み
が乗算器１３８へ書き込まれるまで継続する。代表的に
は、第１アレイ１１４に格納されている修正タップ重み
の個数も複素数乗算器の個数と同じく、拘束長Ｃに等し
い。
【００２２】各乗算器１３０乃至１３８の乗数はＮＲＺ
カウンタ１７０によって与えられる。ＮＲＺカウンタ１
７０は、上記２のＣ乗個の可能ビタービ状態の全体に亘
って２進状態０００００の相当値（即ち、−１−１−１
−１−１ ＮＲＺ）から２進状態１１１１１の相当値
（即ち、１１１１１ ＮＲＺ）までカウントを遂行す
る。従ってＮＲＺカウンタ１７０は一種のビタービ状態
カウンタである。省察されるように、ＮＲＺカウンタ１
７０の各段の出力Ｓ1乃至ＳCは＋１または−１である。
ＮＲＺカウンタ１７０の各段の出力は、ＮＲＺカウンタ
１７０によって出力される１ビットの可能ビタービ状態
で表わされている。各乗算器１３０乃至１３８の出力は
加算結合部１６０へその入力として結合されている。乗
算器１３０乃至１３８と加算結合部１６０とは全体とし
て畳み込み演算器（convolver）１７２を構成してい
る。
カウンタ１７０によって与えられる。ＮＲＺカウンタ１
７０は、上記２のＣ乗個の可能ビタービ状態の全体に亘
って２進状態０００００の相当値（即ち、−１−１−１
−１−１ ＮＲＺ）から２進状態１１１１１の相当値
（即ち、１１１１１ ＮＲＺ）までカウントを遂行す
る。従ってＮＲＺカウンタ１７０は一種のビタービ状態
カウンタである。省察されるように、ＮＲＺカウンタ１
７０の各段の出力Ｓ1乃至ＳCは＋１または−１である。
ＮＲＺカウンタ１７０の各段の出力は、ＮＲＺカウンタ
１７０によって出力される１ビットの可能ビタービ状態
で表わされている。各乗算器１３０乃至１３８の出力は
加算結合部１６０へその入力として結合されている。乗
算器１３０乃至１３８と加算結合部１６０とは全体とし
て畳み込み演算器（convolver）１７２を構成してい
る。
【００２３】畳み込み演算器１７２の乗算器１３０で第
１アレイ１１４からの第１修正タップ重みがＮＲＺカウ
ンタ１７０の段Ｓ1からのスカラ量を持つ出力と乗算さ
れる。この第１修正タップ重みは実数項ｊ＊ｈ0（Ｉ）
と虚数項ｊ＊ｈ0（Ｑ）とを持つ複素数量である。この
結果、複素積が得られ、この複素積が乗算器１３０から
出力されて加算結合部１６０へ付与される。同時に、段
Ｓ2からの出力は１＊ｈ1（Ｉ）と１＊ｈ1（Ｑ）とを持
つ複素数量と乗算され、段Ｓ2からの出力はｊ＊ｈ
2（Ｉ）とｊ＊ｈ2（Ｑ）とを持つ複素数量と乗算され、
以下同様にして他の段の出力の乗算が行なわれる。ＮＲ
Ｚカウンタ１７０はからの諸出力は＋１か−１の何れか
であるので、その乗算はＮＲＺカウンタ１７０の各段の
出力の符号に依存して加算及び減算に緩和される。本発
明により、乗算器１３０乃至１３８は、それらのタップ
重みが複素ビタービ状態と乗算される場合には乗算器よ
りも構成が簡単である。従って、乗算器１３０乃至１３
８の各々は、ＮＲＺカウンタ１７０の各段が＋１または
−１となるのでアキュムレータとして実施される。
１アレイ１１４からの第１修正タップ重みがＮＲＺカウ
ンタ１７０の段Ｓ1からのスカラ量を持つ出力と乗算さ
れる。この第１修正タップ重みは実数項ｊ＊ｈ0（Ｉ）
と虚数項ｊ＊ｈ0（Ｑ）とを持つ複素数量である。この
結果、複素積が得られ、この複素積が乗算器１３０から
出力されて加算結合部１６０へ付与される。同時に、段
Ｓ2からの出力は１＊ｈ1（Ｉ）と１＊ｈ1（Ｑ）とを持
つ複素数量と乗算され、段Ｓ2からの出力はｊ＊ｈ
2（Ｉ）とｊ＊ｈ2（Ｑ）とを持つ複素数量と乗算され、
以下同様にして他の段の出力の乗算が行なわれる。ＮＲ
Ｚカウンタ１７０はからの諸出力は＋１か−１の何れか
であるので、その乗算はＮＲＺカウンタ１７０の各段の
出力の符号に依存して加算及び減算に緩和される。本発
明により、乗算器１３０乃至１３８は、それらのタップ
重みが複素ビタービ状態と乗算される場合には乗算器よ
りも構成が簡単である。従って、乗算器１３０乃至１３
８の各々は、ＮＲＺカウンタ１７０の各段が＋１または
−１となるのでアキュムレータとして実施される。
【００２４】複素タップ重みを複素ビタービ状態と乗算
するには複素数乗算器が必要となる。本態様の信号処理
は受信信号を実数部と虚数部とに分解することによって
簡単化される。虚数部は既に複素数量を持っているタッ
プ重みと組み合わされ、上記の如くやはり複素数量であ
る修正タップ重みを生成する。本発明によってもたらさ
れた簡単化の特徴は、ビタービ復号処理中の各更新サイ
クルで上記修正タップ重みが一回計算され、各修正タッ
プ重みが畳み込み演算器１７２中でビタービ状態（或い
はそのＮＲＺ表現）の１ビットと乗算され、合計２のＣ
乗回の乗算が行なわれることが認識されると、より良く
理解できる。これら２のＣ乗回の乗算は上述したように
ＮＲＺカウンタ１７０各段の出力の符号に依存して加算
及び減算に軽減されるスカラ乗算である。
するには複素数乗算器が必要となる。本態様の信号処理
は受信信号を実数部と虚数部とに分解することによって
簡単化される。虚数部は既に複素数量を持っているタッ
プ重みと組み合わされ、上記の如くやはり複素数量であ
る修正タップ重みを生成する。本発明によってもたらさ
れた簡単化の特徴は、ビタービ復号処理中の各更新サイ
クルで上記修正タップ重みが一回計算され、各修正タッ
プ重みが畳み込み演算器１７２中でビタービ状態（或い
はそのＮＲＺ表現）の１ビットと乗算され、合計２のＣ
乗回の乗算が行なわれることが認識されると、より良く
理解できる。これら２のＣ乗回の乗算は上述したように
ＮＲＺカウンタ１７０各段の出力の符号に依存して加算
及び減算に軽減されるスカラ乗算である。
【００２５】加算結合部１６０は、その出力として、Ｎ
ＲＺカウンタ１７０の出力でもある乗算器１３０乃至１
３８から出力された信号の和を出力する。畳み込み演算
器１７２からの出力信号１７４は上記受信信号の推定値
である。受信信号のこの推定値と受信信号１７６とはビ
タービ・デコーダ１８０のメトリック計算器１８２への
入力として付与される。出力信号１７４はこのビタービ
・デコーダ１８０のメトリック計算器１８２への一方の
入力を規定する。受信信号１７６はメトリック計算器１
８２への他方の入力を規定する。ブランチ・メトリック
がＮＲＺカウンタ１７０の全ての可能状態について計算
される。累積損失及びトレースバック・ランダム・アク
セス・メモリがＭＬＳＥ検出シンボル１８８を得るため
のトレースバック動作を実行するために更新される。
ＲＺカウンタ１７０の出力でもある乗算器１３０乃至１
３８から出力された信号の和を出力する。畳み込み演算
器１７２からの出力信号１７４は上記受信信号の推定値
である。受信信号のこの推定値と受信信号１７６とはビ
タービ・デコーダ１８０のメトリック計算器１８２への
入力として付与される。出力信号１７４はこのビタービ
・デコーダ１８０のメトリック計算器１８２への一方の
入力を規定する。受信信号１７６はメトリック計算器１
８２への他方の入力を規定する。ブランチ・メトリック
がＮＲＺカウンタ１７０の全ての可能状態について計算
される。累積損失及びトレースバック・ランダム・アク
セス・メモリがＭＬＳＥ検出シンボル１８８を得るため
のトレースバック動作を実行するために更新される。
【００２６】シンボル時点中にＮＲＺカウンタ１７０の
各可能状態に対する出力信号１７４についてブランチ・
メトリックの値が求められて格納された後、反転フリッ
プ・フロップ１２４が反転し且つ第２アレイ１１６の各
レジスタに格納されている修正タップ重みがＲＡＭ１１
２から読み出され乗算器１３０乃至１３８へそれぞれ被
乗数として書き込まれる。ＮＲＺカウンタ１７０は２進
値ゼロの相当値にリセットされ、且つ、上記の方法で出
力信号１７４が次のシンボル時点で上記各可能ビタービ
状態についてその値が求められる。その対応のブランチ
・メトリックの値が求められ、且つ、累算された損失が
更新され続いてトレースバック・ランダム・アクセス・
メモリに格納される。
各可能状態に対する出力信号１７４についてブランチ・
メトリックの値が求められて格納された後、反転フリッ
プ・フロップ１２４が反転し且つ第２アレイ１１６の各
レジスタに格納されている修正タップ重みがＲＡＭ１１
２から読み出され乗算器１３０乃至１３８へそれぞれ被
乗数として書き込まれる。ＮＲＺカウンタ１７０は２進
値ゼロの相当値にリセットされ、且つ、上記の方法で出
力信号１７４が次のシンボル時点で上記各可能ビタービ
状態についてその値が求められる。その対応のブランチ
・メトリックの値が求められ、且つ、累算された損失が
更新され続いてトレースバック・ランダム・アクセス・
メモリに格納される。
【００２７】ＮＲＺカウンタ１７０はそのカウントを１
だけ大きくし、上記畳み込み処理が反復され、その結果
受信信号１７６の推定値である別の出力信号１７４が得
られる。この出力信号１７４はメトリック計算器１８２
への一方の入力を規定する。受信信号１７６はメトリッ
ク計算器１８２への他方の入力を規定する。ブランチ・
メトリックが上記受信信号１７６の推定のために計算さ
れ、加算・比較演算選択機能が実行される。累算された
損失及びトレースバック・ランダム・アクセス・メモリ
が更新される。トレースバック・ランダム・アクセス・
メモリが幾つかのシンボル時点について更新された後、
或いは伝送バースト１００中の全てのシンボル時点の
後、トレースバック動作によって各シンボル時点につい
てＭＬＳＥ検出シンボル１８８が判定される。
だけ大きくし、上記畳み込み処理が反復され、その結果
受信信号１７６の推定値である別の出力信号１７４が得
られる。この出力信号１７４はメトリック計算器１８２
への一方の入力を規定する。受信信号１７６はメトリッ
ク計算器１８２への他方の入力を規定する。ブランチ・
メトリックが上記受信信号１７６の推定のために計算さ
れ、加算・比較演算選択機能が実行される。累算された
損失及びトレースバック・ランダム・アクセス・メモリ
が更新される。トレースバック・ランダム・アクセス・
メモリが幾つかのシンボル時点について更新された後、
或いは伝送バースト１００中の全てのシンボル時点の
後、トレースバック動作によって各シンボル時点につい
てＭＬＳＥ検出シンボル１８８が判定される。
【００２８】或るシンボル時点の各ビタービ状態に関す
る累積損失の更新が完了すると、２４が再び反転し、別
のＲＡＭ１１２のレジスタに格納されている修正タップ
重みがアドレス発生器１１８と連結処理回路１２０によ
って発生されたアドレスに基づいて読み出され、続いて
乗算器１３０乃至１３８にそれぞれ被乗数として書き込
まれる。この次のシンボル時点中の出力信号１７４の推
定値が計算される。この処理は伝送バースト１００によ
って表わされている各シンボル時点について継続され
る。
る累積損失の更新が完了すると、２４が再び反転し、別
のＲＡＭ１１２のレジスタに格納されている修正タップ
重みがアドレス発生器１１８と連結処理回路１２０によ
って発生されたアドレスに基づいて読み出され、続いて
乗算器１３０乃至１３８にそれぞれ被乗数として書き込
まれる。この次のシンボル時点中の出力信号１７４の推
定値が計算される。この処理は伝送バースト１００によ
って表わされている各シンボル時点について継続され
る。
【００２９】この様にして、反転フリップ・フロップ１
２４の出力の状態が信号処理で使用するために適切なア
レイの修正タップ重みを選択するために使用するフラグ
になる。伝送バースト１００中のミッド・アンブル・ビ
ットを活用して、畳み込み処理中で使用するための修正
タップ重みのアレイの他方の列が同期回路１２６によっ
て検出される。
２４の出力の状態が信号処理で使用するために適切なア
レイの修正タップ重みを選択するために使用するフラグ
になる。伝送バースト１００中のミッド・アンブル・ビ
ットを活用して、畳み込み処理中で使用するための修正
タップ重みのアレイの他方の列が同期回路１２６によっ
て検出される。
【００３０】表１の第８番目の行はビタービ・デコーダ
１８０から出力されたそれぞれのシンボル時点における
ＭＬＳＥ検出シンボル１８８を示している。これらＭＬ
ＳＥ検出シンボル１８８は乗算器１９２において反時計
方向回転ベクトル１９０と乗算される。反時計方向回転
ベクトル１９０は表１の第９番目の行に示されている。
逆ＮＲＺ１９６の演算により、表１の第１１番目の行に
示されている復号シンボル１９８が得られる。
１８０から出力されたそれぞれのシンボル時点における
ＭＬＳＥ検出シンボル１８８を示している。これらＭＬ
ＳＥ検出シンボル１８８は乗算器１９２において反時計
方向回転ベクトル１９０と乗算される。反時計方向回転
ベクトル１９０は表１の第９番目の行に示されている。
逆ＮＲＺ１９６の演算により、表１の第１１番目の行に
示されている復号シンボル１９８が得られる。
【００３１】図４に示されているもう一つの実施例で
は、各更新の後、その次のシンボル時点中における畳み
込み演算器１７２の演算に必要な修正タップ重みが計算
され第１アレイ１１４中の各レジスタに格納される。こ
の実施例では、先の実施例で反転フリップ・フロップ１
２４によって取り入れたような適切な修正タップ重みが
読み出されるアレイの制御は必要ではない。修正タップ
重みは各更新サイクルで同一のアレイに格納される。な
お、依然として同期回路１２６は、第１アレイ１１４中
に格納されている修正タップ重みを生成するために、各
伝送バースト１００について最初にタップ重みと乗算さ
れる位相成分を判定する。その後、上記位相が表２及び
３に示されているように修正タップ重みの発生が為され
る毎に交番する。
は、各更新の後、その次のシンボル時点中における畳み
込み演算器１７２の演算に必要な修正タップ重みが計算
され第１アレイ１１４中の各レジスタに格納される。こ
の実施例では、先の実施例で反転フリップ・フロップ１
２４によって取り入れたような適切な修正タップ重みが
読み出されるアレイの制御は必要ではない。修正タップ
重みは各更新サイクルで同一のアレイに格納される。な
お、依然として同期回路１２６は、第１アレイ１１４中
に格納されている修正タップ重みを生成するために、各
伝送バースト１００について最初にタップ重みと乗算さ
れる位相成分を判定する。その後、上記位相が表２及び
３に示されているように修正タップ重みの発生が為され
る毎に交番する。
【００３２】図３及び図４の実施例では、ＭＬＳＥ等化
がデローテーション（derotation）の前に為されていた
が、図５及び図６の実施例ではデローテーションがＭＬ
ＳＥ等化の前に為される。
がデローテーション（derotation）の前に為されていた
が、図５及び図６の実施例ではデローテーションがＭＬ
ＳＥ等化の前に為される。
【００３３】図５は、図３の受信機と同様な構成を有
し、デローテーションがＭＬＳＥ等化の前に為される受
信機の一部を簡略化して示す概略図である。タップ重み
は第１アレイ１１４及び第２アレイ１１６の両方に格納
されている。第１タップ重みｈ0は第１アレイ１１４の
第１レジスタと、同じく第２アレイ１１６の第１レジス
タとに格納されている。第２タップ重みｈ1は第１アレ
イ１１４の第２レジスタと、同じく第２アレイ１１６の
第２レジスタとに格納されており、以下同様にして他の
順位のタップ重みが格納されている。これらタップ重み
はアドレスされ、図３の実施例に関して先に説明したよ
うに、上記第１アレイ１１４及び第２アレイ１１６から
読み出され乗算器１３０乃至１３８の乗数となる。ＮＲ
Ｚカウンタ１７０と畳み込み演算器１７２とは図３の実
施例に関して説明した方法と同様にして出力信号１７４
を発生するように動作する。
し、デローテーションがＭＬＳＥ等化の前に為される受
信機の一部を簡略化して示す概略図である。タップ重み
は第１アレイ１１４及び第２アレイ１１６の両方に格納
されている。第１タップ重みｈ0は第１アレイ１１４の
第１レジスタと、同じく第２アレイ１１６の第１レジス
タとに格納されている。第２タップ重みｈ1は第１アレ
イ１１４の第２レジスタと、同じく第２アレイ１１６の
第２レジスタとに格納されており、以下同様にして他の
順位のタップ重みが格納されている。これらタップ重み
はアドレスされ、図３の実施例に関して先に説明したよ
うに、上記第１アレイ１１４及び第２アレイ１１６から
読み出され乗算器１３０乃至１３８の乗数となる。ＮＲ
Ｚカウンタ１７０と畳み込み演算器１７２とは図３の実
施例に関して説明した方法と同様にして出力信号１７４
を発生するように動作する。
【００３４】受信信号１７６がメトリック計算器１８２
へその一方の入力として結合される前に、受信信号１７
６は乗算器２０２においてデローテーションとして知ら
れている処理で時計方向回転ベクトル２００と乗算され
る。この結果乗算器２０２から出力されたデローテーシ
ョン受信信号２０４はメトリック計算器１８２へその他
方の入力として結合される。ブランチ・メトリックが上
記デローテーション受信信号２０４を各々推定するため
に計算され、加算・比較演算選択機能が実行される。累
算された損失及びトレースバック・ランダム・アクセス
・メモリが更新される。トレースバック・ランダム・ア
クセス・メモリが幾つかのシンボル時点について更新さ
れた後、或いは伝送バースト１００中の全てのシンボル
時点の後、トレースバック動作によって各シンボル時点
についてＭＬＳＥ検出シンボル２０６が判定される。
へその一方の入力として結合される前に、受信信号１７
６は乗算器２０２においてデローテーションとして知ら
れている処理で時計方向回転ベクトル２００と乗算され
る。この結果乗算器２０２から出力されたデローテーシ
ョン受信信号２０４はメトリック計算器１８２へその他
方の入力として結合される。ブランチ・メトリックが上
記デローテーション受信信号２０４を各々推定するため
に計算され、加算・比較演算選択機能が実行される。累
算された損失及びトレースバック・ランダム・アクセス
・メモリが更新される。トレースバック・ランダム・ア
クセス・メモリが幾つかのシンボル時点について更新さ
れた後、或いは伝送バースト１００中の全てのシンボル
時点の後、トレースバック動作によって各シンボル時点
についてＭＬＳＥ検出シンボル２０６が判定される。
【００３５】ＭＬＳＥ等化の前にデローテーションが為
される場合、上記ＭＬＳＥ検出シンボル２０６は＋１か
または−１である。表１の行１乃至行５に示されている
信号は図５の例の実施例を説明するために使用すること
ができる。各シンボル時点における回転ベクトル、ＭＬ
ＳＥ検出シンボル２０６の理想出力状態、及び復号シン
ボルが図５の例の実施例に関して表４に示されている。
表４に示されるように、上記回転ベクトルはその位相を
含めて表１の行９に示されている回転ベクトルと同等で
ある。なおまた、表４中の復号シンボルａ"（ｉ）は表
１の行１１に示されている、デローテーション後に上記
ＭＬＳＥから復号された復号シンボルと同等である。
される場合、上記ＭＬＳＥ検出シンボル２０６は＋１か
または−１である。表１の行１乃至行５に示されている
信号は図５の例の実施例を説明するために使用すること
ができる。各シンボル時点における回転ベクトル、ＭＬ
ＳＥ検出シンボル２０６の理想出力状態、及び復号シン
ボルが図５の例の実施例に関して表４に示されている。
表４に示されるように、上記回転ベクトルはその位相を
含めて表１の行９に示されている回転ベクトルと同等で
ある。なおまた、表４中の復号シンボルａ"（ｉ）は表
１の行１１に示されている、デローテーション後に上記
ＭＬＳＥから復号された復号シンボルと同等である。
【表４】
【００３６】図６に示されているもう一つの実施例で
は、タップ重みの冗長な格納装置、例えば第２アレイ１
１６が省略されている。各更新の後、タップ重みがもし
最終更新以降に変化している場合には第１アレイ１１４
に上書きされる。この実施例では、反転フリップ・フロ
ップ１２４によって取り入れられたような適切なタップ
重みが読み出されるアレイに対する制御は必要とされな
い。図６の実施例で生成された種々の信号は図５の例の
実施例で生成された対応する信号と同等である。
は、タップ重みの冗長な格納装置、例えば第２アレイ１
１６が省略されている。各更新の後、タップ重みがもし
最終更新以降に変化している場合には第１アレイ１１４
に上書きされる。この実施例では、反転フリップ・フロ
ップ１２４によって取り入れられたような適切なタップ
重みが読み出されるアレイに対する制御は必要とされな
い。図６の実施例で生成された種々の信号は図５の例の
実施例で生成された対応する信号と同等である。
【００３７】
【発明の効果】以上説明したように、本発明は特に通信
システム及び本技術を包含している集積回路を採用して
いる装置に有用である。そのような通信システムや装置
は信号処理を達成する回路の複雑性を軽減する利点を持
っている。本発明の受信機は内臓されたエラー訂正コプ
ロセッサ（error correction coprocessor；ＥＣＣＰ）
を持つディジタル信号プロセッサ（digital signal pro
cessor；ＤＳＰ）を使用して実現することができる。タ
ップ重みの計算、分解及び上記修正タップ重みの計算は
上記ＥＣＣＰで得られた結果を用いて上記ＤＳＰで得る
ことができる。
システム及び本技術を包含している集積回路を採用して
いる装置に有用である。そのような通信システムや装置
は信号処理を達成する回路の複雑性を軽減する利点を持
っている。本発明の受信機は内臓されたエラー訂正コプ
ロセッサ（error correction coprocessor；ＥＣＣＰ）
を持つディジタル信号プロセッサ（digital signal pro
cessor；ＤＳＰ）を使用して実現することができる。タ
ップ重みの計算、分解及び上記修正タップ重みの計算は
上記ＥＣＣＰで得られた結果を用いて上記ＤＳＰで得る
ことができる。
【００３８】本発明の実施例はパイプライン処理を組み
入れた状態で説明されていないが、当業者であれば該設
計にパイプライン処理を使用することによって計算効率
の向上が得られることが認識されるであろう。パイプラ
イン処理は、先の組のデータを伴う計算が完了する前に
新たな組のデータを伴う計算を開始することによって得
られる。パイプライン処理でより多くのラッチを使用す
ることにより、パイプライン処理の深度がより大きくな
る。パイプライン処理により、該パイプライン処理を満
たすために必要な計算時間における初期の待ち時間が生
じるが、加算器や減算器のような資源の利用性が最大に
なる。
入れた状態で説明されていないが、当業者であれば該設
計にパイプライン処理を使用することによって計算効率
の向上が得られることが認識されるであろう。パイプラ
イン処理は、先の組のデータを伴う計算が完了する前に
新たな組のデータを伴う計算を開始することによって得
られる。パイプライン処理でより多くのラッチを使用す
ることにより、パイプライン処理の深度がより大きくな
る。パイプライン処理により、該パイプライン処理を満
たすために必要な計算時間における初期の待ち時間が生
じるが、加算器や減算器のような資源の利用性が最大に
なる。
【００３９】なお、特許請求の範囲に記載した参照符号
は発明の理解を容易にするためのものであり、特許請求
の範囲を制限するように理解されるべきものではない。
は発明の理解を容易にするためのものであり、特許請求
の範囲を制限するように理解されるべきものではない。
【図１】トランシーバを示すブロック・ダイヤグラムで
ある。
ある。
【図２】一例の伝送バーストでのビット構成を示す図で
ある。
ある。
【図３】本発明の一実施例を簡略化して示す概略図であ
る。
る。
【図４】本発明の別の実施例を図３と同様に簡略化して
示す概略図である。
示す概略図である。
【図５】本発明の更に別の実施例を簡略化して示す概略
図である。
図である。
【図６】本発明の更に別の実施例を図５と同様に簡略化
して示す概略図である。
して示す概略図である。
１０ トランシーバ １２ 送信機 １４ 受信機 １００ 伝送バースト １０２ スタート・ビット １０４ 情報ビット １０６ 導引ビット １０８ 情報ビット １１０ 終了ビット １１２ ランダム・アクセス・メモリ（ＲＡＭ） １１４ 第１アレイ １１６ 第２アレイ １１８ アドレス発生器 １２０ 連結処理回路 １２２ 排他的論理和（ＸＯＲ）ゲート １２４ 反転フリップ・フロップ １２６ 同期回路 １２８ アドレス・バス １３０ 乗算器 １３２ 乗算器 １３４ 乗算器 １３６ 乗算器 １３８ 乗算器 １４０ バス １６０ 加算結合部 １７０ ＮＲＺカウンタ １７２ 畳み込み演算器 １７４ 出力信号 １７６ 受信信号 １８０ ビタービ・デコーダ １８２ メトリック計算器 １８８ ＭＬＳＥ検出シンボル １９０ 反時計方向回転ベクトル １９２ 乗算器 １９４ 乗算出力 １９６ 逆ＮＲＺ １９８ 復号シンボル ２００ 時計方向回転ベクトル ２０２ 乗算器 ２０４ デローテーション受信信号 ２０６ ＭＬＳＥ検出シンボル ２０８ 逆ＮＲＺ ２１０ 復号シンボル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/01 27/14 (72)発明者 マーク ステファン ダイアモンドスタイ ン アメリカ合衆国、18104 ペンシルベニア、 アレンタウン、エヌ．40 ストリート 1491 (72)発明者 グレゴリー ステファン エラード 英国、アール ディー 12 ５ユーエー、 バークシャー、ビンフィールド、ボルトン ズ レイン 29 (72)発明者 モハマド シャフィウル モビン アメリカ合衆国、18052 ペンシルベニア、 ホワイトホール、コーナーストーン プレ イス 112
Claims (16)
- 【請求項１】 タップ重みとして表わされたインパルス
応答関数を持つ伝送チャネル上での伝送の前に送信機に
よって発生されるシンボル列を表わす最尤経路を判定
し、前記送信機により前記伝送チャネルを通じて受信機
へ伝送されるシンボル列からなる信号を受信するように
作用する受信機用等化器において前記タップ重みとベク
トルとの積である修正タップ重みを格納するための記憶
装置アレイ（１１２）と、 修正タップ重み及び可能状態ビットをそれぞれ乗数及び
被乗数として受けて前記修正タップ重みと可能状態ビッ
トとの積を出力するアキュムレータで構成された少なく
とも１個の乗算器（１３０，１３２，１３４，１３６，
１３８）を有し、修正タップ重みを可能状態ビットと畳
み込み演算をする畳み込み演算器（１７２）と、 前記畳み込み演算された出力及び受信シンボル列からの
１個の受信シンボルを受けてブランチ・メトリックを出
力するメトリック計算器（１８２）と、を有することを
特徴とする等化器。 - 【請求項２】 前記ベクトルが循環ベクトルであること
を特徴とする、請求項１に記載の等化器。 - 【請求項３】 前記記憶装置アレイが第１の組の修正タ
ップ重みを格納するための第１レジスタ・アレイ（１１
４）及び第２の組の修正タップ重みを格納するための第
２レジスタ・アレイ（１１６）を包含する等化器におい
て、 レジスタから修正タップ重みを読み出すための、最上位
ビット（ＭＳＢ）及び最下位ビット（ＬＳＢ）を包含す
る第１アドレスを発生するアドレス発生器（１１８）
と、 状態を変化することがある信号を受けるための第１入力
端、前記アドレス発生器（１１８）によって発生された
前記第１アドレスの前記最上位ビット（ＭＳＢ）を受け
るための第２入力端、及び出力端を有し、二入力間の排
他的論理和を出力する排他的論理和ゲート（１２２）
と、 前記アドレス発生器（１１８）から前記第１アドレスの
前記最下位ビット（ＬＳＢ）と前記排他的論理和ゲート
（１２２）からの前記出力とを受け、前記排他的論理和
ゲート（１２２）からの前記出力を前記アドレス発生器
（１１８）からの前記最下位ビット（ＬＳＢ）と組み合
わせることによってアドレスを生成し、この生成された
アドレスによって、前記排他的論理和ゲート（１２２）
への前記第１入力端を規定する信号が第１状態であると
きに前記第１レジスタ・アレイ（１１４）のうちの一個
のレジスタをアドレスし、前記排他的論理和ゲート（１
２２）への前記第１入力端を規定する信号が第２状態で
あるときに前記第２レジスタ・アレイ（１１６）のうち
の一個のレジスタをアドレスする連結処理回路（１２
０）と、を有することを特徴とする、請求項１に記載の
等化器。 - 【請求項４】 前記排他的論理和ゲート（１２２）へそ
の第１入力として結合される出力を付与するフリップ・
フロップ（１２４）を包含し、 該フリップ・フロップ（１２４）の出力の状態によって
前記排他的論理和ゲート（１２２）への第１入力の状
態、ひいては何れのレジスタ・アレイ（１１４または１
１６）がアドレスされているかを判定することを特徴と
する、請求項３に記載の等化器。 - 【請求項５】 タップ重みとして表わされたインパルス
応答関数を持つ伝送チャネル上での伝送の前に送信機に
よって発生されるシンボル列を表わす最尤経路を判定
し、前記送信機により前記伝送チャネルを通じて受信機
へ伝送されるシンボル列から成る信号を受信するように
作用する等化器を包含する受信機において、 伝送チャネルを通じて伝送されたシンボル列を受信する
手段（１４）と、 前記シンボル列を振幅部分と位相部分とに分解する手段
（１４）と、 前記伝送チャネルのインパルス応答関数を表わすタップ
重みを推定する手段（１４）と、 ベクトルにより、前記位相部分を前記タップ重みと乗算
することによって修正タップ重みを発生する手段（１
４）と、 修正タップ重み及び可能状態ビットをそれぞれ乗数及び
被乗数として受けて前記修正タップ重みと可能状態ビッ
トとの積を出力するアキュムレータで構成された少なく
とも１個の乗算器（１３０，１３２，１３４，１３６，
１３８）を有し、前記タップ重みと回転ベクトルとの積
である修正タップ重みを可能状態ビットと畳み込み演算
する畳み込み演算器（１７２）と、 前記畳み込み演算された出力と前記受信シンボル列のう
ちの１個の受信シンボル（１７６）とを受けてブランチ
・メトリックを出力するメトリック計算器（１８２）
と、を有することを特徴とする受信機。 - 【請求項６】 前記位相部分が循環的であることを特徴
とする、請求項５に記載の受信機。 - 【請求項７】 第１の組の修正タップ重みを格納するた
めの第１レジスタ・アレイ（１１４）及び第２の組の修
正タップ重みを格納するための第２レジスタ・アレイ
（１１６）を包含する記憶装置アレイ（１１２）と、 レジスタから修正タップ重みを読み出すための、最上位
ビット（ＭＳＢ）及び最下位ビット（ＬＳＢ）を包含す
る第１アドレスを発生するアドレス発生器（１１８）
と、 状態を変化することがある信号を受けるための第１入力
端、前記アドレス発生器（１１８）によって発生された
前記最上位ビット（ＭＳＢ）を受けるための第２入力
端、及び出力端を有し、二入力間の排他的論理和を出力
する排他的論理和ゲート（１２２）と、 前記アドレス発生器（１１８）から前記第１アドレスの
前記最下位ビット（ＬＳＢ）と前記排他的論理和ゲート
（１２２）からの前記出力とを受け、前記排他的論理和
ゲート（１２２）からの前記出力を前記アドレス発生器
（１１８）からの前記最下位ビット（ＬＳＢ）と組み合
わせることによってアドレスを生成し、この生成された
アドレスによって、前記排他的論理和ゲート（１２２）
への前記第１入力端を規定する信号が第１状態であると
きに前記第１レジスタ・アレイ（１１４）のうちの一個
のレジスタをアドレスし、前記排他的論理和ゲート（１
２２）への前記第１入力端を規定する信号が第２状態で
あるときに前記第２レジスタ・アレイ（１１６）のうち
の一個のレジスタをアドレスする連結処理回路（１２
０）と、を有することを特徴とする、請求項５に記載の
受信機。 - 【請求項８】 更に、前記排他的論理和ゲート（１２
２）へその第１入力として結合される出力を付与するフ
リップ・フロップ（１２４）を包含し、 該フリップ・フロップ（１２４）の出力の状態によって
前記排他的論理和ゲート（１２２）への第１入力の状
態、ひいては何れのレジスタ・アレイ（１１４または１
１６）がアドレスされているかを判定することを特徴と
する、請求項７に記載の受信機。 - 【請求項９】 送信機から伝送チャネルを通じて伝送さ
れるシンボル列から成る信号を受信するように作用する
受信機において、伝送された筈の全可能シンボルのうち
既に伝送されている最尤シンボルである検出シンボルを
発生する方法において、 伝送チャネルを通じて伝送されたシンボル列を受信する
（１４）ステップと、 前記伝送チャネルのインパルス応答関数を表わすタップ
重みを推定する（１４）ステップと、 受信された前記シンボル列を振幅部分と位相部分とに分
解する（１４）ステップと、 前記伝送チャネルを表わす前記タップ重みを前記循環位
相部分と乗算して修正タップ重みを発生する（１４）ス
テップと、 前記修正タップ重みを可能状態ビットと畳み込み演算
（１７２）して可能伝送シンボル推定値を発生する（１
７４）ステップと、 受信シンボルについて最尤シーケンス推定（ＭＬＳＥ）
（１８２，１８４）を実行して伝送されたシンボルを識
別するステップと、を有することを特徴とする方法。 - 【請求項１０】 回転ベクトル（２００）を前記受信シ
ンボル列のうちの１個の受信シンボル（１７６）と乗算
（２０２）してデローテーション受信シンボル（２０
４）を出力するステップと、 受信シンボルについてＭＬＳＥ（１８２、１８４）を実
行する際に前記デローテーション受信シンボル（２０
４）を用い、それにより等化に先だってデローテーショ
ンが成就されるようにするステップと、を更に包含する
ことを特徴とする請求項９に記載の方法。 - 【請求項１１】 前記ＭＬＳＥ検出シンボル（１８８）
を回転ベクトル（１９０）と乗算（１９２）し、それに
よりデローテーションが等化の後で成就されるようにす
るステップ、を更に包含することを特徴とする請求項９
に記載の方法。 - 【請求項１２】 前記修正タップ重みと畳み込み演算さ
れた可能状態の各ビットには全可能状態のビットが包含
されることを特徴とする請求項９に記載の方法。 - 【請求項１３】 送信機から伝送チャネルを通じて伝送
されるシンボル列から成る信号を受信するように作用す
る受信機において、前記検出シンボルが伝送された筈の
全可能シンボルのうち既に伝送されている最尤シンボル
であり、該受信機が、 伝送チャネルを通じて伝送されたシンボル列を受信する
手段（１４）と、 前記伝送チャネルのインパルス応答関数を表わすタップ
重みを推定する手段（１４）と、 前記受信されたシンボル列を振幅部分と循環位相部分と
に分解する手段（１４）と、 前記伝送チャネルを表わす前記タップ重みを前記循環位
相部分と乗算して修正タップ重みを発生する手段（１
４）と、 前記修正タップ重み（１７４）を可能状態ビットと畳み
込み演算（１７２）して可能伝送シンボル推定値を発生
する手段と、 受信シンボルについて最尤シーケンス推定（ＭＬＳＥ）
（１８２，１８４）を実行して伝送されたシンボルを検
出シンボルとして識別する手段と、を有することを特徴
とする受信機。 - 【請求項１４】 回転ベクトルを前記受信シンボル列か
らの受信シンボル（１７６）と乗算（２０２）してデロ
ーテーション受信シンボル（２０４）を出力する手段
と、 受信シンボルについてＭＬＳＥ（１８２，１８４）を実
行する際に前記デローテーション受信シンボル（２０
４）を用い、それにより等化に先だってデローテーショ
ンが成就されるようにする手段とを更に包含することを
特徴とする、請求項１３に記載の受信機。 - 【請求項１５】 前記ＭＬＳＥ検出シンボル（１８８）
を回転ベクトル（１９０）と乗算（１９２）し、それに
よりデローテーションが等化の後で成就されるようにす
る手段、を更に包含することを特徴とする請求項１３に
記載の受信機。 - 【請求項１６】 前記修正タップ重みと畳み込み演算さ
れた可能状態の各ビットには全可能状態のビットが包含
されることを特徴とする請求項１３に記載の受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US205962 | 1994-03-02 | ||
| US08/205,962 US5724390A (en) | 1994-03-02 | 1994-03-02 | MLSE before derotation and after derotation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273702A true JPH07273702A (ja) | 1995-10-20 |
Family
ID=22764395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7065291A Pending JPH07273702A (ja) | 1994-03-02 | 1995-03-01 | シンボル列からなる信号を受信する受信機及びそのための等化器並びにシンボル検出方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5724390A (ja) |
| EP (1) | EP0670639A1 (ja) |
| JP (1) | JPH07273702A (ja) |
| KR (1) | KR950035224A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2846959B2 (ja) * | 1993-12-15 | 1999-01-13 | エヌ・ティ・ティ移動通信網株式会社 | 適応等化器 |
| US5905757A (en) * | 1996-10-04 | 1999-05-18 | Motorola, Inc. | Filter co-processor |
| US7190720B2 (en) * | 2001-07-03 | 2007-03-13 | Zenith Electronics Corporation | Tap weight initializer for an adaptive equalizer |
| JP2001509332A (ja) * | 1997-02-04 | 2001-07-10 | ノキア テレコミュニケーションズ オサケユイチア | 移動通信システムにおけるドップラー偏移の補正 |
| GB2333015B (en) * | 1997-12-31 | 2000-03-29 | Samsung Electronics Co Ltd | Controlling state number of viterbi equalizer having variable state number |
| EP0948081A1 (en) * | 1998-04-03 | 1999-10-06 | Lucent Technologies Inc. | Diversity antenna system |
| US6577645B2 (en) * | 1998-06-03 | 2003-06-10 | Siemens Aktiengesellschaft | Method and radio set for transmitting messages |
| US7072414B1 (en) * | 1999-09-07 | 2006-07-04 | The Aerospace Corporation | Gaussian minimum shift keying (GMSK) precoding communication method |
| US6795512B1 (en) * | 2000-11-17 | 2004-09-21 | Conexant Systems, Inc. | System for carrier phase tracking of coded symbols using reliability metrics for symbol estimates |
| US7428278B2 (en) * | 2002-05-09 | 2008-09-23 | Interdigital Technology Corporation | Method and apparatus for parallel midamble cancellation |
| US7187736B2 (en) * | 2003-02-13 | 2007-03-06 | Motorola Inc. | Reducing interference in a GSM communication system |
| TWI285475B (en) * | 2004-07-20 | 2007-08-11 | Lite On It Corp | Method for simplifying a Viterbi decoder |
| US7567635B2 (en) * | 2005-03-10 | 2009-07-28 | Comsys Communication & Signal Processing Ltd. | Single antenna interference suppression in a wireless receiver |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4021738A (en) * | 1976-03-01 | 1977-05-03 | Bell Telephone Laboratories, Incorporated | Adaptive equalizer with fast convergence properties |
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| GB2215567B (en) * | 1988-03-05 | 1992-11-18 | Plessey Co Plc | Improvements in or relating to equalisers |
| DE3926277A1 (de) * | 1989-08-09 | 1991-02-14 | Philips Patentverwaltung | Empfaenger fuer zeitvariant verzerrte datensignale |
| DE4001592A1 (de) * | 1989-10-25 | 1991-05-02 | Philips Patentverwaltung | Empfaenger fuer digitales uebertragungssystem |
| EP0449327B1 (en) * | 1990-03-30 | 1998-07-15 | Nec Corporation | Noise-immune space diversity receiver |
| US5303263A (en) * | 1991-06-25 | 1994-04-12 | Oki Electric Industry Co., Ltd. | Transmission channel characteristic equalizer |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| TW241422B (en) * | 1994-03-03 | 1995-02-21 | At & T Corp | Equalizer and receiver and method of generating a detected symbol |
-
1994
- 1994-03-02 US US08/205,962 patent/US5724390A/en not_active Expired - Fee Related
-
1995
- 1995-02-22 EP EP95301112A patent/EP0670639A1/en not_active Withdrawn
- 1995-02-28 KR KR1019950003987A patent/KR950035224A/ko not_active Application Discontinuation
- 1995-03-01 JP JP7065291A patent/JPH07273702A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5724390A (en) | 1998-03-03 |
| KR950035224A (ko) | 1995-12-30 |
| EP0670639A1 (en) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550870A (en) | Viterbi processor | |
| US5471500A (en) | Soft symbol decoding | |
| JP2792812B2 (ja) | 最尤系列推定器 | |
| CN101106386B (zh) | 时域自适应均衡器 | |
| JPH07273702A (ja) | シンボル列からなる信号を受信する受信機及びそのための等化器並びにシンボル検出方法 | |
| CN111684729B (zh) | 匹配滤波器无线电接收机 | |
| JP4494531B2 (ja) | フィルタコプロセッサ | |
| US5844947A (en) | Viterbi decoder with reduced metric computation | |
| CN113141195B (zh) | 一种在直扩系统解扩的解调方法及存储介质 | |
| US5905743A (en) | Apparatus, methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path metrics | |
| US20030115061A1 (en) | MPSK equalizer | |
| US5533065A (en) | Decreasing length tracebacks | |
| CA2493430A1 (en) | Apparatus for decoding an error correction code in a communication system and method thereof | |
| CN108809323B (zh) | 循环冗余校验码的生成方法和装置 | |
| US6415413B1 (en) | Configurable Reed-Solomon controller and method | |
| CN111130562A (zh) | Crc并行计算方法及系统 | |
| JPH11252190A (ja) | 信号処理装置および方法、並びに提供媒体 | |
| EP0786872A2 (en) | Viterbi decoder with reduced metric computation | |
| CN107846262B (zh) | 一种基于差分相关运算的解调码速率检测方法 | |
| CN111654349B (zh) | 帧同步方法及系统 | |
| JP3462000B2 (ja) | 適応符号化器及び適応等化方法 | |
| US6412090B1 (en) | Galois field computation system and method | |
| EP0944173A2 (en) | Add-compare selection circuit for a Viterbi decoder | |
| JPH05335893A (ja) | 等化方法及び装置 | |
| RU2232474C2 (ru) | Способ и устройство синхронизации и устранения фазовой неоднозначности сигналов систем связи |