CN111654349B

CN111654349B - 帧同步方法及系统

Info

Publication number: CN111654349B
Application number: CN202010590487.9A
Authority: CN
Inventors: 李德建; 唐晓柯; 王连成; 周春良; 张晓辉; 迟海明; 郝岩; 丘四海; 赵旭
Original assignee: State Grid Information and Telecommunication Co Ltd; Beijing Smartchip Microelectronics Technology Co Ltd
Current assignee: State Grid Information and Telecommunication Co Ltd; Beijing Smartchip Microelectronics Technology Co Ltd
Priority date: 2020-06-24
Filing date: 2020-06-24
Publication date: 2022-01-14
Anticipated expiration: 2040-06-24
Also published as: CN111654349A

Abstract

本发明提供一种帧同步方法及系统，属于通信技术领域。所述方法包括：转换输入采样序列和本地同步序列，其中，与所述输入采样序列对应的第一转换后序列的数位小于所述输入采样序列的数位；执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值；根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步。本发明用于减少硬件资源的使用和占用以及提供低成本的接收机方案。

Description

帧同步方法及系统

技术领域

本发明涉及通信技术领域，具体地涉及一种帧同步方法、一种计算方法、一种用于帧同步的系统、一种用于帧同步的装置、一种接收机、一种电子设备和一种计算机可读存储介质。

背景技术

通信系统数据的收发通常以突发帧结构方式进行的。这是为了便于接收机端进行数据同步。在发送端，每一帧前部会插入一定长度的特殊训练数据序列，随用户数据一起调制、发送出去。这个特殊的训练数据序列就是所谓的前导码。前导码是根据具体的应用背景，并按照一定的算法而专门选择的，使其具有较好的相关性。这样在接收机端，模数转换器(ADC)对接收输入采样及自动增益控制电路或器(AGC)调整后，再经滤波器处理及频偏补偿后，就可以采用相关运算实现帧同步检测。

常用的互相关帧同步方法，在接收机中以本地存储的前导符号SYNCP(一种同步符号)对ADC采样数据进行长度为L(以电力线载波通信为例，一个SYNCP符号的长度等于1024采样点)互相关运算，当前导数据出现SYNCP符号序列时，互相关运算值会出现一个明显的尖峰，通过对该尖峰的搜索，可以确定前导序列出现SYNCP符号。经过连续成功搜索若干个SYNCP符号后，即可判定帧前导序列出现，并在随后进一步做互相关算法中锁定SYNCM符号(也是一种同步符号，与SYNCP符号反相位)，从而最终定位帧数据符号的起始位置，从而完成帧同步；

其中，接收数据信号r(n)与本地的SYNCP符号p_k做互相关运算，算法的公式如下：

式中，Xc(n)为相关信号。如图1，结合前述互相关算法原理来看，互相关算法的实现要求大量的加法、乘法器硬件，极大地占用硬件资源，导致成本显著增加。所以，互相关运算因作为帧同步算法中一个最为核心的运算过程而受到关注，在实现中通常采用一些简化的做法：例如，对本地序列进行单比特量化，然后根据本地训练序列的符号位来选择是对接收信号的采样值取原码或取相反数，相当于把乘法器简化为加法器，但因过于简化而导致性能严重劣化。

此外，还有的算法方案，采用对本地前导序列分成若干段，然后选择其中一段进行相关运算从而节省硬件资源，该方案虽然减少了硬件资源，但硬件资源的占用依然较大；也有的算法方案对输入采样数据进行降采样的处理，从而达到降低硬件资源占用等实现方式，然而代价是过于简化的输入数据会造成低可用性、延迟高和同步性能差，无法达到实际应用所要求的可用性、低延迟和基础同步性能。

发明内容

本发明的目的是提供一种帧同步方法及系统，解决现有技术由于需要大量运算硬件支持与占用而导致的耗费硬件资源、占用硬件资源和成本高等技术问题。

为了实现上述目的，本发明实施例提供一种帧同步方法，该帧同步方法包括：

转换输入采样序列和本地同步序列，其中，与所述输入采样序列对应的第一转换后序列的数位小于所述输入采样序列的数位；

执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值；

根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步。

具体的，所述转换输入采样序列和本地同步序列中的转换操作，包括：

对作为所述转换操作的当前的输入序列执行移位压缩，其中，所述移位压缩包括异或运算和数据选择，

所述数据选择包括根据移位序列和所述异或运算的输出序列生成当前的转换后序列，其中，所述移位序列包括取自所述当前的输入序列的序列。

具体的，所述转换输入采样序列和本地同步序列中的转换操作，其中：

所述移位压缩包括级联的最小操作元，所述最小操作元包括所述异或运算和所述数据选择；

所述异或运算的输入包括所述当前的输入序列的符号位值和低序列位值，所述低序列位值为低于与所述当前的输入序列的符号位对应的序列位的序列位值；

所述数据选择具体包括根据所述异或运算的输出序列，对作为输入的至少两路移位序列进行选择，以及对作为输入的与所述至少两路移位序列对应的至少两路配置序列进行选择，输出与所述至少两路移位序列对应的一路符号序列和与所述至少两路配置序列对应的一路无符号序列；

所述当前的转换后序列具体包括经级联的所述最小操作元选择的一路符号序列和一路无符号序列。

具体的，所述转换输入采样序列和本地同步序列中的转换操作，其中，所述当前的输入序列按序列位逐位被用于所述最小操作元的输入。

具体的，所述转换输入采样序列和本地同步序列中的转换操作，其中，所述当前的输入序列的符号位值被用于每一级的最小操作元的输入。

具体的，所述转换输入采样序列和本地同步序列中的转换操作，其中，

作为所述转换操作的当前的输入序列和完成所述转换操作后的当前的转换后序列存在移位压缩映射，

所述移位压缩映射为：

Seq_in＝m2ⁿ

Seq_in为与所述当前的输入序列对应的2进制序列，m为2进制下的系数，n为2进制下的指数，

所述当前的转换后序列为两路序列，所述两路序列分别为与所述系数m对应的二进制下符号序列和与所述指数n对应的二进制下无符号序列，

所述两路序列的总数位小于所述当前的输入序列的数位。

具体的，所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值，包括：

执行第一符号序列和第二符号序列的乘法运算，并执行第一无符号序列和第二无符号序列的加法运算，其中，

所述第一符号序列和所述第一无符号序列为所述第一转换后序列，所述第二符号序列和所述第二无符号序列为所述第二转换后序列；

对所述乘法运算的输出和所述加法运算的输出进行数据恢复处理，通过所述数据恢复处理的输出获得相关值，其中，

所述数据恢复处理包括对所述乘法运算的输出和所述加法运算的输出进行反移位运算，

所述相关值为通过对所述数据恢复处理的输出中反移位运算结果求和获得。

具体的，在所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值的步骤中，在执行乘法运算和加法运算之前，还包括：

通过滑动窗选取自定义长度的第一符号序列和第二符号序列，并由所述滑动窗对选取的第一符号序列和第二符号序列进行按次序对齐。

本发明实施例提供一种用于前述的帧同步方法的计算方法，该计算方法包括：

以当前的输入序列的绝对值赋值至系数，以默认值赋值至指数；

执行循环计算，其中，所述循环计算包括：

当前次计算完成返回的系数被赋值为进入所述当前次计算时的系数的一半，

所述当前次计算完成返回的指数被赋值为进入所述当前次计算时的指数加1后的数；

所述循环计算的执行条件为：

所述当前次计算的前一次计算完成返回的系数与2的所述前一次计算完成返回的指数次幂的乘积大于预设阈值；

获得所述循环计算完成后返回的系数和指数。

具体的，该计算方法还包括：

根据所述当前的输入序列的符号，选择地增加所述循环计算完成后返回的系数的符号。

具体的，该计算方法还包括：

将所述循环计算完成后返回的系数更新为不超过所述循环计算完成后返回的系数的整数。

本发明实施例提供一种用于帧同步的系统，该系统包括：

移位压缩模块，用于转换输入采样序列，其中，与所述输入采样序列对应的第一转换后序列的数位小于所述输入采样序列的数位；

相关运算模块，用于执行所述第一转换后序列和与本地同步序列对应的第二转换后序列的互相关运算，获得相关值；

同步模块，用于根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步。

具体的，所述移位压缩模块具体用于对作为转换的当前的输入序列执行移位压缩；

所述移位压缩模块包括：异或运算模块和数据选择模块；

所述数据选择模块用于根据移位序列和所述异或运算模块的输出序列生成当前的转换后序列，其中，所述移位序列包括取自所述当前的输入序列的序列。

具体的，所述移位压缩模块包括级联的最小操作元模块，所述最小操作元模块包括所述异或运算模块和所述数据选择模块，其中，所述移位压缩模块的输出序列为所述当前的转换后序列；

所述异或运算模块的输入包括所述当前的输入序列的符号位值和低序列位值，其中，所述低序列位值为低于与所述当前的输入序列的符号位对应的序列位的序列位值；

所述数据选择模块具体包括根据所述异或运算模块的输出序列，对作为输入的至少两路移位序列进行选择，以及对作为输入的与所述至少两路移位序列对应的至少两路配置序列进行选择，输出与所述至少两路移位序列对应的一路符号序列和与所述至少两路配置序列对应的一路无符号序列；

所述移位压缩模块的输出序列具体包括经级联的所述最小操作元模块选择的一路符号序列和一路无符号序列。

具体的，所述最小操作元模块用于按序列位逐位分别接收所述当前的输入序列。

具体的，每一级的最小操作元模块用于接收所述当前的输入序列的符号位值。

具体的，所述移位压缩模块具体用于将作为转换的当前的输入序列，按照移位压缩映射，完成所述转换后获得当前的转换后序列，其中，

所述移位压缩映射为：

Seq_in＝m2ⁿ

所述两路序列的总数位小于所述当前的输入序列的数位。

具体的，所述相关运算模块具体用于执行第一符号序列和第二符号序列的乘法运算，并执行第一无符号序列和第二无符号序列的加法运算，其中，所述第一符号序列和所述第一无符号序列为所述第一转换后序列，所述第二符号序列和所述第二无符号序列为所述第二转换后序列；

所述相关运算模块具体用于对所述乘法运算的输出和所述加法运算的输出进行数据恢复处理模块的处理，通过所述数据恢复处理模块的输出获得相关值，其中，

所述数据恢复处理模块用于对所述乘法运算的输出和所述加法运算的输出进行反移位运算，

具体的，所述相关运算模块还具有滑动窗模块；

所述滑动窗模块用于选取自定义长度的第一符号序列和第二符号序列，对选取的第一符号序列和第二符号序列进行按次序对齐。

本发明实施例提供一种用于帧同步的装置，该装置包括：

移位压缩模块电路，具有前述转换的功能。

具体的，所述移位压缩模块电路包括异或门和数据选择器；

所述异或门用于接收作为所述转换的输入的输入采样序列；

所述数据选择器用于接收移位序列和配置序列，其中，所述移位序列包括取自所述当前的输入序列的序列；

所述数据选择器用于根据所述异或门的输出序列，选择所述移位序列和选择所述配置序列，生成第一转换后序列。

具体的，所述移位压缩模块电路包括级联的电路元，所述电路元包括所述异或门和所述数据选择器，其中，所述移位压缩模块电路的输出序列为所述第一转换后序列；

所述异或门的输入包括所述输入采样序列的符号位值和低序列位值，其中，所述低序列位值为低于与所述输入采样序列的符号位对应的序列位的序列位值；

所述数据选择器具体用于接收作为输入的至少两路移位序列，且另接收作为输入的与所述至少两路移位序列对应的至少两路配置序列，还根据所述异或门的输出序列，输出与所述至少两路移位序列对应的一路符号序列和与所述至少两路配置序列对应的一路无符号序列；

所述移位压缩模块电路的输出序列具体包括经级联的所述电路元选择的一路符号序列和一路无符号序列。

具体的，所述电路元用于按序列位逐位分别接收所述输入采样序列。

具体的，每一级的电路元用于接收所述输入采样序列的符号位值。

具体的，该装置还包括：

相关运算模块电路，具有执行所述第一转换后序列和与本地同步序列对应的第二转换后序列的互相关运算，获得相关值的功能。

具体的，所述相关运算模块电路包括：

乘法器，用于执行第一符号序列和第二符号序列的乘法运算，

第一加法器，用于执行第一无符号序列和第二无符号序列的加法运算，

其中，所述第一符号序列和所述第一无符号序列为所述第一转换后序列，所述第二符号序列和所述第二无符号序列为所述第二转换后序列；

解压缩电路，用于执行所述乘法器的输出和所述第一加法器的输出的反移位运算；

第二加法器，用于执行所述解压缩电路运算的反移位运算结果的加法运算，获得相关值。

具体的，该装置还包括：

同步模块，具有根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步的功能。

本发明实施例提供一种接收机，该接收机包括前述的装置。

再一方面，本发明实施例提供一种电子设备，该电子设备包括：

至少一个处理器；

存储器，与所述至少一个处理器连接；

其中，所述存储器存储有能被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令，所述至少一个处理器通过执行所述存储器存储的指令实现前述的方法。

又一方面，本发明实施例提供一种计算机可读存储介质，存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行前述的方法。

本发明将输入采样序列和本地同步序列均进行了移位压缩，互相关计算分成了两路计算过程，不仅能够保留同步所需的信息，而且能够将参与计算的数位显著降低，从而减少了硬件资源的使用和占用，实现了低成本的帧同步。

本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：

图1为常规接收机中互相关算法逻辑示意图；

图2为本发明实施例接收机中互相关算法简要逻辑示意图；

图3为本发明实施例接收机中互相关算法主要处理流程示意图；

图4为本发明实施例移位压缩模块主要电路示意图；

图5为本发明实施例移位压缩模块示例性电路示意图。

具体实施方式

以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。

实施例1

本发明实施例提供了帧同步方法，该帧同步方法包括：

执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值(或称互相关值)；

在一些具体实施中，输入采样序列和本地同步序列可以是同一进制数，如二进制数，转换可以对输入采样序列和本地同步序列均进行，特别地，对于本地同步序列，可以在使用本地同步序列参与帧同步之前进行本地同步序列的转换，从而在帧同步的步骤中需要本地同步序列参与时，只需要进行调用存储的转换后的本地同步序列，即第二转换后序列；转换的目的就是压缩数据序列的数据位宽，例如所述输入采样序列的数位为12比特(bit)，而第一转换后序列的数位可以为8bit。

进一步地，所述转换输入采样序列和本地同步序列中的转换操作，还可以包括：

所述当前的输入序列用于所述异或运算和所述数据选择的输入，所述当前的输入序列为所述输入采样序列或所述本地同步序列，

所述数据选择包括根据移位序列和所述异或运算的输出序列生成当前的转换后序列，其中，所述移位序列包括取自所述当前的输入序列的序列，

所述当前的转换后序列为与所述输入采样序列对应的第一转换后序列或与所述本地同步序列对应的第二转换后序列；

所述输入采样序列和所述本地同步序列均是需要完成移位压缩的。

在一些具体实施中，输入采样序列和本地同步序列均可以作为当前的输入序列；所述移位序列可以包括由序列位高低从当前的输入序列中取出的多个序列。

进一步地，所述移位压缩包括级联的最小操作元，所述最小操作元包括所述异或运算和所述数据选择，异或运算和数据选择可以根据输入采样序列的数位多少而形成有级联的异或运算和数据选择组合，级联即是将前一级的输出用于当前级的输入，当前级的输出用于下一级的输入，依次类推，形成的级联，如将异或运算和数据选择作为移位压缩的一级最小操作元，每一级最小操作元均包括异或运算和数据选择。

对输入采样序列的不同数位上的二进制数可以分别使用一个或多个最小操作元进行处理，按序列位逐位，并不一定意味着每个序列位上二进制数(序列位上二进制数可以简称为序列位值)单独用于一级最小操作元，即有的序列位上的二进制数可以被用于一级或多级的最小操作元的输入，不同序列位上的二进制数可以作为相同的最小操作元的输入，有的序列位上的二进制数可以被用于每一级最小操作元的输入，例如，示例性地，二进制下的输入采样序列r[11:0]可以写为000011110000，通常可以以最左侧为最高序列位，最高序列位r[11]上的0可以为符号标记，因此最高序列位也可称为符号位，符号位可以用于每一级的最小操作元的输入，而剩余的序列位可以用于各级最小操作元的输入，如从高至低取r[11:8](即0000)，r[10:7](即0001)和r[9:6](即0011)等移位序列，r[11:8]可以用于输出级的数据选择操作的输入，r[10:7]可以用于输出级前一级的数据选择操作的输入；

因此，可以有，所述异或运算的输入包括所述当前的输入序列的符号位值和低序列位值，所述低序列位值为低于与所述当前的输入序列的符号位对应的序列位的序列位值；

配置序列可以通过移位序列的数值按映射关系进行实时提供或者预先定义不同级内可能的配置序列，对于与所述至少两路移位序列对应的至少两路配置序列的对应关系，相对当前级数据选择的输入而言，可以有变化，若各个序列所输入位置的(如数据选择器输入)地址已知，则可以是地址对应关系；

在第j级的最小操作元中，第j级异或门的输入有输入采样序列r[t:0]的符号位值r[t]和低序列位值r[t-j]，数据选择可以有处理位宽限制，例如选为4位，第j级数据选择的输入有移位序列r[t-j+1:t-j-2]和第j-1级的最小操作元输出的一路符号序列e_j-1(或者仅一级时，为r[3:0])，第j级数据选择的输入还另有配置序列d_j和第j-1级的最小操作元输出的一路无符号序列f_j-1(或者仅一级时，为配置序列d₀)，第j级数据选择操作可以根据第j级异或门的输出序列，输出用于第j+1级的最小操作元的输入的一路符号序列e_j和一路无符号序列f_j，其中，t,j为非零正整数，依此类推，可有，所述当前的输入序列按序列位逐位被用于所述最小操作元的输入，所述当前的输入序列的符号位值被用于每一级的最小操作元的输入。在各级中，较低序列位的部分序列经过的最小操作元的级数相对较高序列位的部分序列更多。

进一步地，所述转换输入采样序列和本地同步序列中的转换操作，其中，

所述移位压缩映射为：

Seq_in＝m2ⁿ

所述两路序列的总数位小于所述当前的输入序列的数位。

可存在，前述的移位序列可以是系数值，前述的配置序列此处指数值，可以均是二进制下的数值；

示例性地，可以将Seq_in取为二进制下的输入采样序列r[11:0]，例如写为000000001000(十进制8)，则一路符号序列可以为0001(十进制1)，一路无符号序列为0011(十进制3)，其中一路符号序列0001中从左至右的第一个0为符号位上二进制数(可以表示为正)，需要在计算结果中保留，因此四位的正系数值最大可以写为0111；

又例如写为000011110000(十进制240)，则一路符号序列可以为0111(十进制7)，一路无符号序列为0101(十进制5)，可发现，此时有一定的损失(十进制224)，但是该损失并不会对帧同步造成不可接受的影响，因此，也可适用；

再例如写为001111110000(十进制1008)，则一路符号序列可以为0111(十进制7)，一路无符号序列为0111(十进制7)，虽存在损失，但该损失并不会对帧同步造成不可接受的影响，因此，同样也可适用；

再例如写为100011110001(为负数，取反和补码后得011100001111，实际为十进制-1807)，则一路符号序列可以为1001(十进制-7)，一路无符号序列为1000(十进制8)，虽存在损失，但该损失并不会对帧同步造成不可接受的影响，因此，同样也可适用。

在一些具体实施中，若通过逻辑器件处理序列，则逻辑器件的组合方式、类型和数量，可以以实现移位压缩映射为基础进行选择；具体的，若优选使用异或运算和数据选择进行处理，则异或运算的异或门与进行数据选择的数据选择器(或称多路复用器)的类型和数量，也可以以实现移位压缩映射为基础进行选择，即能够实现该移位映射关系的逻辑器件均是可以选用的，不一定仅限制为使用前述的异或运算(如异或门)或数据选择(如数据选择器)。

进一步地，所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值，包括：

所述数据恢复处理包括对所述乘法运算的输出和所述加法运算的输出反移位运算，即恢复数据到非指数的形式，可以通过补码实现，如根据前述移位压缩映射，二进制的3*2²反移位成1100，反移位(运算)结果作为数据恢复处理的输出，其中，前述的乘法运算均可以通过乘法器实现，前述的求和以及加法运算可以通过加法器实现；

所述通过所述数据恢复处理的输出获得相关值，可以是对N₀个反移位结果再相加，产生一次N₀个数据序列的互相关值，N₀为正整数。

在一些具体实施中，通过移位压缩，实现了数位更少但保留同步所需信息的符号序列和无符号序列，特别在乘积中，计算的数位将显著减少，例如输入采样序列可以为12bit和本地同步序列可以为10bit，移位压缩后，第一转换后序列可以为4bit以及第二转换后序列可以为3bit，一般帧同步中乘积需要数据位宽12x10，而在本发明实施例中，仅需4x3，乘积所需数据位宽从22位变成了7位，使得乘法器的硬件资源占用极大地降低。

进一步地，在所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值的步骤中，在执行乘法运算和加法运算之前，还包括：

通过滑动窗选取自定义长度的(如:自定义选取序列长度为N_L个数据序列)第一符号序列和第二符号序列，并由所述滑动窗对选取的第一符号序列和第二符号序列按次序对齐；次序对齐为序列位的次序对齐，如图3本地序列p0至p(N-1)与采样输入序列r0至r(N-1)按序列位的次序对齐，N为正整数。

在一些具体实施中，可以通过多阶移位寄存器长链实现滑动窗，滑动窗长度N_L可以选取小于1024，如N_L＝512等，N_L为正整数。

实施例2

如图2，基于实施例1，本发明实施例提供一种帧同步方法，该帧同步方法可以包括：选取适当长度的本地SYNCP数据序列(本地同步序列)，然后对该数据序列进行移位压缩，生成新的SYNCP数据序列，新生成的数据序列格式为：p＝a*2^{^b}，其中a为系数，b为指数；以10bit有符号数据p[9:0]为例，使用3bit有符号数据(第二符号序列)表示有效系数a[2:0]，3bit无符号数据(第二无符号序列)表示指数b[2:0]，则每个数据可以节省出4个bit；同理，对采样输入数据(输入采样序列)也进行同样的压缩处理；以12bit有符号采样数据r[11:0]为例，r＝e*2^{^f}，使用4bit的有符号数据(第一符号序列)表示有效系数e[3：0]，4bit无符号数据(第一无符号序列)表示指数f[3:0]，则每个数据也可以节省出4个bit。将两路数据压缩后，再对其做互相关运算，并搜索最大相关峰值来确定SYNCP符号，锁定从而实现帧同步。

以上述数据位宽为例，由于本地同步序列和输入采样数据被压缩后，参与到乘法运算的两个操作数的数据位宽从10x12变成了3x4，乘积从22位变成了7位，这将使得乘法器的硬件资源占用极大地降低。一个乘法器经过DC(designcompiler，寄存器传输级RTL代码综合工具)综合后的面积将减少到压缩前的1/10左右。

本发明实施例在对数据压缩时，不是简单地选取数据的符号位来对数据进行压缩，而是保留了适当位数的有效数据，不会过大影响同步性能。因此，本发明实施例采用移位压缩方式对本地同步序列和输入采样数据进行压缩与其它OFDM接收机的帧同步互相关算法优化方案存在本质不同。

进一步地，以电力线载波通信系统为例，但不限于电力线载波通信系统，本发明实施例适用所有带前导序列的OFDM通信系统的帧同步应用。这里的SYNCP/SYNCM符号长为L为1024点，前导序列包含有10.5个SYNCP符号与2.5个SYNCM符号。

本发明实施例采用移位压缩技术来处理本地同步序列数据和输入采样数据。将每个本地SYNCP符号数据以二进制数的方式表示，即按照p＝a*2^{^b}的方式拆分为2数据，其中a为系数，b为指数。每个输入采样数据以二进制数的方式表示，按照r＝e*2^{^f}的方式拆分为2数据，其中e为系数，f为指数。互相关计算的相关信号如下式：

式中，M为选取的互相关的运算采样点数，M≤L，L＝1024，且M为正整数。

由于本地同步序列SYNCP符号数据可以事先计算并存储，所以无需实时计算。只有输入采样数据需要实时通过移位压缩电路进行计算处理。

本发明实施例还提供了用于前述的帧同步方法的计算方法，该计算方法包括：

执行循环计算，其中，所述循环计算包括：

所述循环计算的执行条件为：

所述当前次计算的前一次计算完成返回的系数与2的所述前一次计算完成返回的指数次幂的乘积(不妨称为被验证积)大于预设阈值；

获得所述循环计算完成后返回的系数和指数。

具体的，该计算方法还包括：

进一步地，如图3，帧同步方法中互相关运算步骤可以为如下步骤。

首先将输入采样数据进行移位压缩处理，在处理完成后输出移位压缩后的数据r＝e*2^{^f}的系数e和指数f。这里r是12位有符号数r[11:0]，e[3:0]是有符号的四位有效系数，f[3:0]是通过移位计算出的以2为底的无符号4位指数。

压缩电路模块按照如下算法压缩数据：

e＝floor(e)；//floor为向下取整函数，值为不超过该函数的输入的整数

可以实现等效逻辑和选择电路，等效逻辑和选择电路的运算本质是以最高符号位与其余逐位进行异或运算，再根据异或结果选取对应的数据位，并生成对应移位次数，如输入采样数据经压缩模块压缩后，输出有效数据e[3:0]和移位次数f[3:0](以2为底的指数)。如图4，存在级联的移位压缩电路元，虚线代表省略的中间级联的电路元，每个电路元可以有异或门(如xor2)和两个数据选择器(多路复用器，如mux2)，4’h0、4’h1……4’h7和4’h8等用来表示压缩后数据指数f[3:0]可能出现的值(可以为配置序列的一种)。

将事先计算好的本地同步序列SYNCP的压缩数据p＝a*2^{^b}的有效系数a[2:0]和以2为底的指数b存储到本地序列寄存器p_k[5:0]中，高三位是b_k[2:0]，低三位是a_k[2:0]。

前述的e[3:0]和f[3:0]进入N₁(N₁为正整数)阶移位寄存器r_k[7:0]长链构成的滑动窗口，每阶寄存器r_k[7:0]的高四位是f_k[3:0]，低四位是e_k[3:0]。并且，每输入一个采样数据，滑动窗口滑动一次，并且，采样压缩数据与本地同步序列SYNCP的压缩数据p_k[5:0]做一次互相关运算。根据前述互相关计算式：

输出相关值Xc(n)。

前述计算出互相关的值输出给后续电路模块，在每L个(L＝1024)采样数据对应的L个互相关的值Xc(n)中，搜索最大互相关峰值(或最大相关峰值)Xcmax：

Xcmax＝max{Xc(n)}

存储与之对应采样数据索引值n。再判定已连续成功搜索到既定次数(例如连续三次)有效Xcmax峰值(代表帧前导同步序列数据SYNCP连续出现次数)后，符号定位完成，输出同步锁定信号。由于此时采样数据索引与本地同步序列索引偏移已经确定，可再通过另一独立的L(为1024)点简化互相关运算电路模块来搜索负最大互相关峰值-Xcmax(代表从SYNCP符号过度到SYNCM符号，两个同步符号反相)。一旦-Xcmax峰值出现，帧载荷符号起始定位(如图3中locked)完成。至此，帧同步过程完成，可以输出采样数据sampledata及其索引sample index。

本发明实施例既没有简单地对输入采样数据取符号位来进行简化压缩采样数据，也没有直接使用原始输入采样数据。而是对输入采样数据进行适当的压缩后，再输入到滑动窗进行互相关运算。即压缩了数据，又没有因过于简化数据而影响同步性能。

由于对本地同步序列数据SYNCP和输入采样数据均进行了移位压缩处理。使得参与互相关乘法运算从N₂(k，n，N₂为正整数且图3中k和n小于等于N₂)组r_k[11:0]*p_k[9:0]变成了N₂组a_k[2:0]*e_k[3:0]和b_k[2:0]+f_k[3:0]运算。这极大地降低了硬件资源的占用。

本发明实施例一方面对本地序列的数据进行了适度地压缩处理，而不是简单地对本地SYNCP数据序列取符号位来压缩数据，另一方面又通过硬件电路对输入采样数据也进行了类似的实时压缩处理，使得在不过于影响互相关运算的帧同步性能同时，又极大地减少了设计实现中乘法器等硬件资源的使用，降低了设计的复杂度，且还减少了系统功耗。

实施例3

本发明实施例与实施例1和2属于同一发明构思，本发明实施例提供了用于帧同步的系统，该系统包括：

可选的，所述移位压缩模块具体用于对作为转换的当前的输入序列执行移位压缩；

所述移位压缩模块包括：异或运算模块和数据选择模块；

可选的，所述移位压缩模块包括级联的最小操作元模块，所述最小操作元模块包括所述异或运算模块和所述数据选择模块，其中，所述移位压缩模块的输出序列为所述当前的转换后序列；

可选的，所述最小操作元模块用于按序列位逐位分别接收所述当前的输入序列。

可选的，每一级的最小操作元模块用于接收所述当前的输入序列的符号位值。

可选的，所述移位压缩模块具体用于将作为转换的当前的输入序列，按照移位压缩映射，完成所述转换后获得当前的转换后序列，其中，

所述移位压缩映射为：

Seq_in＝m2ⁿ

所述两路序列的总数位小于所述当前的输入序列的数位。

可选的，所述相关运算模块具体用于执行第一符号序列和第二符号序列的乘法运算，并执行第一无符号序列和第二无符号序列的加法运算，其中，所述第一符号序列和所述第一无符号序列为所述第一转换后序列，所述第二符号序列和所述第二无符号序列为所述第二转换后序列；

所述数据恢复处理模块用于对所述乘法运算的输出和所述加法运算的输出进行反移位运算，即恢复数据到非指数的形式，可以通过补码实现，如二进制的3*2²反移位成1100，反移位(运算)结果作为数据恢复处理的输出，其中，前述的乘法运算均可以通过乘法器实现，前述的求和以及加法运算可以通过加法器实现；所述通过所述数据恢复处理的输出获得相关值，可以是对N₀个反移位结果再相加，产生一次N₀个数据序列的互相关值。

可选的，所述相关运算模块还具有滑动窗模块；

所述滑动窗模块用于选取自定义长度的(如:自定义选取序列长度为N个数据序列)第一符号序列和第二符号序列，对选取的第一符号序列和第二符号序列按次序对齐。

实施例4

本发明实施例与实施例1至3属于同一发明构思，本发明实施例提供了用于帧同步的装置，该装置包括：

移位压缩模块电路，具有前述移位压缩的功能。

在本实施例中，所述移位压缩模块电路可以包括级联的电路元，所述电路元包括异或门和一对数据选择器，为了便于区分，一对数据选择器不妨分别称为系数值数据选择器和指数值数据选择器；

所述异或门用于接收作为所述转换的输入的输入采样序列；所述一对数据选择器用于接收移位序列和配置序列，其中，所述移位序列包括取自所述当前的输入序列的序列；所述一对数据选择器用于根据所述异或门的输出序列，选择所述移位序列和选择所述配置序列，生成第一转换后序列。

所述移位压缩模块电路包括级联的电路元，所述电路元包括所述异或门、所述系数值数据选择器和所述指数值数据选择器，其中，

所述移位压缩模块电路的输出序列为所述第一转换后序列，所述系数值数据选择器和所述指数值数据选择器都是二选一类型的数据选择器；

所述系数值数据选择器具体用于接收作为输入的至少两路移位序列，且所述指数值数据选择器具体用于接收作为输入的与所述至少两路移位序列对应的至少两路配置序列；

所述系数值数据选择器和所述指数值数据选择器均根据所述异或门的输出序列，所述系数值数据选择器输出与所述至少两路移位序列对应的一路符号序列，所述指数值数据选择器与所述至少两路配置序列对应的一路无符号序列；

在第j级的电路元中，第j级异或门的输入有输入采样序列r[t:0]的符号位值r[t]和低序列位值r[t-j]，系数值数据选择器和指数值数据选择器可以均有相同的处理位宽限制，例如均选为4位，第j级系数值数据选择器的输入有移位序列r[t-j+1:t-j-2]和第j-1级的电路元输出的一路符号序列e_j-1(或者仅一级时，为r[3:0])，第j级指数值数据选择器的输入有配置序列d_j和第j-1级的电路元输出的一路无符号序列f_j-1(或者仅一级时，为配置序列d₀)，第j级系数值数据选择器和第j级指数值数据选择器可以根据第j级异或门的输出序列，第j级系数值数据选择器输出用于第j+1级的电路元的输入的一路符号序列e_j，第j级指数值数据选择器输出用于第j+1级的电路元的输入的一路无符号序列f_j，其中，t,j为非零正整数，依此类推，可有，所述电路元用于按序列位逐位分别接收所述输入采样序列，且每一级的电路元用于接收所述输入采样序列的符号位值。在各级中，较低序列位的部分序列经过的电路元的级数相对较高序列位的部分序列更多。

移位压缩模块(在本实施例中即移位压缩模块电路)如图4和图5，输入采样序列为r[11:0]，异或门401接收序列r[11]和r[10]，异或门402接收序列r[11]和r[9]，依次可以到异或门403接收序列r[11]和r[3]，数据选择器404接收序列r[4:1]和r[3:0]，数据选择器405接收对应指数值4’h0和4’h1，数据选择器404根据异或门403的输出生成第一输出序列，以及数据选择器405根据异或门403的输出生成第二输出序列，第一输出序列和第二输出序列构成下一级数据选择器的输入序列r_next，输入序列r_next经过中间级410后成为近输出级输入序列r_pre，数据选择器407和406接收近输出级输入序列r_pre，数据选择器407还接收序列r[10:7]，数据选择器406还接收对应指数值4’h7，数据选择器407根据异或门402的输出生成第三输出序列，数据选择器406根据异或门402的输出生成第四输出序列，第三输出序列和第四输出序列构成输出级输入序列，数据选择器408接收序列r[11:8]和第三输出序列，数据选择器408根据异或门401的输出生成序列e[3:0]，数据选择器409接收对应指数值4’h8和第四输出序列，数据选择器409根据异或门401的输出生成序列f[3:0]，则实现r＝e*2^f。

可选的，所述相关运算模块电路包括：

所述相关运算模块电路还可以包括：多阶移位寄存器，所述多阶移位寄存器可以用于形成滑动窗口；多阶移位寄存器按次序对齐后，通过解压缩电路(如图3中反移位)对乘法器结果进行反移位运算(即，解压缩运算，可以根据前述移位压缩映射选择逻辑门的组合、或者选择一种符合数位要求的解压缩电路，指数具备了移位次数信息，系数可被按次数信息进行反移位)，通过第二加法器对反移位运算结果进行相加求和处理，得到一次互相关值Xc，例如每1024次运算对应的1024个互相关值中最大的一个互相关值为所求最大相关峰值Xcmax，然后通过同步模块完成锁存(如同步模块电路包括锁存器等)定位并输出采样数据和索引。

本发明实施例还提供了接收机，该接收机包括前述的装置，该接收机可以包括信号接收装置，该信号接收端具有采集电路、数模转换电路(至少具有数模转换器)和自动增益控制电路(用于信号幅度增强)等；在一些示例性场景中，具备家用电力线通信(HomePlugAV)功能的智能家居本地设备，可以具有该接收机，其中，信号接收装置提供输入采样序列至前述的装置进行同步，从而开始远端设备和本地设备或各个本地设备之间的数据通信。

以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。

本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。

Claims

1.一种帧同步方法，其特征在于，该帧同步方法包括：

根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步；

所述转换输入采样序列和本地同步序列中的转换操作，包括：

2.根据权利要求1所述的帧同步方法，其特征在于，所述转换输入采样序列和本地同步序列中的转换操作，其中：

3.根据权利要求2所述的帧同步方法，其特征在于，所述转换输入采样序列和本地同步序列中的转换操作，其中，

所述当前的输入序列按序列位逐位被用于所述最小操作元的输入。

4.根据权利要求3所述的帧同步方法，其特征在于，所述转换输入采样序列和本地同步序列中的转换操作，其中，

所述当前的输入序列的符号位值被用于每一级的最小操作元的输入。

5.根据权利要求1至4中任意一项所述的帧同步方法，其特征在于，所述转换输入采样序列和本地同步序列中的转换操作，其中，

所述移位压缩映射为：

Seq_in＝m2ⁿ

所述两路序列的总数位小于所述当前的输入序列的数位。

6.根据权利要求5所述的帧同步方法，其特征在于，所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值，包括：

7.根据权利要求6所述的帧同步方法，其特征在于，在所述执行所述第一转换后序列和与所述本地同步序列对应的第二转换后序列的互相关运算，获得相关值的步骤中，在执行乘法运算和加法运算之前，还包括：

8.一种用于权利要求5至7中任意一项所述的帧同步方法的计算方法，其特征在于，该计算方法包括：

执行循环计算，其中，所述循环计算包括：

所述循环计算的执行条件为：

获得所述循环计算完成后返回的系数和指数。

9.根据权利要求8所述的计算方法，其特征在于，该计算方法还包括：

10.根据权利要求8所述的计算方法，其特征在于，该计算方法还包括：

11.一种用于帧同步的系统，其特征在于，该系统包括：

同步模块，用于根据与所述相关值中最大相关峰值对应的同步序列序号，执行所述输入采样序列的同步；

所述移位压缩模块具体用于对作为转换的当前的输入序列执行移位压缩；

所述移位压缩模块包括：异或运算模块和数据选择模块；

12.根据权利要求11所述的用于帧同步的系统，其特征在于，

所述移位压缩模块包括级联的最小操作元模块，所述最小操作元模块包括所述异或运算模块和所述数据选择模块，其中，所述移位压缩模块的输出序列为所述当前的转换后序列；

13.根据权利要求12所述的用于帧同步的系统，其特征在于，

所述最小操作元模块用于按序列位逐位分别接收所述当前的输入序列。

14.根据权利要求13所述的用于帧同步的系统，其特征在于，

每一级的最小操作元模块用于接收所述当前的输入序列的符号位值。

15.根据权利要求11至14中任意一项所述的用于帧同步的系统，其特征在于，

所述移位压缩模块具体用于将作为转换的当前的输入序列，按照移位压缩映射，完成所述转换后获得当前的转换后序列，其中，

所述移位压缩映射为：

Seq_in＝m2ⁿ

所述两路序列的总数位小于所述当前的输入序列的数位。

16.根据权利要求15所述的用于帧同步的系统，其特征在于，

所述相关运算模块具体用于执行第一符号序列和第二符号序列的乘法运算，并执行第一无符号序列和第二无符号序列的加法运算，其中，所述第一符号序列和所述第一无符号序列为所述第一转换后序列，所述第二符号序列和所述第二无符号序列为所述第二转换后序列；

所述相关运算模块具体用于对所述乘法运算的输出和所述加法运算的输出进行数据恢复处理，通过所述数据恢复处理模块的输出获得相关值，其中，

17.根据权利要求16所述的用于帧同步的系统，其特征在于，

所述相关运算模块还具有滑动窗模块；

18.一种用于帧同步的装置，其特征在于，该装置包括：

移位压缩模块电路，具有权利要求1至7中任意一项所述转换的功能；

所述移位压缩模块电路包括异或门和数据选择器；

所述异或门用于接收作为所述转换的输入的输入采样序列；

所述数据选择器用于接收移位序列和配置序列，其中，所述移位序列包括取自当前的输入序列的序列；

19.根据权利要求18所述的用于帧同步的装置，其特征在于，

所述移位压缩模块电路包括级联的电路元，所述电路元包括所述异或门和所述数据选择器，其中，所述移位压缩模块电路的输出序列为所述第一转换后序列；

20.根据权利要求19所述的用于帧同步的装置，其特征在于，

所述电路元用于按序列位逐位分别接收所述输入采样序列。

21.根据权利要求20所述的用于帧同步的装置，其特征在于，

每一级的电路元用于接收所述输入采样序列的符号位值。

22.根据权利要求18至21中任意一项所述的用于帧同步的装置，其特征在于，该装置还包括：

23.根据权利要求22所述的用于帧同步的装置，其特征在于，

所述相关运算模块电路包括：

24.根据权利要求22所述的用于帧同步的装置，其特征在于，该装置还包括：

25.一种接收机，其特征在于，该接收机包括权利要求18至24中任意一项所述的装置。

26.一种电子设备，其特征在于，该电子设备包括：

至少一个处理器；

存储器，与所述至少一个处理器连接；

其中，所述存储器存储有能被所述至少一个处理器执行的指令，所述至少一个处理器通过执行所述存储器存储的指令实现权利要求1至10中任意一项权利要求所述的方法。

27.一种计算机可读存储介质，存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行权利要求1至10中任意一项权利要求所述的方法。