JP4720746B2 - 多値直交振幅変調信号の復調 - Google Patents

多値直交振幅変調信号の復調 Download PDF

Info

Publication number
JP4720746B2
JP4720746B2 JP2006520506A JP2006520506A JP4720746B2 JP 4720746 B2 JP4720746 B2 JP 4720746B2 JP 2006520506 A JP2006520506 A JP 2006520506A JP 2006520506 A JP2006520506 A JP 2006520506A JP 4720746 B2 JP4720746 B2 JP 4720746B2
Authority
JP
Japan
Prior art keywords
stage
value
amplitude
search
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006520506A
Other languages
English (en)
Other versions
JP2007515093A (ja
Inventor
チャン エドウィン
ベッカー ルネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003906998A external-priority patent/AU2003906998A0/en
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2007515093A publication Critical patent/JP2007515093A/ja
Application granted granted Critical
Publication of JP4720746B2 publication Critical patent/JP4720746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3809Amplitude regulation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、概して直交振幅変調(QAM)信号の復調に関し、特に、直交振幅変調シンボルの直交成分の振幅を表し、信号を効率的に復調するための閾値の計算で使用される、整数値の決定に関する。本発明の具体的用途は、CDMA(符号分割多元接続)受信機およびその他のスペクトラム拡散受信機であり、この用途に関連付けて本発明の説明を行う。但し本発明がこの用途での使用にのみ限定されるものでないことを理解されたい。
QAM復調器の本質は、受信した各シンボルを元のデジタルデータ表現に再変換する装置である。この受信シンボルに対するコンスタレーションを考えた時、コンスタレーション内の全てのシンボルの座標が明確であることが理想的である。この場合は、図1に示すように、閾値を使用してコンスタレーション内でのシンボルの相対的な位置を判定することにより、各受信シンボルの等価なデータ表現を求めることが可能となるであろう。
しかし、伝送路でよく見られるノイズおよびフェージングが存在する場合、受信コンスタレーションは図2に示すように分散してしまうことになる。復調を行うために必要な閾値もまた、チャネルの状況次第で変化する。適応型復調器を実現する方法として、受信シンボルの|I|および|Q|(IおよびQ成分の大きさ)のヒストグラムを解析し、復調を行うのに必要な閾値を導出する技術が提案されてきた。
図3に、受信シンボルのヒストグラムの一例を示し、受信シンボルを復調するのに必要な閾値が、どのようにしてヒストグラムから導出されるかを示す。この図では、ヒストグラムは、あらかじめ決められる最大データ値Amaxまでに限られている。このようなヒストグラムを内部メモリ表現で構築することのできるハードウェア実装は、あるI又はQ成分の振幅が与えられた場合、そのヒストグラム内で関連する小区間を決定できる必要がある。
振幅A及びヒストグラムでの最大振幅Amaxが与えられたものとして、関連した小区間を求めるタスクは数学的に記述することができる。すなわち、次の条件W×k≦A<W×(k+1)を満たす受信QAM復調シンボルの直交成分に対応したkを求めることである。なお、WはAmaxをヒストグラムの分解能、すなわち小区間数で割ったものである。
A、Amax、及びWが通常は浮動小数点数であることから、複雑さは増す。
スペクトラム拡散移動体受信機の観点からは、シリコン面積及び電力消費に関する最適設計が大いに望ましい。またkを最小限の遅延(即ち、可能な限り最短のクロック周期内)で計算することのできる効率的な設計も大いに望ましい。
本発明の一態様は、直交振幅変調(QAM)シンボルの直交成分の振幅Aを表すkを求める装置を提供する。この装置は、所定の最大値Amaxと最小値Aminとの間にあるAの値に対して多段二分探索を行い、各段で単一ビットの2値出力を生成するための多段二分探索回路と、二分探索の連続する各段からの2値出力を並置することによって整数値kを構築するための整数値構築回路とを含む。但し、W=(Amax−Amin)/n、n=2i(iは整数)、Amaxは振幅Aの最大検出可能レベル、Aminは振幅Aの最小検出可能レベル、Wは整数値kの連続する値の間の増分レベルである。
こうした機能を有する装置では、除算処理を行う必要がなく、加算器、比較器、マルチプレクサ、レジスタなど単純な回路要素を最大限利用する効率的なハードウェア実装が容易であるという利点を有する。
少なくとも一つの実施形態においては、各直交成分のサンプル及び所定の最大値Amaxは、仮数と指数を含む浮動少数点形式である。この場合、回路には、その指数が所定の最大値Amaxの指数と等しくなるまで仮数をビット・シフトするための指数正規化回路を含むでもよい。
指数正規化回路を使用することにより、直交成分のサンプルと所定の最大値Amaxとの比較を、整数のみの処理によって行うことができ、浮動少数点処理回路が必要でなくなる。
少なくとも一つの実施形態では、所定の最小値Aminはゼロであり、多段二分探索回路は、第1段の探索要素及び1つ又は複数の後続段の探索要素を有し、第1段の探索要素は、所定の最大値Amaxとゼロとの間の中点を求めるためのビットシフトブロックを有する。
各後続段の探索要素は、直前の探索要素の上位の出力値と下位の出力値との間の中点を求めるための加算器を有してもよい。
第1段の探索要素は、所定の最大値Amaxと最小値Aminとの間の中点を比較するための比較器を含み、各後続段の探索要素は、直前の探索要素の上位の出力値と下位の出力値との間の中点を比較するための比較器を有してもよい。整数値kは、これらの比較器の出力から整数値構築回路によって構築される。
本発明のもう1つの態様は、直交振幅変調(QAM)シンボルの直交成分の振幅Aを表す整数値kを求める方法を提供する。この方法は、(a)所定の最大値Amaxと最小値Aminとの間にあるAの値に対して多段二分探索を行い、各段で単一の2値出力を生成するステップと、(b)二分探索の連続する各段からのバイナリ出力を並置することによって整数値kを構築するステップとを有する。但し、W=(Amax−Amin)/n、n=2i(iは整数)であり、Amaxは振幅Aの最大検出可能レベル、Aminは振幅Aの最小検出可能レベル、Wは整数値kの連続する値の間の増分レベルである。
本発明によれば、直交振幅変調シンボルの直交成分の振幅を表し、信号を効率的に復調するための閾値の計算で使用される整数値kを最小限の遅延で計算することができる。
以下の説明では、本発明の様々な特徴をより詳細に述べる。本発明の理解を容易にするために、復調装置が好ましい態様で描かれた添付の図面を説明の中で参照する。ただし本発明が、図面に示す好ましい実施形態のみに限定されるものでないことは理解されたい。
図4を参照すると、QAMシンボルの直交成分の振幅を表す整数値kを求めるための装置5が示されている。装置5は適応型QAM復調装置の一部をなしており、指数正規化ブロック20、多段二分探索ブロック21、及び整数値構築回路22を含む。多段二分探索回路21は、第1段の探索要素23及び後続段の探索要素24〜26を含む。整数値構築回路は、二分探索回路21の連続する各段からの2値出力を格納するためのレジスタ27〜30を含む。
指数正規化ブロック20は、I/Q成分の浮動小数点表示の指数を所定の最大値Amaxの指数と比較する働きをする。ブロック20はまた、入力I/Q成分の絶対値を求め、その指数がAmaxの指数と等しくなるまでその成分の仮数表現をビット・シフトする働きをする。このようにして、多段二分探索ブロック21は整数型にて実装され、浮動小数点計算を行う必要がなくなる。
指数正規化ブロック20の出力および所定の最大値Amaxの仮数は、多段二分探索ブロック21の第1段の探索要素23に入力として与えられる。
図5にさらに詳細に示すように、第1段の要素23は、1ビット右シフト・ブロック31、比較器32、及び2つのマルチプレクサ33及び34を含む。1ビット右シフト・ブロック31は、実際には、所定の最大値Amaxの仮数を2で割る除算を行う。言い換えれば、Amaxの仮数の最下位ビットが使われずに、Amax_div_2の最上位ビットが0に設定されることで、Amax_div_2はAmaxの仮数に結び付けられる。
1ビット右シフト・ブロック31の出力は、比較器32のB入力端に与えられる。振幅Aの正規化された仮数表現は、指数正規化ブロック20からの出力として、比較器32のA入力端に与えられる。所定の最大値Amaxは、マルチプレクサ33の一方の入力端に与えられ、所定の最小値Aminは、今の場合値は0であるが、マルチプレクサ34の入力端の1つに入力される。1ビット右シフト・ブロック31の出力、すなわち値Amaxを2で割った商の仮数は、マルチプレクサ33及び34両方のもう一方の入力端に与えられる。比較器32の出力は、マルチプレクサ33および34のイネーブル入力端に与えられる。比較器32で、I/Q成分の振幅Aの正規化された仮数がAmaxの半分より大きいと判定された場合、Amaxの仮数を表す2値列がマルチプレクサ33の出力で再生成され、Amaxの半分を表す2値列がマルチプレクサ34によって送出される。
また、比較器32のA入力の値がB入力の値より小さい場合には、Amaxの半分の値を表す2値列がマルチプレクサ33によって送出され、0値の2値列がマルチプレクサ34によって送出される。
マルチプレクサ33及び34の出力は、第2段の探索要素24に入力として与えられる。第2段及び後続段の探索要素の更に詳細な図を図6に示す。探索要素24、25、26は、直前の探索要素の2つのマルチプレクサの出力をそれぞれ格納するレジスタ40及び41、並びに加算ブロック42、比較器43、2つのマルチプレクサ44及び45を含む。直前の探索段からレジスタ40及び41に入力される2つの値は、入力I/Q成分の振幅Aの存在領域を画定する上位の値及び下位の値に一致する。周知の二分探索技術に従って、レジスタ40及び41に格納された上位の出力値と下位の出力値との間の範囲は、直前の探索要素からの上位の出力値と下位の出力値との間(或いは第1段の探索要素の場合、所定の最大値Amaxと最小値Aminとの間)の範囲の半分に一致する。
2つのレジスタ40及び41の出力は、ブロック42の入力端に与えられ、このブロックで演算
Figure 0004720746
が実施される。hとlはレジスタ40及び41に格納された2つの値である。実際には、ブロック42で、この演算は単純な加算器で実施される。上記で述べた第1段の探索要素の場合と同様に、hをlに加えた後で実施される2で割る処理は、加算器に物理的接続を行って実行される1ビット右シフト処理とまったく同じである。
ブロック42は、レジスタ40及び41に格納されている値の中点を決定し、この中点の値は比較器43のBに与えられる。入力I/Q成分の振幅Aの正規化された値が、比較器43のもう一方の入力端Aに与えられる。正規化された値がブロック42によって求められた中点の値より大きいか小さいかに応じて、マルチプレクサ44及び45はそれぞれレジスタ40に格納された値及びブロック42によって求められた中点、又はその中点及びレジスタ41に格納された値を、上位及び下位の値として出力する。
図4を見るとわかるように、探索要素23〜26の各比較器からの2値出力は、レジスタ27〜30に格納される。二分探索回路の連続する各段からの2値出力を並置することにより、入力I/Q成分の振幅Aを表す整数値kが導出される。
上記の望ましいハードウェア実装形態でA及びAmaxが与えられた場合に、どのようにして整数値kを生成するのかを検証する前に、まず図7に示す、kの2進数値及びkの2進数値のWとAmaxに対する関係を考えてみたい。本発明の重要な側面は、0からAmaxの範囲内で、Aが存在する領域を二分探索法で絞り探索しながら、整数値kを構築できることである。先の記述が有効であるための必要条件は、W=Amax/nである。ここに、n∈{2i│iは整数}である。
言い換えれば、0からAmaxの範囲が、n個の等しい領域に分けられた場合、整数値kはiのビット幅をもつことになる(n=2i)。A≧(Amax+0)/2の場合kの最上位ビットは1になる。そうでない場合は0である。Aが0からAmaxの全範囲の上半分にあるか、それとも下半分にあるかが判定された後、kの残り(i−1)の未定義ビットの最上位ビットは同じようにして求めることができる。即ち、kが属する半分の領域の中で上四半分にあるか、それとも下四半分にあるかを判定する。この処理は、kの残り(i−2)ビットに対して繰り返され、後続の各探索で探索範囲がその都度半分になる。W=Amax/nかつn∈{2i|iは整数}であったから、n個の各小領域に対するkの2進数値は、kの最上位ビットが0からAmaxまでの上半分で1であるものになる。下半分では値0である。この2つの半分に分割された領域のそれぞれにおいて、kの次の上位のビットは上四半分で再び値1、下四半分で値0となる。同じことが、4つの各四半分に分割された領域において、kの次の上位のビットに再び適用可能である。
指数が正規化されたI/Q成分の振幅Aが与えられると、まずAが0からAmaxまでの間の上半分にあるのか、それとも下半分にあるのかを判定することにより、条件W×k≦A<W×(k+1)を満たす整数値kを求めることができる。既に説明したように、Aが上半分にある場合、kの最上位ビットは値1となる。従って、第1段の探索要素23は、A≧Amax/2かどうかを判定するように設計される。A≧Amax/2である場合、kの最上位ビットは1に設定される。そうでない場合は、0に設定される。Aが上半分または下半分のどちらにあるかが判定されると、次いでAの存在する半分の領域の上限と下限が、次段の探索要素のために多重化される。この探索要素24では、まず上限と下限との間の中点を求め、再びAがこの中点より上にあるのか下にあるのかを調べ、その結果に従って、kの次の上位のビットが設定される。次段の探索要素のための上限と下限もまた同様に設定される。これがkのビット幅分繰り返される。言い換えれば、二分探索法によって0からAmaxまでの幅の中でAが存在する区域が絞られ、探索されていくにつれて、kのビット値が構築されていく。
一例として、Amax=0.0110111000×21、n=16、かつI/Q成分が−0.1010110100×2-1である場合を考えてみる。nが値16をもつということは、iが4であることを意味する。即ちkが4ビットの2進数で表され、対応する実装が4段の探索要素パイプラインになることを意味する。
この説明では、Amaxの仮数が2進表現0110111000をもつと仮定する。指数正規化ブロック20の出力におけるAの値は、この場合、0.0010101101となり、この実施形態では、単に0010101101で表される。
第1段の探索要素23では、Amaxの仮数表現は比較器31繋がっていて、Aは0011011100と比較される。0010101101は0011011100より小さいので、比較器32の出力は0になる。そうである場合、探索要素23でマルチプレクサ33及び34の出力は、それぞれ値が0011011100及び0000000000になる。この2つの値並びにA及び比較器32の出力は、それぞれ後続の探索要素のレジスタ40及び41に入力される。
次の計算
Figure 0004720746
を実施するブロック42の出力は値が0001101110であり、次いで比較器43でAの値=0010101101が0001101110と比較される。0010101101は0001101110より大きいので、比較器43の出力は1になる。したがって、マルチプレクサ44及び45の出力は、この第2段の探索要素24で、それぞれ0011011100及び0001101110となる。前段と同様、この2つの値並びにA及び比較器43の出力は、それぞれ後続段のレジスタ40及び41に入力される。先に入力されている、前段で導出されたkの最上位ビットもまた、次の段へ入力される。
同様にして、A=0010101101が0010100101と比較され、Aは後者の値より大きいため比較器の出力は1に設定され、それにより0011011100と0010100101の2つの値が、この段のマルチプレクサの出力で多重化される。最終段でAの値が0011000000と比較され、Aはこの値より小さいため比較器の出力は0に設定される。従って、kの値として2進数値0110が与えられる。
kの値を求めるために、Wの値を計算する必要がないことに留意されたい。また最後の探索要素における2つのマルチプレクサは不要であり、回路設計から取り除いてもよい。更に、この例では、4段パイプ・ラインとして構成されるので、パイプラインに入力があって最初のkの値を獲得するまでに、4クロックサイクルかかる。パイプラインに入力があれば、1クロックサイクル当たり1入力のI/Q成分データを処理することができるようになる。
図8は、第1段の探索要素23の他の実施形態の詳細な図である。この実施形態では、第1段の探索要素50は、比較器52、マルチプレクサ53及び54を含み、これらは図5に関して説明したものと動作の点では同一である。しかし、この実施形態では、所定の最小値Aminの仮数の初期値は0ではない為、1ビット右シフト処理ブロック31は、図6に関して説明した加算器42と同じように動作する加算器51で置き換えてある。更に、所定の最小値Aminの正規化された指数を、所定の最大値Amaxに関して上記で説明したのと同様にして導出することが必要である。
本発明の範囲から逸脱することのない、上記で説明した構成の変更形態及び変形形態が多く存在しうることは、当業者には理解されよう。
理想的な16値QAM受信シンボルのコンスタレーションを示す概略図である。 伝送路にノイズが存在する場合の16値QAMのコンスタレーションを示す概略図である。 16値QAMコンスタレーションにおける受信シンボルのヒストグラムである。 本発明の一実施形態による、QAMシンボルの直交成分の振幅を表す整数値kを求める装置の概略図である。 第1段の探索要素の第1の実施形態の概略図である。 後続段の探索要素の一実施形態を示す概略図である。 整数値kが、QAMシンボルのI/Q成分の振幅を表す様子を表す図である。 第1段の探索要素の第2の実施形態の概略図である。

Claims (8)

  1. 直交振幅変調(QAM)シンボルの直交成分であって仮数及び指数を含む浮動小数点表示された振幅Aの最小検出可能レベルであるAminと前記振幅Aの最大検出可能レベルであるAmaxとの間がn個の等しい領域で分けられ、それぞれの領域に対応する整数値kが設定されている場合に、前記振幅Aが前記n個の等しい領域のいずれの領域に対応するかを求める装置であって、
    前記振幅Aの指数が、前記Amaxの指数と等しくなるまで前記振幅Aの前記仮数をビットシフトする指数正規化回路と、
    前記Amaxと前記Aminとの間にある前記振幅Aの前記ビットシフトされた仮数の値に対して多段二分探索を行い、各段で単一ビットの2値出力を生成するための多段二分探索回路と、
    前記二分探索の連続する各段から出力される前記2値出力を並置することによって前記整数値kを構築する整数値構築回路と、を備える装置。
  2. 前記Aminがゼロであり、前記多段二分探索回路が第1段の探索要素及び1つ又は複数の後続段の探索要素を含み、前記第1段の探索要素が前記Amaxとゼロとの間の中点を求めるためのビットシフトブロックを含むことを特徴とする請求項1に記載の装置。
  3. 各後続段の探索要素が、直前の探索要素の上位の出力値と下位の出力値との間の中点を求めるための加算器を含むことを特徴とする請求項2に記載の装置。
  4. 前記第1段の探索要素が、前記Amax前記Aminとの間の中点を比較するための比較器を含み、各後続段の探索要素が、直前の探索要素の上位の出力値と下位の出力値との間の中点を比較するための比較器を含み、前記整数値kが、前記比較器の出力から前記整数値構築回路によって構築される、請求項2又は3に記載の装置。
  5. 直交振幅変調(QAM)シンボルの直交成分であって仮数及び指数を含む浮動小数点形式で表示された振幅Aの最小検出可能レベルであるAminと前記振幅Aの最大検出可能レベルであるAmaxとの間がn個の等しい領域で分けられ、それぞれの領域に対応する整数値kが設定されている場合に、前記振幅Aが前記n個の等しい領域のいずれの領域に対応するかを求める方法であって、
    前記振幅Aの指数が、前記Amaxの指数と等しくなるまで前記振幅Aの前記仮数をビットシフトするステップと、
    前記Amaxと前記Aminとの間にある前記振幅Aの前記ビットシフトされた仮数の値に対して多段二分探索を行い、各段で単一ビットの2値出力を生成するステップと、
    前記多段二分探索の連続する各段から出力される前記2値出力を並置することによって前記整数値kを構築するステップと、を備える方法。
  6. 前記Aminがゼロであり、前記多段二分探索が第1段及び1つ又は複数の後続段を含み、前記第1段が前記Amaxとゼロとの間の中点を求めるビットシフトを行うステップを有することを特徴とする請求項5に記載の方法。
  7. 前記後続段が、直前の探索段の上位の出力値と下位の出力値との間の中点を求めるステップを有することを特徴とする請求項6に記載の方法。
  8. 前記第1段が、前記Amaxと前記Aminとの間の中点を比較し、各後続段が、直前の探索要素の上位の出力値と下位の出力値との間の中点を比較するステップを有し、前記整数値kが前記比較の結果から構築されることを特徴とする請求項6又は7に記載の方法。
JP2006520506A 2003-12-17 2004-12-17 多値直交振幅変調信号の復調 Expired - Fee Related JP4720746B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2003906998A AU2003906998A0 (en) 2003-12-17 Demodulation of a multi-level quadrature amplitude modulation signal
AU2003906998 2003-12-17
AU2004240146A AU2004240146A1 (en) 2003-12-17 2004-12-15 Demodulation of a multi-level quadrature amplitude modulation signal
AU2004240146 2004-12-15
PCT/JP2004/019462 WO2005060196A1 (en) 2003-12-17 2004-12-17 Demodulation of a multi-level quadrature amplitude modulation signal

Publications (2)

Publication Number Publication Date
JP2007515093A JP2007515093A (ja) 2007-06-07
JP4720746B2 true JP4720746B2 (ja) 2011-07-13

Family

ID=34701656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520506A Expired - Fee Related JP4720746B2 (ja) 2003-12-17 2004-12-17 多値直交振幅変調信号の復調

Country Status (6)

Country Link
US (1) US20070185949A1 (ja)
EP (1) EP1695506A1 (ja)
JP (1) JP4720746B2 (ja)
CN (1) CN1894919B (ja)
AU (1) AU2004240146A1 (ja)
WO (1) WO2005060196A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2626329C1 (ru) * 2016-03-23 2017-07-26 Олег Александрович Козелков Компаратор двоичных чисел

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939149A (ja) * 1982-08-28 1984-03-03 Nec Corp 多値直交振幅復調器
JPS6025356A (ja) * 1983-07-22 1985-02-08 Nec Corp 復調装置
JPH05110609A (ja) * 1991-10-17 1993-04-30 Toshiba Corp 直交振幅変調方式デイジタル無線装置の復調装置
JPH0746276A (ja) * 1993-07-29 1995-02-14 Nec Corp 非符号化レベル判定回路
JPH10163877A (ja) * 1996-11-28 1998-06-19 Sony Corp 復調回路における多値コンパレータのしきい値制御回路
JPH11331299A (ja) * 1998-05-18 1999-11-30 Advantest Corp 64qam、256qam変調解析方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE39890E1 (en) * 1991-03-27 2007-10-23 Matsushita Electric Industrial Co., Ltd. Communication system
US6185593B1 (en) * 1997-09-02 2001-02-06 Intrinsity, Inc. Method and apparatus for parallel normalization and rounding technique for floating point arithmetic operations
US6185440B1 (en) * 1997-12-10 2001-02-06 Arraycomm, Inc. Method for sequentially transmitting a downlink signal from a communication station that has an antenna array to achieve an omnidirectional radiation
US6252902B1 (en) * 1999-09-13 2001-06-26 Virata Corporation xDSL modem having DMT symbol boundary detection
WO2002021782A2 (en) * 2000-09-05 2002-03-14 Rambus Inc. Calibration of a multi-level current mode driver
US7020201B2 (en) * 2002-11-20 2006-03-28 National Chiao Tung University Method and apparatus for motion estimation with all binary representation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939149A (ja) * 1982-08-28 1984-03-03 Nec Corp 多値直交振幅復調器
JPS6025356A (ja) * 1983-07-22 1985-02-08 Nec Corp 復調装置
JPH05110609A (ja) * 1991-10-17 1993-04-30 Toshiba Corp 直交振幅変調方式デイジタル無線装置の復調装置
JPH0746276A (ja) * 1993-07-29 1995-02-14 Nec Corp 非符号化レベル判定回路
JPH10163877A (ja) * 1996-11-28 1998-06-19 Sony Corp 復調回路における多値コンパレータのしきい値制御回路
JPH11331299A (ja) * 1998-05-18 1999-11-30 Advantest Corp 64qam、256qam変調解析方法

Also Published As

Publication number Publication date
WO2005060196A1 (en) 2005-06-30
US20070185949A1 (en) 2007-08-09
CN1894919B (zh) 2010-08-18
CN1894919A (zh) 2007-01-10
AU2004240146A1 (en) 2005-07-07
JP2007515093A (ja) 2007-06-07
EP1695506A1 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
US5187675A (en) Maximum search circuit
US7010559B2 (en) Method and apparatus for a parallel correlator and applications thereof
US7991815B2 (en) Methods, systems, and computer program products for parallel correlation and applications thereof
US6601077B1 (en) DSP unit for multi-level global accumulation
US20060112156A1 (en) Device for determining the rank of a sample, an apparatus for determining the rank of a plurality of samples, and the ith rank ordered filter
JP3910586B2 (ja) データ通信システムでのチャネル復号器の入力軟性決定値計算装置及び方法
EP1711888A1 (en) Implementation of the cordic algorithm for complex phase rotation
WO2003017610A1 (en) Demodulation apparatus and method in a communication system employing 16-ary qam
KR20020021079A (ko) 디지털 값 처리기
JP4720746B2 (ja) 多値直交振幅変調信号の復調
KR100287268B1 (ko) 패턴매칭장치
US20060029162A1 (en) Modular multi-bit symbol demapper
CA2425437C (en) Demodulation apparatus and method in a communication system employing 8-ary psk modulation
CN111654349B (zh) 帧同步方法及系统
US20100166121A1 (en) Methods and apparatus for receiver having fast walsh transform
US20040146125A1 (en) Algorithm of bit synchronization for a digital fsk correlation receiver
US10447434B2 (en) Method and apparatus of processing a digitally encoded radio signal
US7127666B2 (en) Device and method to carry out a viterbi-algorithm
JP4541485B2 (ja) べき乗演算装置、べき乗剰余演算装置、楕円べき倍点演算装置、並びのそれらの方法、記録媒体
JP4452716B2 (ja) 直交振幅変調の軟判定を用いた復調方法及び復調装置
CN113971015B (zh) Uia2计算电路及其数据处理方法、芯片、电子设备及存储介质
US20040167949A1 (en) Data saturation manager and corresponding method
CN117321562A (zh) 共享指数的有效计算
CN114826853A (zh) 基于fpga的对数似然比方法及系统
JP4699403B2 (ja) 擬似乱数発生回路及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091015

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees