KR100800882B1 - 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법 - Google Patents

8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법 Download PDF

Info

Publication number
KR100800882B1
KR100800882B1 KR1020010048921A KR20010048921A KR100800882B1 KR 100800882 B1 KR100800882 B1 KR 100800882B1 KR 1020010048921 A KR1020010048921 A KR 1020010048921A KR 20010048921 A KR20010048921 A KR 20010048921A KR 100800882 B1 KR100800882 B1 KR 100800882B1
Authority
KR
South Korea
Prior art keywords
component
signal
input
soft decision
equation
Prior art date
Application number
KR1020010048921A
Other languages
English (en)
Other versions
KR20030015428A (ko
Inventor
하상혁
김민구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020010048921A priority Critical patent/KR100800882B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to JP2003521575A priority patent/JP3701291B2/ja
Priority to CA002425437A priority patent/CA2425437C/en
Priority to AU2002356060A priority patent/AU2002356060B2/en
Priority to RU2003110409/09A priority patent/RU2253186C2/ru
Priority to CNB028030362A priority patent/CN1314252C/zh
Priority to BRPI0205875A priority patent/BRPI0205875B1/pt
Priority to PCT/KR2002/001546 priority patent/WO2003017609A1/en
Priority to DE60217234T priority patent/DE60217234T2/de
Priority to EP02018354A priority patent/EP1284564B1/en
Priority to US10/218,918 priority patent/US7072426B2/en
Publication of KR20030015428A publication Critical patent/KR20030015428A/ko
Application granted granted Critical
Publication of KR100800882B1 publication Critical patent/KR100800882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 다중레벨 변조방식을 사용하는 디지털 통신 시스템의 복조기에서 채널복호화기의 입력으로 요구되는 연판정값들을 계산하는 방법 및 장치에 관한 것으로서, 8-PSK 변조방식을 사용하는 디지털 통신 시스템에서 k 번째 심볼에 사상되는 수신신호 Rk의 동위상 신호성분 Xk와 직교위상 신호성분 Yk를 이용하여 수식 "Zk = |Xk| - |Yk|"에 의해 상기 Zk를 계산한 뒤, 상기 Yk와 상기 Zk의 부호에 따라 결정된 제1 파라미터 α를 이용하여 수식 "
Figure 112001020292662-pat00001
Yk + αZk"에 의해 계산된 결과를 k 번째 심볼에 상응하는 세 번째 연판정값으로 결정하고, 상기 Xk와 상기 Zk의 부호에 따라 결정된 제2 파라미터 β를 이용하여 수식 "
Figure 112001020292662-pat00002
Xk + βZk"에 의해 계산된 결과를 두 번째 연판정값으로 결정하고, 상기 Zk를 첫 번째 연판정값으로 결정한다. 이로써 본 발명은 보다 간단하고 신속한 계산을 가능하게 하여 연판정값을 계산하는 복조기의 동작 시간을 줄이고 복잡도를 현저하게 감소시킬 수 있다.
8-ary PSK, SOFT DECISION VALUE, CHANNEL DECODER, SIMPLE METRIC, DUAL MINIMUM METRIC

Description

8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법{DEMODULATION APPARATUS AND METHOD IN A COMMUNICATION SYSTEM EMPLOYING 8-ARY PSK MODULATION}
도 1은 8-PSK 변조방식에 따른 사상점들을 나타낸 성좌도.
도 2는 본 발명에 따른 8-PSK 변조방식의 연판정값 계산 동작을 나타낸 흐름도.
도 3은 본 발명에 따른 8-PSK 변조방식의 연판정값 계산장치를 나타낸 기능 블럭도.
도 4는 본 발명에 따른 8-PSK 변조방식의 연판정값 계산기를 나타낸 논리 회로도.
도 5는 본 발명의 실시예를 설명하기 위한 성좌도.
본 발명은 디지털 통신 시스템에서 변조 데이터의 복호화(Decoding)에 관한 장치 및 방법에 관한 것으로, 특히 다중레벨 변조방식을 사용하는 디지털 통신 시스템의 복조기(de-modulator)에서 채널복호화기(channel decoder)의 입력으로 요구되는 연성 결정값을 계산하는 방법 및 장치에 관한 것이다.
통상적으로 스펙트럼 효율(spectral efficiency)을 높이기 위하여 다중레벨 변조방식(Multi-level Modulation)을 사용하는 디지털 통신 시스템에서는, 채널부호기(channel encoder)에 의해 부호화된 신호를 변조한 후 전송하면 복조기에서 이를 수신하여 복조한 후 채널복호화기(channel decoder)로 전달하여 복호화를 수행하도록 한다. 이때 채널복호화기에서 에러를 정정하기 위해서 연성결정복호화(soft decision decoding)를 수행한다. 이러한 경우 복조기는 동위상(in-phase) 신호성분과 직교위상(quadrature phase)신호성분으로 구성되는 2차원 수신신호로부터 채널부호화기의 출력 비트(bit) 각각에 상응하는 연판정값(soft decision value)을 생성하기 위한 사상 알고리듬(mapping algorithm)을 가지고 있어야 한다.
이러한 사상 알고리듬에는 크게 두 가지 방식이 존재한다. 첫째로, 노키아(Nokia)사가 제안한 심플매트릭법(simple metric procedure)과 둘째로, 모토롤라(Motorola)사가 제안한 이중 최소 매트릭법(dual minimum metric procedure)이다. 상기한 두 방식은 모두 각 출력 비트에 대한 LLR(log likelihood ratio)을 계산한다. 그리고, 이를 연판정 값으로 하여 채널 복호화기의 입력으로 사용한다.
상기한 심플 매트릭법은 복잡한 LLR 계산식을 간단한 형태의 근사식으로 변형한 사상 알고리듬으로 LLR 계산은 간단하지만 근사식을 이용함으로써 초래되는 LLR 왜곡에 의한 성능열화가 단점으로 지적된다. 반면, 이중최소매트릭법은 보다 정확한 근사식을 사용하여 계산된 LLR을 채널복호화기의 입력으로 사용하는 사상 알고리듬으로서 심플매트릭법을 사용할 경우 발생되는 성능열화를 상당히 개선하는 장점을 가지고 있다. 그러나 심플 매트릭법에 비해 더 많은 계산량을 필요로 하기 때문에 하드웨어 구현시 그 복잡도가 상당히 증가하게 된다는 문제점을 가지고 있다.
따라서 본 발명의 목적은 다중레벨 변조방식을 사용하는 디지털 통신 시스템의 복조기에서 수신신호와의 최단거리값(minimum distance value)을 얻기 위해 요구되는 사상표나 복잡한 계산 없이 채널복호화기의 입력으로 요구되는 연판정값을 얻을 수 있는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 8-PSK 변조 방식을 사용하는 디지털 통신 시스템에서 간단한 조건부 수학식에 의하여 연판정값을 계산하는 장치 및 방법을 제공함에 있다.
상기한 바와 같은 목적들을 달성하기 위한 본 발명은 K번째 직교위상성분 Yk와 동위상성분 Xk로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
Figure 112006058007189-pat00071
을 발생하는 8-PSK(Phase Shift Keying) 복조 장치에 있어서, 상기 입력신호 Rk(Xk, Yk) 중 상기 동위상 신호성분의 크기 |Xk|에서 상기 직교위상 신호성분의 크기 |Yk|를 감산하여 계산한 함수(Zk)를 첫 번째 연성 결정 값으로써 출력하는 계산기와, 상기 계산기로부터의 상기 함수(Zk)와 상기 함수(Zk)의 반전 함수(-Zk)를 입력으로 하고, 상기 직교위상 신호성분(Yk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1선택기와, 상기 계산기로부터의 상기 함수(Zk)와 상기 함수(Zk)의 반전 함수(-Zk)를 입력으로 하고, 상기 동위상 신호성분(Xk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2선택기와, 상기 제2선택기의 출력과 비트 “0”을 입력으로 하고, 상기 함수(Zk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3선택기와, 상기 직교위상 신호성분(Yk)에
Figure 112006058007189-pat00072
을 승산한 값과 상기 제3선택기의 출력을 가산하여 세 번째 연성 결정 값으로 출력하는 제1가산기와, 상기 제2선택기의 출력과 비트 “0”을 입력으로 하고, 상기 함수(Zk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4선택기와, 상기 동위상 성분(Xk)에
Figure 112006058007189-pat00073
을 승산한 값과 상기 제4선택기의 출력을 가산하여 두 번째 연성 결정 값으로 출력하는 제2가산기를 포함함을 특징으로 한다.
삭제
삭제
삭제
삭제
상기한 바와 같은 목적을 달성하기 위한 본 발명은 K번째 직교위상성분 Yk와 동위상성분 Xk로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
Figure 112006058007189-pat00074
을 발생하는 8-PSK(Phase Shift Keying) 복조 방법에 있어서, 상기 입력신호 Rk(Xk, Yk) 중 상기 동위상 신호성분의 크기 |Xk|에서 직교위상 신호성분의 크기 |Yk|를 감산하여 계산된 함수(Zk)를 첫 번째 연성 결정 값으로써 출력하는 계산 과정과, 상기 Zk와 상기 직교위상 신호 성분(Yk)을 근거로 파라미터 α를 계산하는 과정과, 여기서 상기 파라미터 α는 상기 Zk가 양수(Positive)이면 '0'으로 결정하고, Zk가 음수(Negative)이고 상기 직교 위상 성분(Yk)이 양수(Positive)이면 '-1'로 결정하고, 상기 Zk가 음수(Negative)이고 상기 직교 위상 성분(Yk)이 음수(Negative)이면 '1'로 결정하며, 상기 직교위상 신호성분(Yk)과, 상기 Zk와, 상기 α를
Figure 112006058007189-pat00075
에 의해 세 번째 연성 결정 값으로 출력하는 과정과, 상기 Zk와 상기 동위상 성분(Xk)을 근거로 파라미터
Figure 112006058007189-pat00076
를 계산하는 과정과, 여기서 상기 파라미터
Figure 112006058007189-pat00077
는 상기 Zk가 음수(Negative)이면 '0'으로 결정하고, Zk가 양수(Positive)이고 상기 동위상 성분(Xk)이 음수(Negative)이면 '-1'로 결정하고, 상기 Zk가 양수(Positive)이고 상기 동위상 성분(Xk)이 양수(Positive)이면 '1'로 결정하며, 상기 동위상 신호성분(Xk)과, 상기 Zk와 상기
Figure 112006058007189-pat00078
를
Figure 112006058007189-pat00079
에 의해 두 번째 연성 결정 값으로 출력하는 과정을 포함함을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략하기로 한다.
이하 본 발명에 의해 개선된 이중최소매트릭법을 이용하여, 2차원 수신신호로부터 부호화기의 입력으로 요구되는 다차원 연판정값을 구하기 위한 구체적인 절차에 대하여 설명한다.
송신단에서, 변조기는 채널 부호화기(channel encoder)의 출력 비트열(bit stream)을 m개의 비트 단위로 신호 시퀀스들(sequences)로 분할한 후 M(=2m)개의 신호점들(signal points) 가운데 해당되는 특정 신호점으로 사상한다. 이때 신호점으로의 사상은 그레이 코딩 규칙(Gray coding rule)을 따른다. 이를 수식화하면 하기의 <수학식 1>과 같다.
Figure 112001020292662-pat00009
상기의 <수학식 1>에서 sk,i (i=0, 1, …, m-1)는 k번째 심볼로 사상되는 신호 시퀀스 가운데 i번째 비트를 의미하며, Ik 및 Qk는 각각 k번째 심볼의 동위상(I) 신호성분과 직교위상(Q) 신호성분을 의미한다. 8-PSK의 경우 m = 3이며, 이에 해당하는 성좌도(signal constellation)는 도 1에 도시한 바와 같다. 상기 도 1의 성좌도에는 인접하는 사상점들간 45도의 위상차를 가지는 8(=23)개의 사상점들이 도시되어 있다.
상기 도 1에 도시된 바와 같이 소정의 심볼은 동위상 신호성분(Ik) 및 직교위상 신호성분(Qk)으로 매핑되어 전송매체를 통해 수신단으로 전송된다. 수신단은 e동위상 성분신호 및 직교위상 신호성분으로 매핑된 신호를 수신하면, 심볼 복조기(symbol demodulator)에서 심볼을 복조한다. 이때 송신신호인 Ik 및 직교위상 신호성분 Qk에 상응되는 수신신호를 전송 이득과 잡음을 고려하여 복소수(complex number) 형태로 나타내면 하기의 <수학식 2>와 같이 나타낼 수 있다.
Figure 112001020292662-pat00010
Figure 112001020292662-pat00011
상기 <수학식 2>에서 Xk 및 Yk는 각각 k 번째 심볼로 사상되는 2차원 수신신호 Rk의 동위상 신호성분 및 직교위상 신호성분을 의미하며, gk는 송신단과 전송매체(transmission media) 및 수신단의 이득(gain)을 포괄적으로 나타내는 복소계수(complex coefficient)이고,
Figure 112006058007189-pat00012
와
Figure 112006058007189-pat00013
는 평균이 0이고 분산이
Figure 112006058007189-pat00014
인 가우시안 잡음(Gaussian noise)으로서 통계적으로 서로 독립인 파라미터들이다.
상기 수신기의 심볼 복조기는 상기 <수학식 2>의 수신신호 Rk를 이용하여 ㄹ로그 우도율(LLR : Log ikelihood ratio)을 계산한다. 여기서 송신기의 부호화기로부터 출력되는 출력 신호 시퀀스(즉 신호 심볼) 중 i번째 비트인 sk,i (i=0, 1, …, m-1)에 대응하는 로그 우도율은 하기의 <수학식 3>에 의해 구해진다. 즉, 상기 <수학식 3>과 같이 도시되는 로그 우도율은 연판정 값으로서 수신기의 채널 복호화기로 입력되는 값이다.
Figure 112001020292662-pat00015
, i = 0, 1, ... , m-1
상기의 수학식 3에서
Figure 112006058007189-pat00016
는
Figure 112006058007189-pat00017
에 상응하는 로그 우도율, 즉 연판정 값이고, K는 상수이며, Pr{A|B}는 사건 B가 발생했을 때 사건 A의 발생 확률로 정의되는 조건부확률(conditional probability)이다. 상기 <수학식 3>은 비선형(non-linear)이다. 그러므로 상기 <수학식 3>을 그대로 적용하는 경우 비교적 많은 계산량을 요구하게 된다. 따라서 실제 구현을 위해서는 상기 <수학식 3>을 근사화(approximation) 할 필요가 있다. 상기 <수학식 3>을 근사화 하기 위해 상기 <수학식 2>에서 gk=1인 가우시안 잡음채널의 경우를 고려하면, 상기 <수학식 3>은 하기의 <수학식 4>와 같이 나타낼 수 있다.
Figure 112001020292662-pat00018
그런데 상기의 <수학식 4> 또한 비선형(non-linear)이다. 따라서 상기 <수학식 4>를 상기 모토로라사에서 제안한 이중 최소 매트릭법에 의해 근사화하면 하기의 <수학식 5>와 같이 나타낼 수 있다.
Figure 112001020292662-pat00019
Figure 112001020292662-pat00020
상기 <수학식 5>에서 K'=(1/
Figure 112006058007189-pat00021
)K이며, zk(sk,i =0)와 zk(sk,i =1)은 각각 sk,i=0일 때와 sk,i=1일 때 Ik+jQk의 실제값을 의미한다. 상기 <수학식 5>를 계산하기 위해서는 2차원 수신신호 Rk에 대해
Figure 112006058007189-pat00022
및
Figure 112006058007189-pat00023
을 최소화하는 zk(sk,i =0) 및 zk(sk,i =1)를 찾아야 한다.
이때, Rk와 가장 가까운 거리에 있는 신호점에 대한 역(reverse)사상 시퀀스의 i번째 비트값인 nk,i와 nk,i에 대한 부정(negation)을 의미하는
Figure 112006058007189-pat00024
k,i을 고려하면, 통상의 이중최소매트릭법에 의해 근사화된 상기 <수학식 5>는 하기의 <수학식 6>과 같이 다시 기술될 수 있다.
Figure 112001020292662-pat00025
즉, 상기 <수학식 6>에서 Rk와 가장 가까운 거리에 있는 신호점에 대한 역사상 시퀀스의 i번째 비트값인 nk,i이 '0'인지, '1'인지를 알고 있고, 역사상 시퀀스의 i번째 비트값에 대한
Figure 112006058007189-pat00026
k,i값 중에서 최소인 값을 결정하고 상기 수학식 6에 의해 구한 결과 값이 역사상 시퀀스 i번째 비트값의 연성결정값이 된다. 상기 연성결정값이 양수로 혹은 음수값으로 큰 값을 나타낼수록 더욱 정확한 정보를 복호화기(Encoder)에 주게 된다.
여기서 Rk와의 최단거리 신호점은 Rk의 동위상 신호성분과 직교위상 신호성분의 값의 범위에 의해 결정된다. 따라서 상기 수학식 6에서 괄호
Figure 112006058007189-pat00080
속의 첫 번째 항은 하기의 <수학식 7>과 같이 다시 기술될 수 있다.
Figure 112001020292662-pat00027
상기 <수학식 7>에서 Uk와 Vk는 각각 nk = {nk,m-1, …, nk,i, …, nk,1, nk,0}에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다.
또한, 상기 <수학식 6>에서 괄호
Figure 112006058007189-pat00081
속의 두 번째 항은 하기의 <수학식 8>과 같이 다시 기술될 수 있다.
Figure 112006058007189-pat00028
상기 <수학식 8>에서 Uk,i와 Vk,i는 각각
Figure 112006058007189-pat00029
을 최소화하는 zk의 역사상 시퀀스 mk = {mk,m-1, ... mk,i(=
Figure 112006058007189-pat00030
k,i), ... mk,1, mk,0}에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 그러므로 상기한 <수학식 7>과 상기 <수학식 8>에 따라 상기 <수학식 6>을 정리하면, 하기의 <수학식 9>와 같이 정리된다.
Figure 112001020292662-pat00031
Figure 112001020292662-pat00032
Figure 112001020292662-pat00033
상기의 <수학식 9>에 의하여 다중 m-레벨 변조방식을 지원하는 채널 복호화기의 입력으로 요구되는 m개의 연판정값을 구할 수 있다.
여기서, 상기 <수학식 9>에 의해 8-PSK 변조방식을 사용하는 데이터 통신 시스템의 복조기를 위한 채널복호기 입력 연판정값을 구하는 과정은 다음과 같다.
먼저 8-PSK 수신신호 Rk의 두 신호성분 Xk, Yk로부터 {nk,2, nk,1, nk,0} 및 Uk, Vk를 구하기 위해 하기의 <표 1>을 이용한다. 하기의 <표 1>에는 상기 도 1에 나타낸 바와 같이 각 신호점을 중심으로 하는 8개의 영역을 기준으로 수신신호 Rk가 각 영역에 나타날 경우에 대한 {nk,2, nk,1, nk,0} 및 Uk, Vk가 나타나 있다. 하기 <표 1>에서는 편의상 4개의 경계값 즉, Xk=0, Yk=0, Yk=Xk, Yk=-Xk에서의 결과값들은 생략되어 있다.
Yk의 조건 Yk/Xk의 조건 {nk,2, nk,1, nk,0} Uk Vk
Yk > 0 Yk/Xk > 1 {0, 0, 1} sin(π/8) cos(π/8)
0 < Yk/Xk < 1 {0, 0, 0} cos(π/8) sin(π/8)
-1 < Yk/Xk < 0 {0, 1, 0} -cos(π/8) sin(π/8)
Yk/Xk < -1 {0, 1, 1} -sin(π/8) cos(π/8)
Yk < 0 Yk/Xk > 1 {1, 1, 1} -sin(π/8) -cos(π/8)
0 < Yk/Xk < 1 {1, 1, 0} -cos(π/8) -sin(π/8)
-1 < Yk/Xk < 0 {1, 0, 0} cos(π/8) -sin(π/8)
Yk/Xk < -1 {1, 0, 1} sin(π/8) -cos(π/8)
또한 하기의 <표 2>에는 i(여기서 i∈{0, 1, 2})에 대해
Figure 112006058007189-pat00034
을 최소화하는 시퀀스 {mk,2, mk,1, mk,0}을 찾은 후 이를 {nk,2, nk,1, nk,0}의 함수로 나타낸 결과와 이에 해당하는 zk의 동위상 신호성분 및 직교위상 신호성분인 Uk,i, Vk,i를 나타내었다.
i {mk,2, mk,1, mk,0} Uk,i Vk,i
2 {
Figure 112006058007189-pat00035
k,2, nk,1, 0}		 Uk,2 Vk,2
1 {nk,2,
Figure 112006058007189-pat00036
k,1, 1}		 Uk,1 Vk,1
0 {nk,2, nk,1,
Figure 112006058007189-pat00037
k,0}		 Uk,0 Vk,0
그리고 하기의 <표 3>에는 {nk,2, nk,1, nk,0}의 모든 조합에 대해 상기 <표 2>에서 찾은 {mk,2, mk,1, mk,0}에 해당하는 Uk,i, Vk,i의 값을 보인다.
nk,2,nk,1,nk,0 Uk,2 Uk,1 Uk,0 Vk,2 Vk,1 Vk,0
{0, 0, 1} cos(π/8) -sin(π/8) cos(π/8) -sin(π/8) cos(π/8) sin(π/8)
{0, 0, 0} cos(π/8) -sin(π/8) sin(π/8) -sin(π/8) cos(π/8) cos(π/8)
{0, 1, 0} -cos(π/8) sin(π/8) -sin(π/8) -sin(π/8) cos(π/8) cos(π/8)
{0, 1, 1} -cos(π/8) sin(π/8) -cos(π/8) -sin(π/8) cos(π/8) sin(π/8)
{1, 1, 1} -cos(π/8) sin(π/8) -cos(π/8) sin(π/8) -cos(π/8) -sin(π/8)
{1, 1, 0} -cos(π/8) sin(π/8) -sin(π/8) sin(π/8) -cos(π/8) -cos(π/8)
{1, 0, 0} cos(π/8) -sin(π/8) sin(π/8) sin(π/8) -cos(π/8) -cos(π/8)
{1, 0, 1} cos(π/8) -sin(π/8) cos(π/8) sin(π/8) -cos(π/8) -sin(π/8)
하기의 <표 4>에는 상기 <표 3>에서 얻어진 Uk,i, Vk,i을 앞서 설명한 상기 <수학식 8>에 대입하여 얻어진 연판정값을 K'(
Figure 112006058007189-pat00038
)의 비율만큼 비례축소(scaling)한 결과, 즉, K'(
Figure 112006058007189-pat00039
)로 정규화(normalize)한 결과를 보인다. 결국, 수신신호 Rk를 수신하면, 하기 <표 4>에 의해 해당 조건에 부합하는 로그 우도율(LLR)을 연판정값으로 결정할 수 있다. 만약, 시스템에서 사용하는 채널복호화기가 Max LogMAP 복호화기가 아닌 경우에는, 하기 <표 4>에서 얻어진 로그 우도율(LLR)을 비례축소비율의 역으로 사용하여 다시 비례 확대하는 절차가 추가되어야 한다.
Yk의 조건 Yk/Xk의 조건 Λ(sk,2) Λ(sk,1) Λ(sk,0)
Yk > 0 Yk/Xk > 1 √2Yk+(-Xk+Yk) √2Xk Xk-Yk
0 < Yk/Xk < 1 √2Yk √2Xk+(Xk-Yk) Xk-Yk
-1 < Yk/Xk < 0 √2Yk √2Xk+(Xk+Yk) -Xk-Yk
Yk/Xk < -1 √2Yk+(Xk+Yk) √2Xk -Xk-Yk
Yk < 0 Yk/Xk > 1 √2Yk+(-Xk+Yk) √2Xk -Xk+Yk
0 < Yk/Xk < 1 √2Yk √2Xk+(Xk-Yk) -Xk+Yk
-1 < Yk/Xk < 0 √2Yk √2Xk+(Xk+Yk) Xk+Yk
Yk/Xk < -1 √2Yk+(Xk+Yk) √2Xk Xk+Yk
그런데, 상기의 <표 4>를 이용하여 8-PSK 연판정 복조를 수행하는 경우에는 먼저 수신신호의 두 성분에 대해 나누기 연산을 포함한 조건 판단 연산을 수행한다. 그런 후, 조건에 따라 서로 다르게 지정된 계산식 중 조건 판단 연산의 결과에 해당하는 계산식을 선택하고 상기 선택된 계산식에 수신신호의 두 성분을 대입함으로써 연판정값을 계산하게 된다. 이를 위해서 복조기 내부에는 나누기 연산을 수행하는 연산기와 조건에 따라 서로 다른 계산식들을 저장하기 위한 기억장치가 필요하다.
나누기 연산을 배제하고 기억장치를 없애기 위해서는 조건 판단 연산식을 변경하고 서로 다른 조건에 대해서도 공통적으로 적용할 수 있는 연판정값 계산식을 도출해야 한다. 이를 위해 상기 <표 4>에 나타난 조건 판단식을 |Xk|-|Yk|로 정의되는 새로운 함수 Zk를 이용하여 다시 표현하면 하기의 <표 5>와 같다. 하기 <표 5>에는 나누기 연산이 배제되어 있으며, 상기 <표 4>에서 편의상 생략한 4개의 경계에서의 연판정값도 고려되어 있다.
Yk의 조건 Xk의 조건 Zk의 조건 Λ(sk,2) Λ(sk,1) Λ(sk,0)
Yk≥0 Xk≥0 Zk≥0 √2Yk √2Xk+(Xk-Yk) Xk-Yk
Zk<0 √2Yk-(Xk-Yk) √2Xk Xk-Yk
Xk<0 Zk≥0 √2Yk √2Xk-(-Xk-Yk) -Xk-Yk
Zk<0 √2Yk-(-Xk-Yk) √2Xk -Xk-Yk
Yk<0 Xk≥0 Zk≥0 √2Yk √2Xk+(Xk+Yk) Xk+Yk
Zk<0 √2Yk+(Xk+Yk) √2Xk Xk+Yk
Xk<0 Zk≥0 √2Yk √2Xk-(-Xk+Yk) -Xk+Yk
Zk<0 √2Yk+(-Xk+Yk) √2Xk -Xk+Yk
하드웨어 구현시 Xk, Yk, Zk의 부호는 각각 그 부호비트(sign bit)인 최상위 비트(Most Significant Bit: MSB)에 의해 표현 가능하다는 전제 하에 상기 <표 5>를 좀더 단순화하면 하기 <표 6>을 얻을 수 있다. 하기 <표 6>에서 MSB(
Figure 112006058007189-pat00082
)는 '
Figure 112006058007189-pat00083
'의 최상위비트를 의미한다.
MSB(Yk) MSB(Xk) MSB(Zk) Λ(sk,2) Λ(sk,1) Λ(sk,0)
0 0 0 √2Yk √2Xk+Zk Zk
1 √2Yk-Zk √2Xk
1 0 √2Yk √2Xk-Zk
1 √2Yk-Zk √2Xk
1 0 0 √2Yk √2Xk+Zk
1 √2Yk+Zk √2Xk
1 0 √2Yk √2Xk-Zk
1 √2Yk+Zk √2Xk
상기 <표 6>에서 각 i에 대한 연판정값들, 즉 Λ(sk,2), Λ(sk,1), Λ(sk,0)은 각각 하기의 <수학식 10>, <수학식 11>, <수학식 12>와 같이 표현된다.
Figure 112001020292662-pat00040
상기 <수학식 10>에서 파라미터 α는 MSB(Zk)=0인 경우 0이고, MSB(Zk)=1이고, 동시에 MSB(Yk)=0인 경우 -1이며, MSB(Zk)=1이고 동시에 MSB(Yk)=1인 경우 1이다.
Figure 112001020292662-pat00041
상기 <수학식 11>에서 파라미터 β는 MSB(Zk)=1인 경우 0이고, MSB(Zk)=0이고 동시에 MSB(Xk)=1인 경우 -1이며, MSB(Zk)=0이고, 동시에 MSB(Xk)=0인 경우 1이다.
Figure 112001020292662-pat00042
결국 8-PSK 변조방식을 사용하는 디지털 통신 시스템에서, 하나의 수신신호 심볼에 대한 복조기의 출력이자 채널 복호화기의 입력인 세 개의 연판정값들은 실제로 상기한 <수학식 10> 내지 <수학식 12>의 간단한 조건부 수학식을 통해 계산될 수 있다. 이 과정을 도 2에 순서도로 나타내었다.
도 2는 본 발명에 따른 8-PSK 변조방식의 연판정값 계산절차를 도시한 흐름도이다. 상기 도 2를 참조하면, 단계(S110)에서 상기 <표 4>에 나타난 조건 판단식을 새로운 함수로 정의하기 위한 계산을 수행한다. 즉, |Xk|-|Yk|로서 Zk를 계산한다. 그리고 단계(S120)에서 Zk의 최상위비트(MSB)를 판별한다. 이는 상기 <수학식 10> 내지 <수학식 12>에서 Zk의 최상위 비트에 따라 α 및 β를 판별하기 위함이다. 상기 단계(S120)의 판별 결과 Zk의 최상위비트(MSB)가 0이면 단계(S130)로 진행하고, 0이 아니면 단계(S140)로 진행한다. 상기 단계(S130)로 진행하면, Xk의 최상위비트를 판별한다. 상기 단계(S130)의 판별결과, Xk의 최상위비트가 1이면 단계(S150)에서 파라미터 α는 0이고 파라미터 β는 -1로 결정되며, Xk의 최상위비트가 0이면 단계(S160)에서 α는 0이고 β는 1로 결정된다.
한편 단계(S120)의 판별결과, Zk의 최상위비트가 1로 검사되어 단계(S140)로 진행하면, Yk의 최상위비트를 판별한다. 상기 단계(S140)의 판별결과, Yk의 최상위비트가 0이면 단계(S170)에서 α는 -1이고 β는 0으로 결정되며, Yk의 최상위비트가 1이면 단계(S180)에서 α는 1이고 β는 0으로 결정된다. 그런 후 단계(S190)에서 연판정값은 상기의 단계들에서 구해진 α, β 및 수신 신호를 상기 <수학식 10> 내지 <수학식 12>에 대입함으로써 계산된다. 이를 통해 수신된 심볼의 복조가 이루어진다.
이상에서 상세히 설명한 바에 따르면, 이중최소매트릭법에 의한 연판정값 계산절차는 크게 2개로 구분될 수 있다. 즉, 첫 번째는 동위상 신호와 직교위상 신호로 이루어진 2차원 수신신호를 해석하여 제1 파라미터 α와 제2 파라미터 β를 결정하는 것이며, 두 번째는 2차원 수신신호와 상기 첫 번째 단계에서 얻어진 제1 파라미터 α와 제2 파라미터 β 값을 이용하여 연판정값을 계산하는 것이다. 이렇게 결정되어진 복조심볼의 연판정값은 채널복호기로 제공된다.
도 3은 본 발명의 실시예에 따라 상기 복조심볼의 연성값 결정과정을 수행하는 계산기 하드웨어의 기능 블럭도이다. 이하 도 3을 참조하여 본 발명의 실시 예를 설명한다.
도 3을 참조하면, 디지털 통신 시스템의 이중최소매트릭법에 의한 연판정값 계산기는 수신신호 해석기(10)과 연판정값 출력기(20)으로 구성된다. 수신신호 해석기(10)는 동위상 신호성분 Xk와 직교위상 신호성분 Yk로 이루어진 수신신호를 해석하여 파라미터 α와 β의 값을 결정한다. 그러면 연판정값 출력기(20)는 상기 수신신호와 파라미터 α와 β의 값을 이용하여 연성결정 복호화를 위해 필요한 연판정값 Λ(sk,m-1), ... Λ(sk,0) 을 계산하여 출력한다.
본 발명의 <수학식 10> 내지 <수학식 12>에 의해 연판정값 계산을 위한 계산기 하드웨어를 논리 회로도로 구현하면 도 4와 같다. 특히 도 4는 8-PSK 변조방식을 사용하는 디지털 통신 시스템을 위한 연판정값 계산기를 나타낸 것이다. 도 4의 논리 회로는 8-PSK 변조방식을 사용하는 디지털 통신 시스템의 복조기 내에 구비되며, 상기의 <수학식 10> 내지 <수학식 12>를 이용하여 구해진 연판정값을 출력한다. 이하 설명되는 2차원 수신신호(Rk), 동위상 신호성분(Xk), 직교위상 신호성분(Yk), 변수 Zk, 파라미터 α, 파라미터 β는 실수값이며 부호비트를 포함하는 디지털값이다. 특히 도 4에서 계산기(105)와 반전기(115)와 제1 최상위비트 추출기(155)와 제1 선택기(110)와 제3 최상위비트 추출기(165)와 제3 선택기(120)는 제1 파라미터 α의 값을 결정하기 위한 구성이며, 계산기(105)와 반전기(115)와 제2 최상위비트 추출기(160)와 제2 선택기(135)와 제3 최상위비트 추출기(165)와 제4 선택기(140)는 제2 파라미터 β의 값을 결정하기 위한 구성이다.
도 4를 참조하면, 계산기(105)는 k 번째 심볼로 사상되는 2차원 수신신호(Rk)의 동위상 신호성분(Xk)과 직교위상 신호성분(Yk)을 이용하여 본 발명에 따라 Zk를 계산하기 위한 수식 Zk = |Xk|-|Yk|을 계산함으로써 상기 Zk 값을 출력한다. 반전기(115)는 상기 계산기(105)로부터의 상기 Zk 값에 "-1"을 곱하여 상기 Zk 값의 부호를 반전시켜 출력한다. 제1 최상위비트(MSB) 추출기(155)는 입력되는 상기 Yk의 최상위비트를 추출하여 제1 선택기(110)의 제1 선택신호로 제공한다. 제2 최상위비트(MSB) 추출기(160)는 입력되는 상기 Xk의 최상위비트를 추출하여 제2 선택기(135)의 제2 선택신호로 제공한다. 제3 최상위비트 추출기(165)는 상기 계산기(105)로부터 입력되는 상기 Zk의 최상위비트를 추출하여 제3 선택기(135)의 제3 선택신호로 제공한다. 또한 상기 Yk 는 제1 곱셈기(130)에 의하여
Figure 112006058007189-pat00043
와 곱해지고 상기 Xk 는 제2 곱셈기(150)에 의하여
Figure 112006058007189-pat00044
와 곱해진다.
상기 제1 선택기(110)는 상기 계산기(105)로부터의 상기 Zk와 상기 반전기(115)로부터의 상기 "-Zk"를 입력으로 하여, 상기 제1 최상위비트 추출기(155)로부터의 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 그러면 제3 선택기(120)는 상기 제1 선택기(110)의 출력과 비트 "0"을 입력으로 하여, 상기 제3 최상위비트 추출기(165)로부터의 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제3 선택기(120)의 출력은 제1 가산기(125)에 의하여 제1 곱셈기(130)의 출력
Figure 112001020292662-pat00045
Yk 값과 가산되어 k 번째 심볼로 사상되는 수신신호 Rk의 세 번째 연판정값 Λ(sk,2)을 생성한다.
또한, 상기 제2 선택기(135)는 상기 계산기(105)로부터의 상기 Zk와 상기 반전기(115)로부터의 상기 "-Zk"를 입력으로 하여, 상기 제2 최상위비트 추출기(160)로부터의 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 그러면 제4 선택기(140)는 상기 제2 선택기(135)의 출력과 비트 "0"을 입력으로 하여, 상기 제3 최상위비트 추출기(165)로부터의 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제3 선택기(120)의 출력은 제2 가산기(145)에 의하여 제2 곱셈기(150)의 출력
Figure 112001020292662-pat00046
Xk 값과 가산되어 k 번째 심볼로 사상되는 수신신호 Rk의 두 번째 연판정값 Λ(sk,1)을 생성한다.
한편, 상기 계산기(105)로부터 출력된 Zk 값은 k 번째 심볼로 사상되는 수신신호 Rk의 첫 번째 연판정값 Λ(sk,0)이 된다.
이상에서 설명한 바에 따르면, 이중최소매트릭법을 사용한 연판정값 계산기를 상기 <수학식 5>에 의하여 구현하는 경우 십여 회의 제곱연산과 비교연산이 필요하지만, 본 발명에 다른 상기 <수학식 10> 내지 상기 <수학식 12>를 이용하여 구현된 도 4의 계산기는 단지 3개의 가산기, 3개의 곱셈기, 그리고 4개의 멀티플렉서만으로 구성된다. 하기의 <표 7>에 i∈{0, 1, 2}인 경우의 상기 <수학식 5>와 상기 <수학식 10> 내지 상기 <수학식 12>에서 각각 사용되는 연산의 종류와 그 사용 회수를 비교하였다.
i∈{0, 1, 2}인 경우 수학식 5 수학식 10 내지 12
가산기 3×8+3 = 27 개 제곱기 2×8 = 16 개 비교기 3×2×3 = 18 개 가산기 3 개 곱셈기 3 개 멀티플렉서 4 개
이하 수학식 5와 <수학식 10> 내지 <수학식 12> 중 Λ(sk,2)를 구하기 위한 <수학식 10>을 비교하여 연판정값을 계산하는 예를 설명한다. 도 5는 본 발명의 계산 예를 설명하기 위하여 8-PSK 변조방식에 따른 사상점들을 가지는 성좌도를 나타낸 것으로서 이를 참조하면, 동위상 신호성분 Xk와 직교위상 신호성분 Yk로 이루어진 2차원 수신신호 Rk는 ×로 표시된 좌표값을 가진다. 여기서 Xk는 -0.6이고 Yk는 -0.1인 것으로 한다.
먼저, <수학식 5>에 의하여 연판정값 Λ(sk,2)을 계산하는 과정을 설명한다.
우선 수신신호 Rk와 sk,2=1인 4개의 사상점(도 5에서 x축 아래에 있는 4개의 사상점)과의 거리의 제곱 값을 각각 계산하여 최단거리를 구한다.
사상점 110 과의 거리의 제곱
= {-0.6-cos(9π/8)}2 + {-0.1-sin(9π/8)}2 = 0.185
사상점 111 과의 거리의 제곱
= {-0.6-cos(11π/8)}2 + {-0.1-sin(11π/8)}2 = 0.726
사상점 101 과의 거리의 제곱
= {-0.6-cos(13π/8)}2 + {-0.1-sin(13π/8)}2 = 1.644
사상점 100 과의 거리의 제곱
= {-0.6-cos(15π/8)}2 + {-0.1-sin(15π/8)}2 = 2.402
따라서 |Rk - zk(sk,2=1)|2의 최소값은 0.185이다.
그리고 수신신호 Rk와 sk,2=0인 4개의 사상점(도 5에서 x축 윗 부분에 있는 4개의 점)과의 거리의 제곱 값을 각각 계산하여 최단거리를 구한다.
사상점 000 과의 거리의 제곱
= {-0.6-cos(π/8)}2 + {-0.1-sin(π/8)}2 = 2.555
사상점 001 과의 거리의 제곱
= {-0.6-cos(3π/8)}2 + {-0.1-sin(3π/8)}2 = 2.014
사상점 011 과의 거리의 제곱
= {-0.6-cos(5π/8)}2 + {-0.1-sin(5π/8)}2 = 1.096
사상점 010 과의 거리의 제곱
= {-0.6-cos(7π/8)}2 + {-0.1-sin(7π/8)}2 = 0.338
따라서 |Rk - zk(sk,2=1)|2의 최소값은 0.338이다.
상기의 결과들을 <수학식 5>에 대입하면 하기와 같은 결과를 얻을 수 있다.
Figure 112001020292662-pat00047
Figure 112001020292662-pat00048
Figure 112001020292662-pat00049
다음으로 본 발명에 따른 <수학식 10>에 의하여 연판정값 Λ(sk,2)을 계산하는 과정을 설명한다.
먼저, Zk와 α를 계산한다.
Zk = |Xk| - |Yk| = |-0.,6| - |-0.1| = 0.5
이에 따르면 Zk ≥ 0 즉, MSB(Zk)=0 이므로 α= 0이다.
상기의 결과를 <수학식 10>에 대입하여 연판정값을 구하면 하기와 같다.
Figure 112001020292662-pat00050
여기서 <수학식 5>와 <수학식 10>의 결과가 다른 이유는 <수학식 9>에 의해 계산된 연판정값이 K'(
Figure 112006058007189-pat00051
)로 정규화(Normalize)되어 있기 때문이다. 이는 Max LogMAP core를 사용하는 터보 복호화기의 경우(현재의 L3QS와 1xTREME 모두 Max LogMAP core를 사용한다) 모든 LLR 값(즉, 연판정값)을 계산하는 과정에서 같은 계수를 이용하여 정규화하는 것은 성능에 전혀 영향을 미치지 않는다.
실제로 계수를 곱하여 정규화되지 않은 값을 계산해 보면,
-0.141×K'(
Figure 112006058007189-pat00052
) = -0.141×1.082×K' = -0.153×K'
로서, 상기 <수학식 5>에서와 동일한 결과 값이 도출됨을 알 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 일반적으로 알려진 이중최소매트릭법의 알고리듬 식인 <수학식 5>를 사용할 경우에 발생하는 시간지연 및 복잡도를 단축시키기 위하여, 상기 <수학식 6> 내지 상기 <수학식 9>와, <표 1> 내지 <표 3>에 나타낸 과정을 통해 <표 4> 내지 <표 6>의 사상표를 도출하였다. 그리고, 이를 8-PSK를 위한 이중 최소 매트릭법 구현식인 <수학식 10> 내지 <수학식 12>로 정리하였다. 또한, <수학식 10> 내지 <수학식 12>에 의하여 구현된 8-PSK 연판정값 계산을 위한 하드웨어 계산기의 논리회로를 도 4를 제시하였다.
본 발명의 상세한 설명에서는 도 1에서 보여진 8-PSK 변조방식에 관한 실시예를 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서의 다양한 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 제시된 실시예에 국한되어 정해 져서는 아니 되며 후술하는 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 다중레벨 변조방식을 사용하는 디지털 통신 시스템의 복조기에서 채널복호화기의 입력으로 요구되는 연판정값을 이중최소매트릭법을 사용하여 도출할 때, 보다 간단하고 신속한 계산을 가능하게 한다. 따라서 연판정값을 계산하는 복조기의 동작 시간을 줄이고 복잡도를 현저하게 감소시킨다는 효과를 얻을 수 있다.

Claims (9)

  1. K번째 직교위상성분(Yk)와 동위상성분(Xk)로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
    Figure 112007075751118-pat00084
    을 발생하는 8-PSK(Phase Shift Keying) 복조 장치에 있어서,
    상기 입력신호 Rk(Xk, Yk)를 하기 <수학식 13>의 계산식의 함수(Zk) 계산결과와, 상기 입력신호들에 의해 제1파라미터(α) 및 제2파라미터(β)를 결정하는 수신신호 해석기와,
    상기 제1파라미터(α) 및 제2파라미터(β)와 상기 입력신호 Rk(Xk, Yk)를 이용하여 상기 입력신호 Rk(Xk, Yk)에 대한 연성 값을 하기 <수학식 14>에 의해 계산하는 연성 결정 값 출력기를 포함함을 특징으로 하는 8-PSK 복조 장치.
    Figure 112007075751118-pat00085
    Figure 112007075751118-pat00086
    상기 <수학식 14>에서
    Figure 112007075751118-pat00087
    는
    Figure 112007075751118-pat00088
    에 상응하는 연성 결정 값(i = 0,1,2)이고,
    Figure 112007075751118-pat00089
    는 k 번째 심볼로 사상되는 부호화된 신호 시퀀스 중 i번째 비트이다.
  2. K번째 직교위상성분(Yk)와 동위상성분(Xk)로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
    Figure 112007075751118-pat00090
    을 발생하는 8-PSK(Phase Shift Keying) 복조 방법에 있어서,
    상기 입력신호 Rk(Xk, Yk)를 하기 <수학식 15>의 계산식의 함수(Zk) 계산결과와, 상기 입력신호들에 의해 제1파라미터(α) 및 제2파라미터(β)를 결정하는 과정과,
    상기 제1파라미터(α) 및 제2파라미터(β)와 상기 입력신호 Rk(Xk, Yk)를 이용하여 상기 입력신호 Rk(Xk, Yk)에 대한 연성 값을 하기 <수학식 16>에 의해 계산하는 과정을 포함함을 특징으로 하는 8-PSK 복조 방법.
    Figure 112007075751118-pat00091
    Figure 112007075751118-pat00092
    상기 <수학식 16>에서
    Figure 112007075751118-pat00093
    는
    Figure 112007075751118-pat00094
    에 상응하는 연성 결정 값(i = 0,1,2)이고,
    Figure 112007075751118-pat00095
    는 k 번째 심볼로 사상되는 부호화된 신호 시퀀스 중 i번째 비트이다.
  3. K번째 직교위상성분(Yk)와 동위상성분(Xk)로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
    Figure 112007075751118-pat00096
    을 발생하는 8-PSK(Phase Shift Keying) 복조 장치에 있어서,
    상기 입력신호 Rk(Xk, Yk) 중 상기 동위상 신호성분(Xk)의 크기 |Xk|에서 상기 직교위상 신호성분(Yk)의 크기 |Yk|를 감산하여 계산한 함수(Zk)를 첫 번째 연성 결정 값으로써 출력하는 계산기와,
    상기 계산기로부터의 상기 함수(Zk)와 상기 함수(Zk)의 반전 함수(-Zk)를 입력으로 하고, 상기 직교위상 신호성분(Yk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1선택기와,
    상기 계산기로부터의 상기 함수(Zk)와 상기 함수(Zk)의 반전 함수(-Zk)를 입력으로 하고, 상기 동위상 신호성분(Xk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2선택기와,
    상기 제1선택기의 출력과 비트 “0”을 입력으로 하고, 상기 함수(Zk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3선택기와,
    상기 직교위상 신호성분(Yk)에
    Figure 112007075751118-pat00097
    을 승산한 값과 상기 제3선택기의 출력을 가산하여 세 번째 연성 결정 값으로 출력하는 제1가산기와,
    상기 제2선택기의 출력과 비트 “0”을 입력으로 하고, 상기 함수(Zk)의 최상위 비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4선택기와,
    상기 동위상 성분(Xk)에
    Figure 112007075751118-pat00098
    을 승산한 값과 상기 제4선택기의 출력을 가산하여 두 번째 연성 결정 값으로 출력하는 제2가산기를 포함함을 특징으로 하는 복조 장치.
  4. K번째 직교위상성분(Yk)와 동위상성분(Xk)로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 연판정 수단에 의해 상기 입력신호 Rk(Xk, Yk)에 대한 연성값들
    Figure 112007075751118-pat00099
    을 발생하는 8-PSK(Phase Shift Keying) 복조 방법에 있어서,
    상기 입력신호 Rk(Xk, Yk) 중 상기 동위상 신호성분(Xk)의 크기 |Xk|에서 직교위상 신호성(Yk)분의 크기 |Yk|를 감산하여 계산된 함수(Zk)를 첫 번째 연성 결정 값으로써 출력하는 계산 과정과,
    상기 Zk와 상기 직교위상 신호 성분(Yk)을 근거로 파라미터 α를 계산하는 과정과, 여기서 상기 파라미터 α는 상기 Zk가 양수(Positive)이면 '0'으로 결정하고, Zk가 음수(Negative)이고 상기 직교 위상 성분(Yk)이 양수(Positive)이면 '-1'로 결정하고, 상기 Zk가 음수(Negative)이고 상기 직교 위상 성분(Yk)이 음수(Negative)이면 '1'로 결정하며,
    상기 직교위상 신호성분(Yk)과, 상기 Zk와, 상기 α를 다음의 <수학식 17>에 의해 세 번째 연성 결정 값으로 출력하는 과정과,
    상기 Zk와 상기 동위상 성분(Xk)을 근거로 파라미터
    Figure 112007075751118-pat00100
    를 계산하는 과정과, 여기서 상기 파라미터
    Figure 112007075751118-pat00101
    는 상기 Zk가 음수(Negative)이면 '0'으로 결정하고, Zk가 양수(Positive)이고 상기 동위상 성분(Xk)이 음수(Negative)이면 '-1'로 결정하고, 상기 Zk가 양수(Positive)이고 상기 동위상 성분(Xk)이 양수(Positive)이면 '1'로 결정하며,
    상기 동위상 신호성분(Xk)과, 상기 Zk와 상기
    Figure 112007075751118-pat00102
    를 다음의 <수학식 18>에 의해 두 번째 연성 결정 값으로 출력하는 과정을 포함함을 특징으로 하는 8-PSK 복조 방법.
    Figure 112007075751118-pat00103
    Figure 112007075751118-pat00104
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020010048921A 2001-08-14 2001-08-14 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법 KR100800882B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020010048921A KR100800882B1 (ko) 2001-08-14 2001-08-14 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법
CA002425437A CA2425437C (en) 2001-08-14 2002-08-13 Demodulation apparatus and method in a communication system employing 8-ary psk modulation
AU2002356060A AU2002356060B2 (en) 2001-08-14 2002-08-13 Demodulation apparatus and method in a communication system employing 8-ARY PSK modulation
RU2003110409/09A RU2253186C2 (ru) 2001-08-14 2002-08-13 Устройство и способ демодуляции в системе связи, использующей модуляцию 8-ричной фазовой манипуляцией
JP2003521575A JP3701291B2 (ja) 2001-08-14 2002-08-13 ８−ａｒｙＰＳＫ変調方式を使用する通信システムにおける復調装置
CNB028030362A CN1314252C (zh) 2001-08-14 2002-08-13 应用8－元相移键控调制的通信系统中的解调设备和方法
BRPI0205875A BRPI0205875B1 (pt) 2001-08-14 2002-08-13 aparelho e metodo de demodulação em um sistema de comunicação que emprega a modulação psk 8-ária
PCT/KR2002/001546 WO2003017609A1 (en) 2001-08-14 2002-08-13 Demodulation apparatus and method in a communication system employing 8-ary psk modulation
DE60217234T DE60217234T2 (de) 2001-08-14 2002-08-14 Berechnung von weichen Entscheidungen für 8-PSK-Signale
EP02018354A EP1284564B1 (en) 2001-08-14 2002-08-14 Calculation of soft decisions for 8-PSK signals
US10/218,918 US7072426B2 (en) 2001-08-14 2002-08-14 Demodulation apparatus and method in a communication system employing 8-ary PSK modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010048921A KR100800882B1 (ko) 2001-08-14 2001-08-14 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030015428A KR20030015428A (ko) 2003-02-25
KR100800882B1 true KR100800882B1 (ko) 2008-02-04

Family

ID=19713185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010048921A KR100800882B1 (ko) 2001-08-14 2001-08-14 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법

Country Status (11)

Country Link
US (1) US7072426B2 (ko)
EP (1) EP1284564B1 (ko)
JP (1) JP3701291B2 (ko)
KR (1) KR100800882B1 (ko)
CN (1) CN1314252C (ko)
AU (1) AU2002356060B2 (ko)
BR (1) BRPI0205875B1 (ko)
CA (1) CA2425437C (ko)
DE (1) DE60217234T2 (ko)
RU (1) RU2253186C2 (ko)
WO (1) WO2003017609A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450949B1 (ko) * 2001-09-18 2004-10-02 삼성전자주식회사 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
KR100454398B1 (ko) * 2001-12-28 2004-10-26 한국전자통신연구원 적응형 모뎀 장치 및, 이에 적용되는 프래그머틱 복호기및 복호 방법
KR101214509B1 (ko) * 2007-05-17 2012-12-24 삼성전자주식회사 연판정 값 생성 장치 및 그 방법
US7551106B1 (en) * 2007-12-18 2009-06-23 Telefonaktiebolaget Lm Ericsson (Publ) Adjusting soft values to reduce bias
US8331510B2 (en) * 2009-04-06 2012-12-11 Telefonaktiebolaget L M Ericsson (Publ) Receiver and method for two-stage equalization with sequential search
US20110150143A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Soft-decision demapping method for digital signal
US20140254728A1 (en) * 2013-03-07 2014-09-11 Astrapi Corporation Method for gray coding a symbol alphabet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278871A (en) * 1992-03-19 1994-01-11 Motorola, Inc. Method and apparatus for estimating signal weighting parameters in a receiver
US5867538A (en) * 1995-08-15 1999-02-02 Hughes Electronics Corporation Computational simplified detection of digitally modulated radio signals providing a detection of probability for each symbol
EP0987863A1 (en) * 1998-09-17 2000-03-22 Sony International (Europe) GmbH Soft decision method and apparatus for 8PSK demodulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214035A (ja) * 1995-02-08 1996-08-20 Matsushita Electric Ind Co Ltd フェーズ・シフト・キーイング変調波復調装置
JPH1168867A (ja) * 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd 復調装置
JP3201314B2 (ja) * 1997-08-26 2001-08-20 日本電気株式会社 Ａｔｍ交換方法及び装置
JP3849896B2 (ja) * 1997-12-09 2006-11-22 ソニー株式会社 受信装置および受信方法、並びに伝送媒体
US6594318B1 (en) * 1999-12-02 2003-07-15 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
GB0004765D0 (en) * 2000-03-01 2000-04-19 Mitel Corp Soft-decision decoding of convolutionally encoded codeword
US6529559B2 (en) * 2001-01-12 2003-03-04 Comsys Communication & Signal Processing Ltd. Reduced soft output information packet selection
US7076000B2 (en) * 2001-01-18 2006-07-11 Motorola, Inc. Soft-decision metric generation for higher order modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278871A (en) * 1992-03-19 1994-01-11 Motorola, Inc. Method and apparatus for estimating signal weighting parameters in a receiver
US5867538A (en) * 1995-08-15 1999-02-02 Hughes Electronics Corporation Computational simplified detection of digitally modulated radio signals providing a detection of probability for each symbol
EP0987863A1 (en) * 1998-09-17 2000-03-22 Sony International (Europe) GmbH Soft decision method and apparatus for 8PSK demodulation

Also Published As

Publication number Publication date
BRPI0205875B1 (pt) 2016-04-12
WO2003017609A1 (en) 2003-02-27
CA2425437C (en) 2006-04-18
JP3701291B2 (ja) 2005-09-28
CA2425437A1 (en) 2003-02-27
EP1284564A2 (en) 2003-02-19
AU2002356060B2 (en) 2004-04-22
US20030112900A1 (en) 2003-06-19
CN1476704A (zh) 2004-02-18
CN1314252C (zh) 2007-05-02
DE60217234T2 (de) 2007-05-10
DE60217234D1 (de) 2007-02-15
EP1284564A3 (en) 2005-09-28
EP1284564B1 (en) 2007-01-03
US7072426B2 (en) 2006-07-04
KR20030015428A (ko) 2003-02-25
RU2253186C2 (ru) 2005-05-27
BR0205875A (pt) 2004-01-13
JP2005500747A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100800885B1 (ko) 다중레벨변조를 사용하는 통신시스템의 복조장치 및 방법
KR100450949B1 (ko) 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
KR100651570B1 (ko) 이동통신 시스템의 수신기에서 디코딩을 위한 로그 근사율연산 방법 및 장치
AU2002321932A1 (en) Demodulation apparatus and method in a communication system employing 16-ary QAM
AU2002329092A1 (en) Apparatus and method for calculating soft decision value input to channel decoder in a data communication system
KR101093946B1 (ko) 계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로입력되는 연성값 계산 장치 및 방법
KR100800882B1 (ko) 8진 위상 천이 변조 방식을 사용하는 통신 시스템에서의 복조 장치 및 방법
KR20040023863A (ko) 연판정 복호기, 및 연판정 복호시 대수 우도비 계산 장치및 그 방법
KR100651202B1 (ko) 연판정 복조 장치 및 그 방법
AU2002356060A1 (en) Demodulation apparatus and method in a communication system employing 8-ary PSK modulation
KR100548345B1 (ko) 소프트 결정 방식을 이용한 복조 방법
WO2007066985A1 (en) Apparatus and method for generating soft bit metric and m-ary qam receiving system using the same
KR20090003636A (ko) 무선통신 시스템의 심볼 디맵핑 장치 및 방법 및 이를 위한수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee