DE60217234T2

DE60217234T2 - Berechnung von weichen Entscheidungen für 8-PSK-Signale

Info

Publication number: DE60217234T2
Application number: DE60217234T
Authority: DE
Inventors: Sang-Hyuck Suwon-shi Ha; Min-Goo Suwon-shi KIM
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-08-14
Filing date: 2002-08-14
Publication date: 2007-05-10
Anticipated expiration: 2022-08-15
Also published as: BRPI0205875B1; CN1314252C; RU2253186C2; JP3701291B2; US7072426B2; CA2425437A1; US20030112900A1; EP1284564B1; BR0205875A; CA2425437C; WO2003017609A1; AU2002356060B2; KR20030015428A; KR100800882B1; JP2005500747A; EP1284564A3; DE60217234D1; CN1476704A; EP1284564A2

Description

PRIORITÄT
Diese Anmeldung beansprucht Priorität gegenüber einer Anmeldung mit dem Titel „Method and Apparatus for Calculating Soft-Decision Value for Multi-Level Modulation", die bei dem koreanischen Amt für geistiges Eigentum (KIPO) am 14. August 2001 eingereicht wurde und die Seriennummer 2001-48921 erhalten hat und deren Inhalte per Bezug hierin aufgenommen wurden.
HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft im Allgemeinen eine Demodulationsvorrichtung und ein Demodulationsverfahren in einem digitalen Kommunikationssystem, das Mehrstufenmodulation einsetzt, und im Besonderen eine Demodulationsvorrichtung und ein Demodulationsverfahren zum Berechnen von Soft-Decision-Werten, die als Eingänge in einen Kanaldecodierer in einem Demodulator für ein digitales Kommunikationssystem, das 8-PSK(Phase Shift Keying)-Modulation einsetzt, benötigt werden.
2. Beschreibung des verwandten Fachgebiets
In einem digitalen Kommunikationssystem, das 8-PSK-Modulation, eine Art von Mehrstufenmodulationen, zum Erhöhen spektraler Effizienz einsetzt, wird ein von einem Kanalcodierer codiertes Signal gesendet, nachdem es moduliert wurde. Ein Demodulator demoduliert dann das gesendete Signal und stellt das demodulierte Signal für einen Kanaldecodierer zum Decodieren bereit. Der Kanaldecodierer führt Soft-Decision-Decodieren zum Korrigieren von Fehlern durch. Um dies zu tun, muss der Demodulator einen Abbildungsalgorithmus zum Erzeugen von Soft-Decision-Werten (oder Soft-Werten) aufweisen, die ausgegebenen Bits des Kanalcodierers aus einem zweidimensionalen Signal, das aus einer gleichphasigen Signalkomponente und einer Quadraturphasen-Signalkomponente besteht, entsprechen.
Der Abbildungsalgorithmus ist in eine von Nokia vorgeschlagene einfache metrische Prozedur und eine von Motorola vorgeschlagene duale minimale metrische Prozedur klassifiziert. Beide Algorithmen berechnen LLR (Log Likelihood Ratio) für die ausgegebenen Bits und verwenden die berechneten LLR als einen Soft-Decision-Eingangswert des Kanaldecodierers.
Die einfache metrische Prozedur, ein Abbildungsalgorithmus, der sich durch Verändern einer komplexen LLR-Berechnungsformel zu einer einfachen Näherungsformel ergibt, weist eine einfache LLR-Berechnungsformel auf, aber LLR-Verzerrung, die durch die Verwendung der Näherungsformel verursacht wird, führt zu Leistungsverschlechterung. Die duale minimale metrische Prozedur, ein Abbildungsalgorithmus zum Berechnen von LLR mit einer exakteren Näherungsformel unter Verwendung der berechneten LLR als Soft-Decision-Eingangswert des Kanaldecodierers, kann Leistungsverschlechterung der einfachen metrischen Prozedur zu einem gewissen Grad ausgleichen. Jedoch benötigt diese Prozedur im Vergleich zu der einfachen metrischen Prozedur erhöhte Berechnungen, wodurch eine beträchtliche Erhöhung der Hardware-Komplexität verursacht wird.
EP 0 987 863 A beschreibt ein Soft-Decision-Verfahren und eine Soft-Decision-Vorrichtung für 8-PSK-Demodulation.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Vereinfachen des Ermittelns von Soft-Decision-Eingangswerten eines Kanaldecodierers, die mit der dualen minimalen metrischen Prozedur berechnet werden, bereitzustellen, ohne dass eine Abbildungstabelle oder komplexe Verarbeitung zum Ermitteln eines Mindestdistanzwertes mit einem empfangenen Signal in einem Demodulator für ein digitales Kommunikationssystem, das 8-PSK-Modulation einsetzt, benötigt wird.
Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Berechnen eines Soft-Decision-Wertes mit einer einfachen Bedingungsfor mel in einem digitalen Kommunikationssystem, das 8-PSK-Modulation einsetzt, bereitzustellen.
Um die vorgenannten und andere Aufgaben zu erfüllen, wird eine 8-PSK-Demodulationsvorrichtung zum Empfangen eines Eingangssignals R_k(X_k, Y_k), das aus einer k-ten Quadraturphasen-Komponente Y_k und einer k-ten gleichphasigen Komponente X_k besteht, sowie zum Erzeugen von Soft-Decision-Werten Λ(s_k,0), Λ(s_k,1) und Λ(s_k,2) für das Eingangssignal R_k(X_k, Y_k) durch eine Soft-Decision-Einrichtung bereitgestellt. Die Vorrichtung umfasst einen Rechner zum Berechnen eines Soft-Decision-Wertes Z_k durch Subtrahieren einer Ebene |Y_k| der Quadraturphasen-Signalkomponente Y_k von einer Ebene |X_k| der gleichphasigen Signalkomponente X_k des empfangenen Signals R_k(X_k, Y_k) und Ausgeben von Z_k als einen ersten Soft-Decision-Wert; eine erste Auswähleinrichtung zum Empfangen von Z_k von dem Rechner und eines invertierten Wertes –Z_k von Z_k sowie zum Auswählen von Z_k oder von –Z_k entsprechend einem höchstwertigen Bit der Quadraturphasen-Signalkomponente Y_k; eine zweite Auswähleinrichtung zum Empfangen von Z_k von dem Rechner und von –Z_k sowie zum Auswählen von Z_k oder von –Z_k entsprechend einem höchstwertigen Bit der gleichphasigen Signalkomponente X_k; eine dritte Auswähleinrichtung zum Empfangen eines Ausgangs der zweiten Auswähleinrichtung und eines Wertes „0" sowie zum Auswählen des Ausgangs der zweiten Auswähleinrichtung oder des Wertes „0" entsprechend einem höchstwertigen Bit der Funktion Z_k; einen ersten Addierer zum Addieren eines Wertes, der durch Multiplizieren der Quadraturphasen-Signalkomponente Y_k mit √2 berechnet wird, zu einem Ausgang der dritten Auswähleinrichtung und zum Ausgeben des Ergebniswertes als einen dritten Soft-Decision-Wert; eine vierte Auswähleinrichtung zum Empfangen eines Ausgangs der zweiten Auswähleinrichtung und eines Wertes „0" sowie zum Auswählen des Ausgangs der zweiten Auswähleinrichtung oder des Wertes „0" entsprechend dem höchstwertigen Bit der Funktion Z_k; und einen zweiten Addierer zum Addieren eines Wertes, der berechnet wird, indem die gleichphasige Signalkomponente X_k mit √2 multipliziert wird, zu einem Ausgang der vierten Auswähleinrichtung und zum Ausgeben des Ergebniswertes als einen zweiten Soft-Decision-Wert.
Um die vorgenannten und andere Aufgaben zu erfüllen, wird ein 8-PSK-Demodulationsverfahren zum Empfangen eines Eingangssignals R_k(X_k, Y_k), das aus ei ner k-ten Quadraturphasen-Komponente Y_k und einer k-ten gleichphasigen Komponente X_k besteht, sowie zum Erzeugen von Soft-Decision-Werten Λ(s_k,0), Λ(s_k,1) und Λ(s_k,2) für das Eingangssignal R_k(X_k, Y_k) durch eine Soft-Decision-Einrichtung bereitgestellt. Das Verfahren umfasst die folgenden Schritte: (a) Berechnen eines Soft-Decision-Wertes Z_k eines ersten demodulierten Symbols durch Subtrahieren einer Ebene |Y_k| der Quadraturphasen-Signalkomponente Y_k von einer Ebene |X_k| der gleichphasigen Signalkomponente X_k des empfangenen Signals R_k(X_k, Y_k); (b) Einstellen einer ersten Variablen α auf „0", wenn der Soft-Decision-Wert Z_k einen positiven Wert hat, Einstellen der ersten Variablen α auf „–1", wenn Z_k einen negativen Wert hat und die Quadraturphasen-Komponente Y_k einen positiven Wert hat, und Einstellen der ersten Variablen α auf „1", wenn Z_k einen negativen Wert hat und die Quadraturphasen-Komponente Y_k einen negativen Wert hat; (c) Bestimmen eines Soft-Decision-Wertes eines dritten demodulierten Symbols durch Berechnen von √2Yk + α·Zk unter Verwendung der Quadraturphasen-Komponente Y_k, des Soft-Decision-Wertes Z_k und der ersten Variablen α; (d) Einstellen einer zweiten Variablen β auf „0", wenn der Soft-Decision-Wert Z_k einen negativen Wert hat, Einstellen der zweiten Variablen β auf „–1", wenn Z_k einen positiven Wert hat und die gleichphasige Komponente X_k einen negativen Wert hat, und Einstellen der zweiten Variablen β auf „1", wenn Z_k einen positiven Wert hat und die gleichphasige Komponente X_k einen positiven Wert hat; (e) Bestimmen eines Soft-Decision-Wertes eines zweiten demodulierten Symbols durch Berechnen von √2Xk + β·Zk unter Verwendung der gleichphasigen Komponente X_k, des Soft-Decision-Wertes Z_k und der zweiten Variablen β.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorgenannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung offensichtlicher, wenn diese in Verbindung mit den begleitenden Zeichnungen zur Kenntnis genommen wird, bei denen:
1 eine Signalkonstellation mit Abbildungspunkten gemäß 8-PSK darstellt;
2 eine Prozedur zum Berechnen von Soft-Decision-Werten in einem digitalen Kommunikationssystem, das 8-PSK einsetzt, nach einer Ausführung der vorliegenden Erfindung darstellt;
3 ein Blockdiagramm eines Rechners zum Bestimmen von Soft-Decision-Werten eines demodulierten Symbols nach einer Ausführung der vorliegenden Erfindung darstellt;
4 eine Logikschaltung eines Soft-Decision-Wert-Rechners zur Verwendung in einem digitalen Kommunikationssystem, das 8-PSK einsetzt, darstellt; und
5 eine Signalkonstellation mit Abbildungspunkten gemäß 8-PSK zur Erklärung von Berechnungen darstellt.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG
Hierin wird im Folgenden eine bevorzugte Ausführung der vorliegenden Erfindung mit Bezugnahme auf die begleitenden Zeichnungen beschrieben. Bei der folgenden Beschreibung werden wohlbekannte Funktionen oder Konstruktionen nicht ausführlich beschrieben, da sie die Erfindung durch unnötige Ausführlichkeit verschleiern würden.
Die vorliegende Erfindung stellt ein Verfahren bereit, um mehrdimensionale Soft-Decision-Werte, die als Eingänge in einen Kanaldecodierer benötigt werden, anhand eines zweidimensionalen Empfangssignals unter Verwendung der dualen minimalen metrischen Prozedur zu berechnen.
Bei einem Sender teilt ein Modulator einen Ausgangs-Bitstrom eines Kanalcodierers in M-Bit-Signalsequenzen und bildet die Signalsequenzen nach einer Gray-Codierregel auf entsprechende Signalpunkte unter M (= 2^m) Signalpunkten ab. Dies kann dargestellt werden durch: Gleichung (1)
In Gleichung (1) zeigt s_k,i (i = 0, 1, ..., m – 1) ein i-tes Bit in einer Signalsequenz an, die auf ein k-tes Symbol abgebildet wird, und I_k und Q_k zeigen eine gleichphasige (I) Signalkomponente bzw. eine Quadraturphasen(Q)-Signalkomponente des k-ten Symbols an. Für 8-PSK werden in 1 m = 3 und eine entsprechende Signalkonstellation dargestellt. Wie dargestellt wird, enthält die Signalkonstellation 8 (= 2³) Abbildungspunkte, wobei jeder Punkt eine Phasendifferenz von 45° zu den dazu benachbarten Abbildungspunkten aufweist.
Wie in 1 dargestellt wird, wird ein Symbol auf eine gleichphasige Signalkomponente I_k und eine Quadraturphasen-Signalkomponente Q_k abgebildet und über Sendemedien zu einem Empfänger übertragen. Bei Empfang der gleichphasigen Signalkomponente und der Quadraturphasen-Signalkomponente demoduliert der Empfänger die Empfangssignalkomponenten an einem Symboldemodulator. Ein Empfangssignal entsprechend dem gesendeten Signal, das aus der gleichphasigen Signalkomponente I_k und der Quadraturphasen-Signalkomponente Q_k besteht, kann durch die nachfolgende Gleichung (2) in einer komplexen Zahl ausgedrückt werden, wobei ein Übertragungsgewinn und Rauschen berücksichtigt werden.
Gleichung (2)

Rk = Xk + jYk = gk(Ik + jQk) + (ηIk + jηQk )

In Gleichung (2) zeigen X_k und Y_k eine gleichphasige Signalkomponente bzw. eine Quadraturphasen-Signalkomponente eines zweidimensionalen Empfangssignals an, das auf ein k-tes Symbol abgebildet ist. Des Weiteren ist g_k ein komplexer Koeffizient, der Gewinne des Senders, der Sendemedien und des Empfängers anzeigt. Zusätzlich sind η I / k und η Q / k Gauß'sche Rauschen mit einer durchschnittlichen 0 und einer Divergenz von σ 2 / η und sie sind statisch voneinander unabhängig.
Der Symboldemodulator des Empfängers berechnet LLR unter Verwendung eines Empfangssignals R_k von Gleichung (2). Das LLR entsprechend einem i-ten Bit s_k,i (i = 0, 1, ..., m – 1) in der Ausgangssequenz des Kanalcodierers in dem Sender kann durch Gleichung (3) berechnet werden und das berechnete LLR wird für den Kanaldecodierer in dem Empfänger als ein Soft-Decision-Wert bereitgestellt.
Gleichung (3)
In Gleichung (3) ist Λ(s_k,i) ein LLR oder ein Soft-Decision-Wert entsprechend s_k,i, k ist eine Konstante und Pr{A|B} zeigt eine bedingte Wahrscheinlichkeit an, die als eine Wahrscheinlichkeit definiert ist, dass ein Ereignis A eintreten wird, wenn ein Ereignis B eintritt. Die Gleichung (3) ist jedoch nichtlinear und bringt somit relativ viele Berechnungen mit sich. Daher ist es erforderlich, Gleichung (3) zur tatsächlichen Realisierung anzunähern. Bei einem Gauß'schen Rauschkanal mit g_k = 1 in Gleichung (2) kann Gleichung (3) wie folgt geschrieben werden.
Gleichung (4)
Gleichung (4) ist jedoch ebenfalls nichtlinear. Daher kann Gleichung (4) mit der von Motorola vorgeschlagenen dualen minimalen metrischen Prozedur wie folgt angenähert werden.
Gleichung (5)
In Gleichung (5) zeigen K' =(1/σ2η )K und z_k(s_k,i = 0) und z_k(s_k,i = 1) Istwerte von I_k + jQ_k für s_k,i = 0 bzw. s_k,i = 1 an. Zum Berechnen von Gleichung (5) ist es erforderlich, z_k(s_k,i = 0) und z_k(s_k,i = 1) zum Minimieren von |R_k – z_k(s_k,i = 0)|² und |R_k – z_k(s_k,i = 1)|² für ein zweidimensionales Empfangssignal R_k zu bestimmen.
Unter Berücksichtung, dass n_k,i einen i-ten Bitwert einer Umkehrabbildungssequenz für einen Signalpunkt, der R_k am nächsten liegt, anzeigt und n_k,i eine Negation für n_k,i anzeigt, kann die mit der dualen minimalen metrischen Prozedur angenäherte Gleichung (5) wie folgt umgeschrieben werden:
Gleichung (6)

Λ(sk,i) = K'(2nk,i – 1)[|Rk – zk(sk,i = nk,i)|2 – min|Rk – zk(sk,i = n k,i)|2]

Das heißt, dass Gleichung (6) berechnet werden kann, indem bestimmt wird, ob ein i-ter Bitwert n_k,i einer Umkehrabbildungssequenz für einen Signalpunkt mit dem geringsten Abstand zu R_k „0" oder „1" ist, und der Mindestwert von n k,i für einen i-ten Bitwert der Umkehrabbildungssequenz bestimmt wird. Der mit Gleichung (6) berechnete Wert wird ein Soft-Decision-Wert für den i-ten Bitwert der Umkehrabbildungssequenz. Während der Soft-Decision-Wert in einem positiven oder einem negativen Wert größer wird, wird die für einen Kanaldecodierer bereitgestellte Information korrekter.
Der Signalpunkt mit dem geringsten Abstand zu R_k wird durch Bereiche eines Wertes einer gleichphasigen Signalkomponente und eines Wertes einer Quadraturphasen-Signalkomponente von R_k bestimmt. Daher kann ein erster Term in den Klammern von Gleichung (6) geschrieben werden als
Gleichung (7)

|Rk – zk(sk,i = nk,i)|2 = (Xk – Uk)2 + (Yk – Vk)2

In Gleichung (7) bezeichnen U_k und V_k eine gleichphasige Signalkomponente bzw. eine Quadraturphasen-Signalkomponente eines Signalpunkts, der mit n_k = {n_k,m-1, ..., n_k,i, ..., n_k,1, n_k,0} abgebildet wird.
Des Weiteren kann ein zweiter Term in den Klammern von Gleichung (6) geschrieben werden als
Gleichung (8)

min|Rk – zk(sk,i = n k,i)|2 = (Xk – Uk,i)2 + (Yk – Vk,i)2

In Gleichung (8) bezeichnen U_k,i und V_k,i eine gleichphasige Signalkomponente bzw. eine Quadraturphasen-Signalkomponente eines Signalpunkts, der durch eine Umkehrabbildungssequenz mk = {mk,m-1, ..., mk,i(= n k,i), ..., mk,1, mk,0} von z_k zum Minimieren von |Rk – zk(sk,i = n k,i)|2 abgebildet wird. Gleichung (6) wird als Gleichung (9) mit Gleichung (7) und Gleichung (8) umgeschrieben.
Gleichung (9)

Λ(sk,i) = K'(2nk,i – 1)[{(Xk – Uk)2 + (Yk – Vk)2} – {(Xk – Uk,i)2 + (Yk – Vk,i)2}] = K'(2nk,i – 1)[(Uk + Uk,i – 2Xk)(Uk – Uk,i) + (Vk + Vk,i – 2Yk)(Vk – Vk,i)]

Aus Gleichung (9) können m Soft-Decision-Werte, die als Eingänge für einen M-Stufenmodulation unterstützenden Kanaldecodierer benötigt werden, berechnet werden.
Hierin wird ein Prozess beschrieben, um Soft-Decision-Eingangswerte für den Kanaldecodierer durch einen Demodulator in einem Datenkommunikationssystem, das 8-PSK einsetzt, mit Gleichung (9) zu berechnen.
Zuerst wird Tabelle 1 verwendet, um {n_k,2, n_k,1, n_k,0}, U_k und V_k aus zwei Signalkomponenten X_k und Y_k eines 8-PSK-modulierten Empfangssignals R_k zu berechnen. Tabelle 1 stellt {(n_k,2, n_k,1, n_k,0), U_k und V_k für den Fall dar, bei dem ein Empfangssignal R_k in jeder von 8 Regionen, die an den Signalpunkten in 1 zentriert sind, erscheint. Zur Verein fachung werden 4 Grenzwerte, d. h. Ergebniswerte bei X_k = 0, Y_k = 0, Y_k = X_k, Y_k = –X_k aus der Tabelle 1 weggelassen.
Tabelle 1
Des Weiteren stellt Tabelle 2 eine Sequenz {m_k,2, m_k,1, m_k,0} zum Minimieren von |Rk – zk(sk,i = n k,i)|2 , berechnet für i (wobei i ∈ {0, 1, 2}), in Bezug auf eine Funktion von {n_k,2, n_k,1, n_k,0} dar und stellt außerdem die gleichphasige Signalkomponente und die Quadraturphasen-Signalkomponente U_k,i und V_k,i von entsprechendem z_k dar.
Tabelle 2
Tabelle 3 stellt V_k,i und U_k,i entsprechend {m_k,2, m_k,1, m_k,0}, bestimmt aus Tabelle 2, für alle Kombinationen von {n_k,2, n_k,1, n_k,0} dar.
Tabelle 3
Tabelle 4 stellt Ergebnisse, die sich durch Herunterskalieren ergeben, in einem Verhältnis von
Soft-Decision-Werte, die durch Einsetzen von V_k,i und U_k,i von Tabelle 3 in die Tabelle (9) ermittelt wurden, dar, d. h. sie stellt die mit
normalisierten Ergebnisse dar. Das heißt, dass bei Anwendung eines Empfangssignals R_k ein LLR, das eine entsprechende Bedingung erfüllt, mit Tabelle 4 als ein Soft-Decision-Wert bestimmt werden kann. Wenn der in dem System verwendete Kanaldecodierer kein max-logMAP-Decodierer (logarithmischer Maximum-A-Posteriori-Decodierer) ist, muss ein Prozess des Heraufskalieren des LLR von Tabelle 4 in einem umgekehrten Verhältnis des Herunterskalierungsverhältnisses hinzugefügt werden.
Tabelle 4
Beim Durchführen von 8-PSK-Soft-Decision-Demodulation unter Verwendung von Tabelle 4 sollte der Demodulator jedoch zuerst eine Bedingungsbestimmungsoperation, die eine Teilungsoperation enthält, an den beiden Komponenten eines Empfangssignals durchführen. Danach wählt der Demodulator eine Formel entsprechend dem Ergebnis der Bedingungsbestimmungsoperation unter den Formeln aus, die nach den Bedingungen bezeichnet werden, und setzt die zwei Komponenten des Empfangssignals in die ausgewählte Formel ein, um dadurch Soft-Decision-Werte zu berechnen. Zu diesem Zweck erfordert der Demodulator einen Operator zum Durchführen der Teilungsoperation und einen Speicher zum Speichern unterschiedlicher Formeln gemäß der Bedingung.
Zum Ausschließen der Teilungsoperation und Entfernen des Speichers ist es notwendig, die Bedingungsbestimmungsformeln zu modifizieren und Soft-Decision-Wert-Berechnungsformeln abzuleiten, die selbst auf die unterschiedlichen Bedingungen allgemein angewendet werden können. Zu diesem Zweck können die in Tabelle 4 gezeigten Bedingungsbestimmungsformeln unter Verwendung einer neuen Funktion Z_k, die als |X_k| – |Y_k| definiert ist, ausgedrückt werden, wie in Tabelle 5 gezeigt. In Tabelle 5 werden die Teilungsoperationen ausgeschlossen und die Soft-Decision-Werte an den 4 Grenzwerten, die zur Vereinfachung aus Tabelle 4 weggelassen wurden, werden berücksichtigt.
Tabelle 5
Bei Hardware-Realisierung kann Tabelle 5 unter der Bedingung, dass ein Vorzeichen von X_k, Y_k und Z_k durch deren höchstwertiges Bit (MSB) oder Vorzeichenbit ausgedrückt werden kann, zu Tabelle 6 vereinfacht werden. In Tabelle 6 bezeichnet MSB(x) ein höchstwertiges Bit eines vorgegebenen Wertes x.
Tabelle 6
Anhand von Tabelle 6 werden Soft-Decision-Werte Λ(s_k,2), Λ(s_k,1) und Λ(s_k,0) für jedes i ausgedrückt als Gleichung (10)
In Gleichung (10) beträgt ein Parameter α 0 für MSB(Z_k) = 0, –1 für MSB(Z_k) = 1 und MSB(Y_k) = 0 sowie 1 für MSB(Z_k) = 1 und MSB(Y_k) = 1.
Gleichung (11)
In Gleichung (11) beträgt ein Parameter β 0 für MSB(Z_k) = 1, –1 für MSB(Z_k) = 0 und MSB(X_k) = 1 sowie 1 für MSB(Z_k) = 0 und MSB(X_k) = 0.
Gleichung (12)

Λ(Sk,0) = Zk

Das heißt, dass es bei dem digitalen Kommunikationssystem, das 8-PSK einsetzt, möglich ist, tatsächlich 3 Soft-Decision-Werte, die Ausgänge des Demodulators für ein Empfangssignal oder Eingänge in den Kanaldecodierer sind, unter Verwendung der dualen minimalen metrischen Prozedur von Gleichung (4) über die einfachen Bedingungsformeln von Gleichung (10) bis Gleichung (12) zu berechnen. Dieser Prozess wird in 2 dargestellt.
2 stellt eine Prozedur zum Berechnen von Soft-Decision-Werten in einem digitalen Kommunikationssystem, das 8-PSK einsetzt, nach einer Ausführung der vorliegenden Erfindung dar. Mit Bezugnahme auf 2 berechnet in Schritt S110 ein Symboldemodulator Z_k = |X_k| – |Y_k|, um die in Tabelle 4 gezeigten Bedingungsbestimmungsformeln als eine neue Funktion zu definieren. Der Symboldemodulator analysiert ein höchstwertiges Bit von Z_k in Schritt S120, um α und β entsprechend dem höchstwertigen Bit von Z_k in Gleichung (1) bis Gleichung (12) zu bestimmen. Als ein Ergebnis der Analyse in Schritt S120 geht, wenn das höchstwertige Bit von Z_k „0" ist, der Symboldemodulator zu Schritt S130 weiter und geht andernfalls zu Schritt S140 weiter. In Schritt S130 analysiert der Symboldemodulator ein höchstwertiges Bit von X_k. Als ein Ergebnis der Analyse in Schritt S130 stellt, wenn das höchstwertige Bit von X_k „1" ist, der Symboldemodulator in Schritt S150 den Parameter α auf „0" und den Parameter β auf „–1" ein. Wenn das höchstwertige Bit von X_k „0" ist, stellt der Symboldemodulator in Schritt S160 den Parameter α auf „0" und den Parameter β auf „1" ein.
Als ein Ergebnis der Analyse in Schritt S120 analysiert, wenn das höchstwertige Bit von Z_k „1" ist, der Symboldemodulator ein höchstwertiges Bit von Y_k in Schritt S140. Als ein Ergebnis der Analyse in Schritt S140 stellt, wenn das höchstwertige Bit von Y_k „0" ist, der Symboldemodulator in Schritt S170 den Parameter α auf „–1" und den Parameter β auf „0" ein. Wenn das höchstwertige Bit von Y_k „1" ist, stellt der Symboldemodulator in Schritt S180 den Parameter α auf „1" und den Parameter β auf „0" ein. Danach berechnet der Symboldemodulator in Schritt S190 Soft-Decision-Werte durch Einsetzen der in den fortführenden Schritten bestimmten Parameter α und β und des Empfangssignals in Gleichung (10) bis Gleichung (12). Auf diese Weise wird die Symboldemodulation durchgeführt.
Zusammenfassend umfasst der Prozess zum Berechnen von Soft-Decision-Werten durch die duale minimale metrische Prozedur einen ersten Schritt des Bestimmens des ersten Parameters α und des zweiten Parameters β durch Analysieren eines zweidimensionalen Empfangssignals, das aus einer gleichphasigen Signalkomponente und einer Quadraturphasen-Signalkomponente besteht, und einen zweiten Schritt des Berechnens von Soft-Decision-Werten unter Verwendung des zweidimensionalen Empfangssignals und des ersten Parameters α und des zweiten Parameters β, die in dem ersten Schritt bestimmt wurden. Die bestimmten Soft-Decision-Werte eines demodulierten Symbols werden für einen Kanaldecodierer bereitgestellt.
3 stellt einen Rechner zum Bestimmen von Soft-Decision-Werten eines demodulierten Symbols nach einer Ausführung der vorliegenden Erfindung dar. Mit Bezugnahme auf 3 umfasst der Rechner zum Bestimmen von Soft-Decision-Werten durch die duale minimale metrische Prozedur in einem digitalen Kommunikationssystem eine Empfangssignal-Analysiereinrichtung 10 und eine Ausgabeeinheit 20 für Soft-Decision-Werte. Die Empfangssignal-Analysiereinrichtung 10 bestimmt einen ersten und einen zweiten Parameter α und β durch Analysieren eines Empfangssignals, das aus einer gleichphasigen Signalkomponente X_k und einer Quadraturphasen-Signalkomponente Y_k besteht. Die Ausgabeeinheit 20 für Soft-Decision-Werte berechnet dann für Soft-Decision-Decodieren erforderliche Soft-Decision-Werte Λ(s_k,2), Λ(s_k,1) und Λ(s_k,0) unter Verwendung des Empfangssignals und der bestimmten Parameter α und β.
Eine Logikschaltung des Rechners zum Berechnen von Soft-Decision-Werten gemäß Gleichung (10) bis Gleichung (12) wird in 4 dargestellt. Im Besonderen stellt 4 einen Soft-Decision-Wert-Rechner zur Verwendung in einem digitalen Kommunikationssystem, das 8-PSK einsetzt, dar. Die Logikschaltung von 4 ist in einem Demodulator des digitalen Kommunikationssystems, das 8-PSK einsetzt, enthalten und berechnet Soft-Decision-Werte unter Verwendung von Gleichung (10) bis Gleichung (12). Hierin sind das zweidimensionale Empfangssignal R_k, die gleichphasige Signalkomponente X_k, die Quadraturphasen-Signalkomponente Y_k, die Variable Z_k, der Parameter α und der Parameter β allesamt reelle Zahlen und digitale Werte mit einem Vorzeichenbit. In 4 bilden ein Rechner 105, eine Umkehreinrichtung 115, eine erste Extrahiereinrichtung 155 für höchstwertige Bits, eine erste Auswähleinrichtung 110, eine dritte Extrahiereinrichtung 165 für höchstwertige Bits und eine dritte Auswähleinrichtung 120 eine Struktur zum Bestimmen des ersten Parameters α. Des Weiteren bilden der Rechner 105, die Umkehreinrichtung 115, eine zweite Extrahiereinrichtung 160 für höchstwertige Bits, eine zweite Auswähleinrichtung 135, die dritte Extrahiereinrichtung 165 für höchstwertige Bits und eine vierte Auswähleinrichtung 140 eine Struktur zum Bestimmen des zweiten Parameters β.
Mit Bezugnahme auf 4 berechnet der Rechner 105 Z_k = |X_k| – |Y_k| unter Verwendung einer gleichphasigen Signalkomponente X_k und einer Quadraturphasen-Signalkomponente Y_k eines zweidimensionalen Empfangssignals R_k, das auf einem k-ten Symbol abgebildet wird. Die Umkehreinrichtung 115 kehrt ein Vorzeichen von Z_k durch Berechnen von Z_k von dem Rechner 105 mit „–1" um. Die erste Extrahiereinrichtung 155 für höchstwertige Bits extrahiert ein höchstwertiges Bit des empfangenen Y_k und stellt das extrahierte höchstwertige Bit als ein erstes Auswählsignal für die erste Auswähleinrichtung 110 bereit. Die zweite Extrahiereinrichtung 160 für höchstwertige Bits extrahiert ein höchstwertiges Bit des empfangenen X_k und stellt das extrahierte höchstwertige Bit als ein zweites Auswählsignal für die zweite Auswähleinrichtung 135 bereit. Die dritte Extrahiereinrichtung 165 für höchstwertige Bits extrahiert ein höchstwertiges Bit des von dem Rechner 105 empfangenen Z_k und stellt das extrahierte höchstwertige Bit als ein drittes Auswählsignal für die dritte Auswähleinrichtung 120 bereit. Zusätzlich wird Y_k bei einer ersten Multipliziereinrichtung 130 mit √2 multipliziert und X_k wird bei einer zweiten Multipliziereinrichtung 150 ebenfalls mit √2 multipliziert.
Die erste Auswähleinrichtung 110 empfängt Z_k von dem Rechner 105 und „–Z_k" von der Umkehreinrichtung 115 und wählt einen der Eingänge entsprechend dem ersten Auswählsignal von der ersten Extrahiereinrichtung 155 für höchstwertige Bits aus. Die dritte Auswähleinrichtung 120 empfängt dann einen Ausgang der ersten Auswähleinrichtung 110 und ein Bit „0" und wählt einen der Eingänge entsprechend dem dritten Auswähl signal von der dritten Extrahiereinrichtung 165 für höchstwertige Bits aus. Ein Ausgang der dritten Auswähleinrichtung 120 wird durch einen ersten Addierer 125 zu einem Ausgangswert √2Yk der ersten Multipliziereinrichtung 130 addiert, wobei ein dritter Soft-Decision-Wert Λ(s_k,2) des Empfangssignals R_k, das auf einem k-ten Symbol abgebildet wird, erzeugt wird.
Zusätzlich empfängt die zweite Auswähleinrichtung 135 Z_k von dem Rechner 105 und „–Z_k" von der Umkehreinrichtung 115 und wählt einen der Eingänge entsprechend dem zweiten Auswählsignal von der zweiten Extrahiereinrichtung 160 für höchstwertige Bits aus. Die vierte Auswähleinrichtung 140 empfängt dann einen Ausgang der zweiten Auswähleinrichtung 135 und ein Bit „0" und wählt einen der Eingänge entsprechend dem dritten Auswählsignal von der dritten Extrahiereinrichtung 165 für höchstwertige Bits aus. Ein Ausgang der vierten Auswähleinrichtung 140 wird durch einen zweiten Addierer 145 zu einem Ausgangswert √2Xk der zweiten Multipliziereinrichtung 150 addiert, wobei ein zweiter Soft-Decision-Wert Λ(s_k,1) des Empfangssignals R_k, das auf einem k-ten Symbol abgebildet wird, erzeugt wird.
Unterdessen wird der Z_k-Ausgang von dem Rechner 105 ein erster Soft-Decision-Wert Λ(s_k,0) des Empfangssignals R_k, das auf einem k-ten Symbol abgebildet wird.
Nach der vorangegangenen Beschreibung benötigt ein herkömmlicher Soft-Decision-Wert-Rechner unter Verwendung der durch Gleichung (5) verwirklichten dualen minimalen metrischen Prozedur zehn oder mehr Quadrieroperationen und Vergleichsoperationen. Der neuartige Rechner von 4, der unter Verwendung von Gleichung (10) bis Gleichung (12) verwirklicht wird, besteht aus 3 Addierern, 3 Multiplizierern und 4 Multiplexern, was zu einer beachtlichen Verringerung der Operationszeit und der Komplexität des Rechners beiträgt. Die nachfolgende Tabelle 7 stellt einen Vergleich zwischen Gleichung (5) und den Gleichungen (10) bis (12) in Bezug auf die Art und die Anzahl der Operationen für i ∈ {0, 1, 2} dar.
Tabelle 7
In der Summe leitet die vorliegende Erfindung Tabelle 6 bis Tabelle 11 von Gleichung (6) bis Gleichung (8) und dem Prozess von Tabelle 1 bis Tabelle 5 ab, um eine Zeitverzögerung und Komplexität zu verringern, die auftreten können, wenn Gleichung (4), die bekannte duale minimale metrische Prozedur, oder Gleichung (5), die durch Vereinfachen der dualen minimalen metrischen Prozedur erzielt wird, tatsächlich unter Verwendung von 16-QAM verwirklicht werden. Des Weiteren stellt die vorliegende Erfindung Gleichung (9) und Gleichung (10) bereit, die neue Formeln sind, die zum Verwirklichen der dualen minimalen metrischen Prozedur bei 16-QAM verwendet werden. Zusätzlich stellt die vorliegende Erfindung eine Hardware-Vorrichtung bereit, die auf Basis von Gleichung (9) und Gleichung (10) verwirklicht wird.
Es erfolgt nun ein Vergleich zwischen einem herkömmlichen Verfahren zum Berechnen eines Soft-Decision-Wertes Λ(s_k,2) unter Verwendung von Gleichung (5) und einem neuen Verfahren zum Berechnen des Soft-Decision-Wertes Λ(s_k,2) unter Verwendung von Gleichung (10). 5 stellt eine Signalkonstellation mit Abbildungspunkten gemäß 8-PSK zur Erklärung von Berechnungen dar. Mit Bezugnahme auf 5 weist ein zweidimensionales Empfangssignal R_k, das aus einer gleichphasigen Signalkomponente X_k und einer Quadraturphasen-Signalkomponente Y_k besteht, einen durch „x" dargestellten Koordinatenwert auf. Hierin wird angenommen, dass X_k = –0,6 und Y_k = –0,1.
Zuerst wird ein herkömmlicher Prozess zum Berechnen eines Soft-Decision-Wertes Λ(s_k,2) unter Verwendung von Gleichung (5) beschrieben.
Das Quadrat jeder Distanz zwischen einem Empfangssignal R_k und 4 Abbildungspunkten mit s_k,2 = 1 (d. h. 4 Abbildungspunkte unter einer x-Achse in 5) wird zuerst berechnet, um die kürzeste Distanz zu bestimmen.
Das Quadrat einer Distanz zu einem Abbildungspunkt „110" = {–0,6 – cos(9π/8)}² + {–0,1 – sin(9π/8)}² = 0,185.
Das Quadrat einer Distanz zu einem Abbildungspunkt „111" = {–0,6 – cos(11π/8)}² + {–0,1 – sin(11π/8)}² = 0,726.
Das Quadrat einer Distanz zu einem Abbildungspunkt „101" = {–0,6 – cos(13π/8)}² + {–0,1 – sin(13π/8)}² = 1,644.
Das Quadrat einer Distanz zu einem Abbildungspunkt „100" = {–0,6 – cos(15π/8)}² + {–0,1 – sin(15π/8)}² = 2,402.
Der Mindestwert (oder die kürzeste Distanz zu dem Empfangssignal) |R_k – z_k(s_k,2 = 1)|² beträgt daher 0,185.
Dann wird das Quadrat jeder Distanz zwischen dem Empfangssignal R_k und 4 Abbildungspunkten mit S_k,2 = 0 (d. h. 4 Abbildungspunkte über der x-Achse in 5) wird berechnet, um die kürzeste Distanz zu bestimmen.
Das Quadrat einer Distanz zu einem Abbildungspunkt „000" = {–0,6 – cos(π/8)}² + {–0,1 – sin(π/8)}² = 2,555.
Das Quadrat einer Distanz zu einem Abbildungspunkt „001" = {–0,6 – cos(3π/8)}² + {–0,1 – sin(3π/8)}² = 2,014.
Das Quadrat einer Distanz zu einem Abbildungspunkt „011" = {–0,6 – cos(5π/8)}² + {–0,1 – sin(5π/8)}² = 1,096.
Das Quadrat einer Distanz zu einem Abbildungspunkt „010" = {–0,6 – cos(7π/8)}² + {–0,1 – sin(7π/8)}² = 0,338.
Der Mindestdistanz von |R_k – z_k(s_k,2 = 1)|² beträgt daher 0,338.
Wenn die vorgenannten Ergebnisse in die Gleichung (5) eingesetzt werden, dann ergibt sich der Soft-Decision-Wert Λ(sk,2) = K'⎣min|Rk – zk(sk,2 = 1)|2 – min|Rk – zk(sk,2 = 0)|2⎦ = K' × (0,185 – 9,338) = –0,153 × K'
Nächstfolgend wird ein neuer Prozess zum Berechnen eines Soft-Decision-Wertes Λ(s_k,2) unter Verwendung von Gleichung (10) beschrieben.
Zuerst werden Z_k und α berechnet. Zk = |Xk| – |Yk| = |–0,6| – |–0,1| = 0,5
Daraus ergibt sich, da Z_k ≥ 0, d. h. MSB(Z_k) = 0, α = 0.
Wenn die vorgenannten Ergebnisse in die Gleichung (10) eingesetzt werden, dann ergibt sich der Soft-Decision-Wert Λ(sk,2) = √2Yk + α·Zk = √2 × (–0,1) + 0 × 0,5 = –0,141
Hier besteht der Grund dafür, dass sich das Ergebnis von Gleichung (5) von dem Ergebnis von Gleichung (10) unterscheidet, darin, dass ein mit Gleichung (9) berechneter Soft-Decision-Wert durch
normalisiert wurde. Bei einem Turbodecodierer unter Verwendung eines max-logMAP-Kerns (derzeit verwenden sowohl L3QS als auch 1xTREME einen max-logMAP-Kern), beeinflusst das Normalisieren aller LLR-Werte (oder Soft-Decision-Werte) unter Verwendung desselben Koeffizienten niemals die Leistung.
Wenn ein Koeffizient tatsächlich multipliziert wird, um einen nichtnormalisierten Wert zu berechnen, dann
Es ist festzustellen, dass der berechnete nichtnormalisierte Wert mit dem Ergebnis von Gleichung (5) identisch ist.
Zusammenfassend erstellt die vorliegende Erfindung, um eine Zeitverzögerung und Komplexität, die durch die Verwendung der dualen minimalen metrischen Prozedur von Gleichung (5) verursacht werden, zu verringern, die Abbildungstabellen von Tabelle 4 bis Tabelle 6 durch den Prozess von Gleichung (6) bis Gleichung (9) und Tabelle 1 bis Tabelle 3. Des Weiteren setzt die vorliegende Erfindung die Abbildungstabellen in Gleichung (10) bis Gleichung (12), die Formeln zum Verwirklichen der dualen minimalen metrischen Prozedur, ein. Zusätzlich stellt die vorliegende Erfindung eine Logikschaltung eines Rechners zum Berechnen von 8-PSK-Soft-Decision-Werten bereit, der durch Gleichung (10) bis Gleichung (12) verwirklicht wird.
Wie oben beschrieben wird, ermöglicht der neuartige Demodulator für ein digitales Kommunikationssystem, das 8-PSK-Modulation einsetzt, beim Ableiten eines als Eingang für einen Kanaldecodierer benötigten Soft-Decision-Wertes mit der dualen minimalen metrischen Prozedur einfache und schnelle Berechnungen, was zu einer beachtlichen Verringerung einer Operationszeit und Komplexität des Demodulators, der Soft-Decision-Werte berechnet, beiträgt.
Auch wenn die Erfindung mit Bezugnahme auf eine bestimmte bevorzugte Ausführung davon gezeigt und beschrieben wird, werden Fachleute wissen, dass verschiedene Änderungen an Form und Einzelheiten daran vorgenommen werden können, ohne von dem Geist und Umfang der durch die angehängten Ansprüche definierten Erfindung abzuweichen.

Claims

8-PSK-Demodulationsvonichtung zum Empfangen eines Eingangssignals R_k(X_k, Y_k), das aus einer k-ten Quadraturphasen-Komponente Y_k und einer k-ten gleichphasigen Komponente X_k besteht, wobei sie umfasst: eine Empfangssignal-Analysiereinrichtung (10; 105); dadurch gekennzeichnet, dass die Empfangssignal-Analysiereinrichtung so eingerichtet ist, dass sie eine Funktion Z_k des Eingangssignals R_k(X_k, Y_k) entsprechend einer Gleichung Z_k = |X_k|–|Y_k| berechnet und einen ersten Parameter α sowie einen zweiten Parameter β durch das Eingangssignal bestimmt; und wobei die Vorrichtung des Weiteren umfasst: eine Ausgabeeinheit (20; 110–165) für Soft-Decision-Werte zum Berechnen von Soft-Decision-Werten Λ(s_k,o), Λ(s_k,1) und Λ(s_k,2) für das Eingangssignal R_k(X_k, Y_k) unter Verwendung des ersten Parameters α, des zweiten Parameters β und des empfangenen Signals R_k(X_k, Y_k) gemäß
Λ(Sk,o) = Zk wobei Λ(s_k,i) einen Soft-Decision-Wert anzeigt, der s_k,i (i = 0, 1, 2) entspricht, und s_k,i ein i-tes Bit in einer codierten Signalsequenz anzeigt, die auf einem k-ten Symbol abgebildet wird.
8-PSK-Demodulationsvonichtung nach Anspruch 1, wobei die Ausgabeeinheit für Soft-Decision-Werte umfasst: eine erste Auswähleinrichtung (110) zum Empfangen von Z_k und eines invertierten Wertes –Z_k von Z_k sowie zum Auswählen von K_k oder von –Z_k entsprechend einem höchstwertigen Bit der Quadraturphasen-Signalkomponente Y_k; eine zweite Auswähleinrichtung (135) zum Empfangen von Z_k und von –Z_k sowie zum Auswählen von Z_k oder von –Z_k entsprechend einem höchstwertigen Bit in der gleichphasigen Signalkomponente X_k; eine dritte Auswähleinrichtung (120) zum Empfangen eines Ausgangs der ersten Auswähleinrichtung und eines Wertes "0" sowie zum Auswählen des Ausgangs der zweiten Auswähleinrichtung oder des Wertes "0" entsprechend einem höchstwertigen Bit von Z_k; einen ersten Addierer (125) zum Addieren eines Wertes, der durch Multiplizieren der Quadraturphasen-Signalkomponente Y_k mit √2 berechnet wird, zu einem Ausgang der dritten Auswähleinrichtung und zum Ausgeben eines Ergebniswertes als einen dritten Soft-Decision-Wert; eine vierte Auswähleinrichtung (140) zum Empfangen eines Ausgangs der zweiten Auswähleinrichtung und eines Wertes "0" sowie zum Auswählen des Ausgangs der zweiten Auswähleinrichtung oder des Wertes "0" entsprechend dem höchstwertigen Bit von Z_k; und einen zweiten Addierer (145) zum Addieren eines Wertes, der berechnet wird, indem die gleichphasige Signalkomponente X_k mit √2 multipliziert wird, zu einem Ausgang der vierten Auswähleinrichtung und zum Ausgeben eines Ergebniswertes als einen zweiten Soft-Decision-Wert.
8-PSK-Demodulationsverfahren zum Empfangen eines Eingangssignals (R_k(X_k, Y_k), das aus einer k-ten Quadraturphasen-Komponente Y_k und einer k-ten gleichphasigen Komponente X_k besteht, sowie zum Erzeugen von Soft-Decision-Werten Λ(s_k,o), Λ(s_k,1) und Λ(s_k,2) für das Eingangssignal R_k(X_k, Y_k) durch eine Soft-Decision-Einrichtung, wobei es die folgenden Schritte umfasst: Berechnen (S110) eines Soft-Decision-Wertes Z_k des Eingangssignals R_k(X_k, Y_k) entsprechend Gleichung Z_k = |X_k| – |Y_k| und Bestimmen (S120–S180) eines ersten Parameters α sowie eines zweiten Parameters β durch das Eingangssignal; und Berechnen (S190) der Soft-Decision-Werte für das Eingangssignal R_k(X_k, Y_k) unter Verwendung des ersten Parameters α, des zweiten Parameters β und des empfangenen Signals R_k(X_k, Y_k) gemäß
Λ(Sk,o) = Zk wobei Λ(s_k,i) einen Soft-Decision-Wert anzeigt, der s_k,i (i = 0, 1, 2) entspricht, und s_k,i ein i-tes Bit in einer codierten Signalsequenz anzeigt, die auf einem k-ten Symbol abgebildet wird.
8-PSK-Demodulationsverfahren nach Anspruch 3, wobei Bestimmen des ersten und des zweiten Parameters umfasst: Einstellen (S150, S160) des ersten Parameters α auf "0", wenn der Soft-Decision-Wert Z_k einen positiven Wert hat, Einstellen (S170) des ersten Parameters α auf "–1" wenn Z_k einen negativen Wert hat und die Quadraturphasen-Komponente Y_k einen positiven Wert hat, und Einstellen (S180) des ersten Parameters α auf "1" wenn Z_k einen negativen Wert hat und die Quadraturphasen-Komponente Y_k einen negativen Wert hat; und Einstellen (S170, S180) des zweiten Parameters β auf "0", wenn der Soft-Decision-Wert Z_k einen negativen Wert hat, Einstellen (S150) des zweiten Parameters β auf "–1", wenn Z_k einen positiven Wert hat und die gleichphasige Komponente Y_k einen negativen Wert hat, und Einstellen (S160) des zweiten Parameters β auf "1", wenn Z_k einen positiven Wert hat und die gleichphasige Komponente X_k einen positiven Wert hat, wobei Berechnen der Soft-Decision-Werte umfasst: Bestimmen eines Soft-Decision-Wertes durch Berechnen von √2Yk + α·Zk unter Verwendung der Quadraturphasen-Komponente Y_k, des Soft-Decision-Wertes Z_k und des ersten Parameters α; und Bestimmen eines Soft-Decision-Wertes durch Berechnen von √2Xk + β·Zk unter Verwendung der gleichphasigen Komponente X_k, des Soft-Decision-Wertes Z_k und des zweiten Parameters β.