JPH0717325B2 - エレベ−タ−の制御装置 - Google Patents
エレベ−タ−の制御装置Info
- Publication number
- JPH0717325B2 JPH0717325B2 JP61048964A JP4896486A JPH0717325B2 JP H0717325 B2 JPH0717325 B2 JP H0717325B2 JP 61048964 A JP61048964 A JP 61048964A JP 4896486 A JP4896486 A JP 4896486A JP H0717325 B2 JPH0717325 B2 JP H0717325B2
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- memory
- data
- control information
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B1/00—Control systems of elevators in general
- B66B1/24—Control systems with regulation, i.e. with retroactive action, for influencing travelling speed, acceleration, or deceleration
- B66B1/28—Control systems with regulation, i.e. with retroactive action, for influencing travelling speed, acceleration, or deceleration electrical
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B1/00—Control systems of elevators in general
- B66B1/02—Control systems without regulation, i.e. without retroactive action
- B66B1/06—Control systems without regulation, i.e. without retroactive action electric
- B66B1/14—Control systems without regulation, i.e. without retroactive action electric with devices, e.g. push-buttons, for indirect control of movements
- B66B1/18—Control systems without regulation, i.e. without retroactive action electric with devices, e.g. push-buttons, for indirect control of movements with means for storing pulses controlling the movements of several cars or cages
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Elevator Control (AREA)
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子計算機を用いてエレベーターを制御する
装置に関するものである。
装置に関するものである。
第５図は例えば特開昭58−144072号公報に示された従来
のエレベーターの制御装置を示すブロツク図である。
のエレベーターの制御装置を示すブロツク図である。
図中，（１）はCPU（中央処理装置），（２）はアドレ
スバス，データバス，コントロールバス等の信号線群，
（３）はエレベーターを制御するプログラムを記憶させ
たメモリ，（４）は就役階床数，閑散時の待機階等の建
物に特有な制御情報を記憶させたメモリ，（５）はCPU
（１）の演算結果を記憶するメモリ，（６）はかご及び
乗場に設置されたエレベーター機器，（７）はCPU
（１）とエレベーター機器（６）間の情報交換（電圧レ
ベル変換，アナログ／デイジタル変換，シリアル／パラ
レル変換等）を行う変換器である。
スバス，データバス，コントロールバス等の信号線群，
（３）はエレベーターを制御するプログラムを記憶させ
たメモリ，（４）は就役階床数，閑散時の待機階等の建
物に特有な制御情報を記憶させたメモリ，（５）はCPU
（１）の演算結果を記憶するメモリ，（６）はかご及び
乗場に設置されたエレベーター機器，（７）はCPU
（１）とエレベーター機器（６）間の情報交換（電圧レ
ベル変換，アナログ／デイジタル変換，シリアル／パラ
レル変換等）を行う変換器である。
従来のエレベーターの制御装置は上記のように構成さ
れ,CPU（１）はメモリ（３）に記憶されたプログラムに
従い，変換器（７）を通したエレベーター機器（６）及
びメモリ（４）の情報により，メモリ（５）を利用して
演算を行い，変換器（７）を通してエレベーター機器
（６）の制御を行つている。
れ,CPU（１）はメモリ（３）に記憶されたプログラムに
従い，変換器（７）を通したエレベーター機器（６）及
びメモリ（４）の情報により，メモリ（５）を利用して
演算を行い，変換器（７）を通してエレベーター機器
（６）の制御を行つている。
通常，メモリ（３）としては，電源が遮断されても記憶
が保持される読出し専用の不揮発性メモリ（以下ROMと
いう）を用い，メモリ（５）としては電源が供給されて
いる間だけ記憶が保持され読み出しも書き込みも可能な
揮発性メモリ（以下RAMという）を用いる。また，メモ
リ（４）として，従来はメモリ（３）と同様のROM又は
スイツチのオン・オフを２進数の「１」・「０」に対応
させた設定器を用いていたが，近年は電気的に読み出し
も書き込みも可能で，電源が遮断されても記憶が保持さ
れる不揮発性メモリ（例えばEEPROM）が用いられるよう
になつて来た。その理由は次のとおりである。すなわ
ち,ROMを用いると，閑散時の待機階の変更，建物の増階
等で制御情報を変更する場合にROMを変更する必要があ
り，時間と手間が掛かる。また，設定器を用いると,1個
のスイツチが１ビツトに対応するため，情報量に対する
コストが高い。しかし，例えばEEPROMを用いると，デー
タを書き換えることが可能なため，上記制御情報を変更
する場合でも、ROMを変換する必要がなく，情報量に対
するコストも安いためである。
が保持される読出し専用の不揮発性メモリ（以下ROMと
いう）を用い，メモリ（５）としては電源が供給されて
いる間だけ記憶が保持され読み出しも書き込みも可能な
揮発性メモリ（以下RAMという）を用いる。また，メモ
リ（４）として，従来はメモリ（３）と同様のROM又は
スイツチのオン・オフを２進数の「１」・「０」に対応
させた設定器を用いていたが，近年は電気的に読み出し
も書き込みも可能で，電源が遮断されても記憶が保持さ
れる不揮発性メモリ（例えばEEPROM）が用いられるよう
になつて来た。その理由は次のとおりである。すなわ
ち,ROMを用いると，閑散時の待機階の変更，建物の増階
等で制御情報を変更する場合にROMを変更する必要があ
り，時間と手間が掛かる。また，設定器を用いると,1個
のスイツチが１ビツトに対応するため，情報量に対する
コストが高い。しかし，例えばEEPROMを用いると，デー
タを書き換えることが可能なため，上記制御情報を変更
する場合でも、ROMを変換する必要がなく，情報量に対
するコストも安いためである。
上記のような従来のエレベーターの制御装置では，建物
に特有な制御情報を記憶するメモリ（４）に，電気的に
読み出しも書き込みも可能なROMを用いる場合，制御情
報を記憶する領域は１箇所であるため，制御情報を変更
した場合，変更誤りがないことを確認するためには，全
部の記憶領域をチエツクする必要があり，手間が掛かる
ばかりでなく，チエツク誤りも生じやすいとうい問題点
がある。
に特有な制御情報を記憶するメモリ（４）に，電気的に
読み出しも書き込みも可能なROMを用いる場合，制御情
報を記憶する領域は１箇所であるため，制御情報を変更
した場合，変更誤りがないことを確認するためには，全
部の記憶領域をチエツクする必要があり，手間が掛かる
ばかりでなく，チエツク誤りも生じやすいとうい問題点
がある。
この発明は上記問題点を解決するためになされたもの
で，上記制御情報を変更した場合に，変更誤りがないこ
とのチエツクを確実かつ容易に行うことができるように
したエレベーターの制御装置を提供することを目的とす
る。
で，上記制御情報を変更した場合に，変更誤りがないこ
とのチエツクを確実かつ容易に行うことができるように
したエレベーターの制御装置を提供することを目的とす
る。
この発明に係るエレベーターの制御装置は，建物に特有
な制御情報を，メモリの第１の記憶領域の外に第２の記
憶領域を設けてこれにも記憶させ，第１及び第２の記憶
領域の内容を比較し異なる部分を出力する比較手段と，
この比較手段の出力を表示する表示装置とを設けたもの
である。
な制御情報を，メモリの第１の記憶領域の外に第２の記
憶領域を設けてこれにも記憶させ，第１及び第２の記憶
領域の内容を比較し異なる部分を出力する比較手段と，
この比較手段の出力を表示する表示装置とを設けたもの
である。
この発明においては，第１及び第２の記憶領域の内容が
比較されたとき、第１の記憶領域の内容が変更されてい
ても、第２の記憶領域には最初のデータが記憶されてお
り、この異なる部分が自動的に表示される。
比較されたとき、第１の記憶領域の内容が変更されてい
ても、第２の記憶領域には最初のデータが記憶されてお
り、この異なる部分が自動的に表示される。
第１図及び第５図はこの発明の一実施例を示す図で，第
１図はメモリ（４）の内容図であり，（１）〜（６）は
上記従来装置と同様のものである。
１図はメモリ（４）の内容図であり，（１）〜（６）は
上記従来装置と同様のものである。
第１図中，（４）は建物に特有な制御情報を記憶するEE
PROMを用いたメモリで，（41）はその第１の記憶領域，
（42）は同じく第２の記憶領域である。第１の記憶領域
（41）のアドレスA,A＋1,A＋２……Ａ＋ｎに対応する第
２の記憶領域のアドレスB,B＋1,B＋2,……Ｂ＋ｎのそれ
ぞれには，最初に同一データD0，D1，D2……Dnが記憶さ
れている。
PROMを用いたメモリで，（41）はその第１の記憶領域，
（42）は同じく第２の記憶領域である。第１の記憶領域
（41）のアドレスA,A＋1,A＋２……Ａ＋ｎに対応する第
２の記憶領域のアドレスB,B＋1,B＋2,……Ｂ＋ｎのそれ
ぞれには，最初に同一データD0，D1，D2……Dnが記憶さ
れている。
上記のように構成されたエレベーターの制御装置におい
て，就役階床が10階床のエレベーターで，建物の増階に
より就役階床を11階床に変更する場合について説明す
る。
て，就役階床が10階床のエレベーターで，建物の増階に
より就役階床を11階床に変更する場合について説明す
る。
メモリ（４）の第１及び第２の記憶領域（41），（42）
のそれぞれは，最初対応アドレスごとに同一のデータが
記憶されている。すなわち，第１の記憶領域（41）にお
いて，アドレス（Ａ＋２）に就役階床が記憶されている
ものとすると，アドレス（Ａ＋２），（Ｂ＋２）のデー
タはどちらもD2＝10である。ここで，上記仕様変更によ
り，アドレス（Ａ＋２）のデータを11に変更したとす
る。これをチエツクする場合，メモリ（４）の内容を読
み出して，第１及び第２の記憶領域（41），（42）のデ
ータを比較すれば，アドレス（Ａ＋２）のデータが11
で，アドレス（Ｂ＋２）のデータが10と異なつている部
分が分かる。これにより，就役階床を10から11に誤りな
く変更したことを確認することが可能である。
のそれぞれは，最初対応アドレスごとに同一のデータが
記憶されている。すなわち，第１の記憶領域（41）にお
いて，アドレス（Ａ＋２）に就役階床が記憶されている
ものとすると，アドレス（Ａ＋２），（Ｂ＋２）のデー
タはどちらもD2＝10である。ここで，上記仕様変更によ
り，アドレス（Ａ＋２）のデータを11に変更したとす
る。これをチエツクする場合，メモリ（４）の内容を読
み出して，第１及び第２の記憶領域（41），（42）のデ
ータを比較すれば，アドレス（Ａ＋２）のデータが11
で，アドレス（Ｂ＋２）のデータが10と異なつている部
分が分かる。これにより，就役階床を10から11に誤りな
く変更したことを確認することが可能である。
第１図〜第４図はこの発明の他の実施例を示す図で，メ
モリ（４）の第１及び第２の記憶領域（41），（42）の
内容比較を電子計算機内で行わせるようにしたものであ
る。
モリ（４）の第１及び第２の記憶領域（41），（42）の
内容比較を電子計算機内で行わせるようにしたものであ
る。
第２図は全体構成図で，この実施例は第２図から明らか
なように，第１及び第２の記憶領域（41），（42）の内
容を比較し，対応するアドレスのデータが異なるものを
出力する比較手段（11）を設け，上記異なるデータを表
示装置（12）で表示するように構成されている。
なように，第１及び第２の記憶領域（41），（42）の内
容を比較し，対応するアドレスのデータが異なるものを
出力する比較手段（11）を設け，上記異なるデータを表
示装置（12）で表示するように構成されている。
第３図は第１図の実施例のブロツク図で，第５図のもの
に表示装置（12）と,CPU（１）と表示装置（12）間の情
報変換を行う変換器（13）が追加されたものである。な
お，表示装置（12）としては，一般に印字器等が用いら
れる。
に表示装置（12）と,CPU（１）と表示装置（12）間の情
報変換を行う変換器（13）が追加されたものである。な
お，表示装置（12）としては，一般に印字器等が用いら
れる。
次に，上記実施例の動作を，第４図を参照しながら説明
する。第４図はメモリ（３）に記憶されたデータ比較プ
ログラムを示すフローチャートである。
する。第４図はメモリ（３）に記憶されたデータ比較プ
ログラムを示すフローチャートである。
まず，ステップ（21）でｘ（0,1,2,…）を零とし，比較
すべきデータの開始アドレスを初期設定する。ステツプ
（22）で第１及び第２の記憶領域（41），（42）の対応
するアドレス（Ａ＋ｘ），（Ｂ＋ｘ）のデータを読み出
して比較し，それらが同一であるかを判断する。これが
同一であればステツプ（24）へ進み，異なつていればス
テツプ（23）でそのアドレスとデータを記憶し，変換器
（13）を介して表示装置（12）に表示する。次に，ステ
ツプ（24）でｘをｘ＋１として比較すべきアドレスを進
める。ステツプ（25）でｘにはｎ以下か否かを判断し,x
がｎ以下であれば全領域の比較は終了していないので，
ステツプ（22）へ戻り，ステツプ（22）〜（25）を繰り
返えす。ステツプ（25）でｘ＝ｎであれば全領域の比較
は終了したことになる。
すべきデータの開始アドレスを初期設定する。ステツプ
（22）で第１及び第２の記憶領域（41），（42）の対応
するアドレス（Ａ＋ｘ），（Ｂ＋ｘ）のデータを読み出
して比較し，それらが同一であるかを判断する。これが
同一であればステツプ（24）へ進み，異なつていればス
テツプ（23）でそのアドレスとデータを記憶し，変換器
（13）を介して表示装置（12）に表示する。次に，ステ
ツプ（24）でｘをｘ＋１として比較すべきアドレスを進
める。ステツプ（25）でｘにはｎ以下か否かを判断し,x
がｎ以下であれば全領域の比較は終了していないので，
ステツプ（22）へ戻り，ステツプ（22）〜（25）を繰り
返えす。ステツプ（25）でｘ＝ｎであれば全領域の比較
は終了したことになる。
このようにして，上述の就役階床が10階床から11階床に
変更した場合は，アドレス（Ａ＋２）のデータが11で，
アドレス（Ｂ＋２）のデータが10と異なつている部分が
表示される。
変更した場合は，アドレス（Ａ＋２）のデータが11で，
アドレス（Ｂ＋２）のデータが10と異なつている部分が
表示される。
上記各実施例では，メモリ（４）をエレベータ制御用の
第１の記憶領域（41）と初期データ用の第２の記憶領域
（42）の２箇所に分割するものを示したが，これを３箇
所以上にしたり，別々のメモリにしたりすることも可能
である。
第１の記憶領域（41）と初期データ用の第２の記憶領域
（42）の２箇所に分割するものを示したが，これを３箇
所以上にしたり，別々のメモリにしたりすることも可能
である。
また，初期データを誤つて書き換えるのを防止するた
め，第１の記憶領域（41）以外は書き換え不能としても
よく，制御情報の入力装置をエレベーターと分離して，
いわゆるポケツトコンピユータを用いたり，第４図のデ
ータ比較プログラムを上記ポケツトコンピユータ側に入
れたりしてもよい。
め，第１の記憶領域（41）以外は書き換え不能としても
よく，制御情報の入力装置をエレベーターと分離して，
いわゆるポケツトコンピユータを用いたり，第４図のデ
ータ比較プログラムを上記ポケツトコンピユータ側に入
れたりしてもよい。
〔発明の効果〕 以上説明したとおりこの発明では，建物に特有な制御情
報を，メモリの第１の記憶領域の外に第２の記憶領域を
設けて，これにも記憶させ，第１及び第２の記憶領域の
内容を比較し異なる部分を出力する比較手段と，この比
較手段の出力を表示装置で表示するようにしたので、第
１の記憶領域の内容が変更されても、第２の記憶領域に
は最初のデータが記憶されていることにより、制御情報
を変更したときに変更誤りがないことのチェックが確実
に行われ、かつ上記チェックは自動的に行われ容易に確
認が実行される効果がある。
報を，メモリの第１の記憶領域の外に第２の記憶領域を
設けて，これにも記憶させ，第１及び第２の記憶領域の
内容を比較し異なる部分を出力する比較手段と，この比
較手段の出力を表示装置で表示するようにしたので、第
１の記憶領域の内容が変更されても、第２の記憶領域に
は最初のデータが記憶されていることにより、制御情報
を変更したときに変更誤りがないことのチェックが確実
に行われ、かつ上記チェックは自動的に行われ容易に確
認が実行される効果がある。
第１図はこの発明によるエレベーターの制御装置の一実
施例を示すメモリの内容図、，第２図〜第５図はこの発
明の他の実施例を示す図で，第２図は全体構成図，第３
図はブロツク図，第４図はデータ比較プログラムのフロ
ーチヤート，第５図はこの発明及び従来のエレベーター
の制御装置を示すブロツク図である。 図中，（４）はメモリ，（41）は第１の記憶領域，（4
2）は第２の記憶領域，（６）はエレベーター機器，（1
1）は比較手段，（12）は表示装置である。 なお，図中同一符号は同一部分を示す。
施例を示すメモリの内容図、，第２図〜第５図はこの発
明の他の実施例を示す図で，第２図は全体構成図，第３
図はブロツク図，第４図はデータ比較プログラムのフロ
ーチヤート，第５図はこの発明及び従来のエレベーター
の制御装置を示すブロツク図である。 図中，（４）はメモリ，（41）は第１の記憶領域，（4
2）は第２の記憶領域，（６）はエレベーター機器，（1
1）は比較手段，（12）は表示装置である。 なお，図中同一符号は同一部分を示す。
Claims (1)
- 【請求項１】建物に特有なエレベーター制御情報を第１
の記憶領域に記憶し第２の記憶領域に上記制御情報と同
一内容の制御情報を記憶し、仕様変更時は上記第１の記
憶領域に記憶された制御情報が書き換えられるメモリ
と、上記第１及び第２の記憶領域の内容を比較して異な
る部分を出力する比較手段と、この比較手段の出力を表
示する表示装置とを設けてなるエレベーターの制御装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048964A JPH0717325B2 (ja) | 1986-03-06 | 1986-03-06 | エレベ−タ−の制御装置 |
| KR1019860007350A KR870008775A (ko) | 1986-03-06 | 1986-09-06 | 엘리베이터의 제어장치 |
| US07/022,250 US4719993A (en) | 1986-03-06 | 1987-03-05 | Control apparatus for elevator |
| KR2019900008613U KR910003798Y1 (ko) | 1986-03-06 | 1990-06-19 | 엘리베이터의 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048964A JPH0717325B2 (ja) | 1986-03-06 | 1986-03-06 | エレベ−タ−の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62205971A JPS62205971A (ja) | 1987-09-10 |
| JPH0717325B2 true JPH0717325B2 (ja) | 1995-03-01 |
Family
ID=12817962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048964A Expired - Fee Related JPH0717325B2 (ja) | 1986-03-06 | 1986-03-06 | エレベ−タ−の制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4719993A (ja) |
| JP (1) | JPH0717325B2 (ja) |
| KR (1) | KR870008775A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01226678A (ja) * | 1988-03-04 | 1989-09-11 | Hitachi Ltd | エレベーター制御装置 |
| JPH075231B2 (ja) * | 1989-05-19 | 1995-01-25 | 三菱電機株式会社 | エレベーターの制御用動作仕様設定装置 |
| US5979607A (en) * | 1998-03-31 | 1999-11-09 | Allen; Thomas H. | Multiple level building with an elevator system operable as a means of emergency egress and evacuation during a fire incident |
| DE19937682C2 (de) * | 1999-08-10 | 2002-03-14 | Kostal Leopold Gmbh & Co Kg | Elektrische Schaltungsanordnung |
| WO2005049467A1 (ja) * | 2003-11-19 | 2005-06-02 | Mitsubishi Denki Kabushiki Kaisha | エレベータ制御装置 |
| JP4854995B2 (ja) * | 2005-06-28 | 2012-01-18 | 株式会社日立製作所 | エレベーター制御装置 |
| KR102426974B1 (ko) * | 2022-02-28 | 2022-07-28 | 경진건 | 목표 달성을 위한 독서 방법 및 이를 위한 독서 메모 작성용 속지 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4193478A (en) * | 1977-04-26 | 1980-03-18 | Elevator Industries | Elevator control system and method |
| US4246983A (en) * | 1978-03-31 | 1981-01-27 | Montgomery Elevator Company | Elevator control |
| CH649517A5 (de) * | 1979-09-27 | 1985-05-31 | Inventio Ag | Antriebssteuereinrichtung fuer einen aufzug. |
| JPS5699504A (en) * | 1980-01-14 | 1981-08-10 | Mitsubishi Electric Corp | Electric control circuit |
| JPS58144072A (ja) * | 1982-02-23 | 1983-08-27 | 三菱電機株式会社 | エレベ−タの制御装置 |
| JPS5939664A (ja) * | 1982-08-30 | 1984-03-05 | 株式会社日立製作所 | エレベ−タ−の制御装置 |
| JPS59180640A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | テキスト比較方式 |
| JPS6093068A (ja) * | 1983-10-28 | 1985-05-24 | 株式会社日立製作所 | エレベ−タ−の制御装置 |
-
1986
- 1986-03-06 JP JP61048964A patent/JPH0717325B2/ja not_active Expired - Fee Related
- 1986-09-06 KR KR1019860007350A patent/KR870008775A/ko not_active Application Discontinuation
-
1987
- 1987-03-05 US US07/022,250 patent/US4719993A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4719993A (en) | 1988-01-19 |
| KR870008775A (ko) | 1987-10-20 |
| JPS62205971A (ja) | 1987-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6160443B2 (ja) | ||
| JPH0717325B2 (ja) | エレベ−タ−の制御装置 | |
| JPH0231417B2 (ja) | ||
| JPS6160444B2 (ja) | ||
| KR910003798Y1 (ko) | 엘리베이터의 제어장치 | |
| JPS63315476A (ja) | エレベ−タの動作仕様設定装置 | |
| JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
| JPS60108944A (ja) | 記憶装置 | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JP3490781B2 (ja) | 記憶装置 | |
| JPS6349860A (ja) | Ｅ↑２ｐｒｏｍ使用方式 | |
| JPS6365547A (ja) | メモリ内蔵集積回路 | |
| JPS6232818B2 (ja) | ||
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS634358A (ja) | パリテイビツト書替え回路 | |
| JPS5839326A (ja) | プログラムロ−ド方式 | |
| JPH0720809B2 (ja) | エレベ−タの制御装置 | |
| JP2550537B2 (ja) | 時分割多重タイマ方式 | |
| JPS62203238A (ja) | 計算機システムの周辺装置 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| KR920005293B1 (ko) | 데이터 처리장치의 메모리 어드레스 할당 방법 및 장치 | |
| JPH0113139B2 (ja) | ||
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPH01166152A (ja) | プログラム格納制御システム | |
| JPH0545978B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |