JPS5839326A - プログラムロ−ド方式 - Google Patents
プログラムロ−ド方式Info
- Publication number
- JPS5839326A JPS5839326A JP56138175A JP13817581A JPS5839326A JP S5839326 A JPS5839326 A JP S5839326A JP 56138175 A JP56138175 A JP 56138175A JP 13817581 A JP13817581 A JP 13817581A JP S5839326 A JPS5839326 A JP S5839326A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- processing program
- check data
- loaded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はたとえばフ０．ピーディスクの記憶内容をラ
ンダムアクセスメモリにプログラムロードするプログラ
ムロード方式に関する。
ンダムアクセスメモリにプログラムロードするプログラ
ムロード方式に関する。
従来、フロ、−一ディスク（以後率Ｋ ＦＤＫと称する
）の記憶内容をランダムアクセスメモリ（以後率にＲＡ
Ｍと称する）へプログラムロードする場合、各プログラ
ムデータごとにチェックデータを付加するかあるいはチ
ェ、クデータを付加しないものである。しかしながら前
者のように各プログラムデータごとにチェ、クデータが
付加されている場合、プログラムロード時各プログラム
データごとにチェ、クデータによるロード判定が行われ
るため、ロード時間がかかるという問題があった。また
、後者のようにチェックデータが付加されていないとロ
ード判定が行われないため、信頼性の点で問題があった
。
）の記憶内容をランダムアクセスメモリ（以後率にＲＡ
Ｍと称する）へプログラムロードする場合、各プログラ
ムデータごとにチェックデータを付加するかあるいはチ
ェ、クデータを付加しないものである。しかしながら前
者のように各プログラムデータごとにチェ、クデータが
付加されている場合、プログラムロード時各プログラム
データごとにチェ、クデータによるロード判定が行われ
るため、ロード時間がかかるという問題があった。また
、後者のようにチェックデータが付加されていないとロ
ード判定が行われないため、信頼性の点で問題があった
。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、高速でかつ信頼性の高いプログラムの
ロードが可能なプログラムロード方式を提供することに
ある。
とするところは、高速でかつ信頼性の高いプログラムの
ロードが可能なプログラムロード方式を提供することに
ある。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図は仁の発明に係る電子機器の概略構成を示すもの
で、キーぎ一ドあるいは磁気チーブ装置などで構成され
、処理プログラムの設定が行える入力部１１種々の処理
プログラムとこれらの処理プログラムごとの管理情報と
が格納される外部記憶装置たとえば７０．ピーディスク
（ＦＤＫ ） ！ 、実行時に必要な処理プログラムを
記憶する主記憶装置たとえばランダム・アクセス・メモ
リ（ＲＡＭ ） Ｊ、ＦＤＫ ２からＲＡＭ ３への処
理プログラムのロードを制御し、しかもＦＤＫ２かうＲ
ＡＭ ３へのプログラムロード時、管理情報内のチェ、
クデータと彼達するチェックデータ計算部６の計算結果
とを比較することにより正しくロードされたか否かを判
定する制御装置たと、ｔばセントラル・ゾロセフシング
ーユニッ） （ＣＰＵ ） ４、入力部ＩによりてＦＤ
Ｋ ｊに１つの処理プログラムを設定した時に、そのプ
ログラムデータを加算することによシチェックデータを
作成するチェックデータ作成部５、ＦＤＫｊからＲＡＭ
３へのプログラムロード時、そのプログラムデータを
加算するチェックデータ計算部６、および出力部ＩＫよ
って構成されている。
で、キーぎ一ドあるいは磁気チーブ装置などで構成され
、処理プログラムの設定が行える入力部１１種々の処理
プログラムとこれらの処理プログラムごとの管理情報と
が格納される外部記憶装置たとえば７０．ピーディスク
（ＦＤＫ ） ！ 、実行時に必要な処理プログラムを
記憶する主記憶装置たとえばランダム・アクセス・メモ
リ（ＲＡＭ ） Ｊ、ＦＤＫ ２からＲＡＭ ３への処
理プログラムのロードを制御し、しかもＦＤＫ２かうＲ
ＡＭ ３へのプログラムロード時、管理情報内のチェ、
クデータと彼達するチェックデータ計算部６の計算結果
とを比較することにより正しくロードされたか否かを判
定する制御装置たと、ｔばセントラル・ゾロセフシング
ーユニッ） （ＣＰＵ ） ４、入力部ＩによりてＦＤ
Ｋ ｊに１つの処理プログラムを設定した時に、そのプ
ログラムデータを加算することによシチェックデータを
作成するチェックデータ作成部５、ＦＤＫｊからＲＡＭ
３へのプログラムロード時、そのプログラムデータを
加算するチェックデータ計算部６、および出力部ＩＫよ
って構成されている。
上記ＦＤＫ ２は、第２図に示すように、管理情報記憶
領域２蟻 と処理プログラム記憶領域２冨にわかれてお
シ、処理プログラム記憶領域２冨にＦｉ種々の処理プロ
グラムが記憶され、管理情報記憶領域２１には各処理プ
ログラムに対応した管理情報が記憶されている。上記管
理情報は、第３図に示すように、プログラム名記憶エリ
アａ１プログラムのアドレス記憶エリアｂ１プログラム
サイズ記憶エリアｃ１０−ド開始番地記憶エリアｄ、実
行開始番地記憶エリア・、およびチェックデータ配憶エ
リアｆによって構成され、たとえば１６バイトとなって
いる。なお、上記処理！ログラム＃′ｉ８ビ、トのデー
タが集まって１つのプログラムを構成しておシ、チェ。
領域２蟻 と処理プログラム記憶領域２冨にわかれてお
シ、処理プログラム記憶領域２冨にＦｉ種々の処理プロ
グラムが記憶され、管理情報記憶領域２１には各処理プ
ログラムに対応した管理情報が記憶されている。上記管
理情報は、第３図に示すように、プログラム名記憶エリ
アａ１プログラムのアドレス記憶エリアｂ１プログラム
サイズ記憶エリアｃ１０−ド開始番地記憶エリアｄ、実
行開始番地記憶エリア・、およびチェックデータ配憶エ
リアｆによって構成され、たとえば１６バイトとなって
いる。なお、上記処理！ログラム＃′ｉ８ビ、トのデー
タが集まって１つのプログラムを構成しておシ、チェ。
クデータはその１つの処理プログラムを加算した結果の
下位１６ビ、トで表現されている。
下位１６ビ、トで表現されている。
次に、このような構成において！μグラムロード方式に
ついて説明する。
ついて説明する。
まず、処理プログラムをＦＤＫ ｊに登録する場合、入
力部１から処理プログラム名および処理プログラムを入
力すると、それらはＲＡＭ Ｊ Ｋ記憶される。ついで
、ＲＡＭＪに記憶された処理プログラムはＦＤＫ ｊの
処理プログラム記憶領域２鵞の先頭アドレスから順に配
憶される。このとき、処理プログラムデータはチェ、ク
データ作成部５で順次加算され、その加算結果がチェ、
クデータとして出力される。またこのとき、ＣＰＵ ４
ｉｆ：プログラム名、プログラムのアドレス、プログ
ラムサイズ、ロード開始番地、実行開始番地を判断し、
これらの判断結果とチェックデータ作成部５からのチェ
ックデータとＫよシ管理情報を作成し、それをＦＤＫ
ｊ内の管理情報記憶エリア２Ｋに記憶せしめる。さらに
、他の処理プログラムも上記同様にＦＤＫ Ｊ Ｋ設定
される。
力部１から処理プログラム名および処理プログラムを入
力すると、それらはＲＡＭ Ｊ Ｋ記憶される。ついで
、ＲＡＭＪに記憶された処理プログラムはＦＤＫ ｊの
処理プログラム記憶領域２鵞の先頭アドレスから順に配
憶される。このとき、処理プログラムデータはチェ、ク
データ作成部５で順次加算され、その加算結果がチェ、
クデータとして出力される。またこのとき、ＣＰＵ ４
ｉｆ：プログラム名、プログラムのアドレス、プログ
ラムサイズ、ロード開始番地、実行開始番地を判断し、
これらの判断結果とチェックデータ作成部５からのチェ
ックデータとＫよシ管理情報を作成し、それをＦＤＫ
ｊ内の管理情報記憶エリア２Ｋに記憶せしめる。さらに
、他の処理プログラムも上記同様にＦＤＫ Ｊ Ｋ設定
される。
ところで、ＦＤＫｚ内の処理グログラムをロードする場
合、まずＣＰＵ ４はＦＤＫ ２内の管理情報をＲＡＭ
３に読出し、その内容を調ベロードすべき処理プログ
ラムを決定する。そして、ロードすべき処理プログラム
の管理情報にしたがって、ＦＤＫ ｌ内の処理プログラ
ムをＲＡＭ ３にロードする。このとき、処理グログラ
ムデータはチェックデータ計算部６で計算される。処理
プログラムのロードが終了した時、ＣＰＵ４は管理情報
内のチェ、クデータとチェックデータ計算部６の計算結
果とが一致するか否か比較することによシ、一致したと
き正しくロードされたと判断し、一致しなかりたとき正
しくロードされなかったと判断する。このとき、正しく
ロードされたか否かに応じた信号を出力部から出力し、
図示しない表示部を駆動せしめることによシ、オ（レー
タに正しくロードされたか否かを示している。
合、まずＣＰＵ ４はＦＤＫ ２内の管理情報をＲＡＭ
３に読出し、その内容を調ベロードすべき処理プログ
ラムを決定する。そして、ロードすべき処理プログラム
の管理情報にしたがって、ＦＤＫ ｌ内の処理プログラ
ムをＲＡＭ ３にロードする。このとき、処理グログラ
ムデータはチェックデータ計算部６で計算される。処理
プログラムのロードが終了した時、ＣＰＵ４は管理情報
内のチェ、クデータとチェックデータ計算部６の計算結
果とが一致するか否か比較することによシ、一致したと
き正しくロードされたと判断し、一致しなかりたとき正
しくロードされなかったと判断する。このとき、正しく
ロードされたか否かに応じた信号を出力部から出力し、
図示しない表示部を駆動せしめることによシ、オ（レー
タに正しくロードされたか否かを示している。
なお、前記実施例ては、１つ処理プログラムに対するチ
ェ、クデータを管理情報に付加させる場合について説明
したが、これに限らず処理プログラム領域の最後に処理
プログラムと分離した形で付加するようにしても良い。
ェ、クデータを管理情報に付加させる場合について説明
したが、これに限らず処理プログラム領域の最後に処理
プログラムと分離した形で付加するようにしても良い。
また、１つの処理プログラムごとに１つのチェ、クデー
タを設ける場合について説明したが、これに限らずメモ
リプ賞、り単位（たとえば４ＫＢ毎）にチェックデータ
を設けた場合であっても良い。
タを設ける場合について説明したが、これに限らずメモ
リプ賞、り単位（たとえば４ＫＢ毎）にチェックデータ
を設けた場合であっても良い。
この場合、必要な数だけのチェ、クデータ格納エリアを
管理情報内に確保するか、あるいは管理情報内にはチェ
ックデータが格納されているＦＤＫ内のアドレスまたは
ＲＡＭ内のアドレスを格納し、実際のチェ、クデータは
管理情報が示すＦＤＫ内のアドレスに格納する。
管理情報内に確保するか、あるいは管理情報内にはチェ
ックデータが格納されているＦＤＫ内のアドレスまたは
ＲＡＭ内のアドレスを格納し、実際のチェ、クデータは
管理情報が示すＦＤＫ内のアドレスに格納する。
以上詳述したようにこの発明によれば、一連の処理プロ
グラムデータごとの演算結果をチェックデータとして外
部記憶装置内に記憶し、ゾログラムロード時、ロードさ
れた処理プログラムデータの演算結果とチェックデータ
とを比較し、この比較結果によシブログラムロードが正
確に行われたか否かを判定するようＫしたので、高速で
かつ信頼性の高いプログラムのロードが可能なグログラ
ムロード方式を提供できる。
グラムデータごとの演算結果をチェックデータとして外
部記憶装置内に記憶し、ゾログラムロード時、ロードさ
れた処理プログラムデータの演算結果とチェックデータ
とを比較し、この比較結果によシブログラムロードが正
確に行われたか否かを判定するようＫしたので、高速で
かつ信頼性の高いプログラムのロードが可能なグログラ
ムロード方式を提供できる。
図面はこの発明の一実施例を！５ｉ！明するための本の
で、第１図はこの発明に係わる電子回路の概略構成図、
第２図はＦＤＫの記憶例を示す図、第３図は管理情報を
説明するためのフォーマ。 ト例を示す図である。 Ｉ・・・入力部、２・−ＦＤＫ （外部記憶装置）、２
、−・・管理情報記憶エリア、２．・・・処理プログラ
ム配憶エリア、３・−ＲＡＭ （主記憶装置）、４・・
・ＣＰＵ （制御装置）、５・・・チェ、クデータ作成
部、６・・・チェ、クデータ計算部、７中出力部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 １６ハ４１−
で、第１図はこの発明に係わる電子回路の概略構成図、
第２図はＦＤＫの記憶例を示す図、第３図は管理情報を
説明するためのフォーマ。 ト例を示す図である。 Ｉ・・・入力部、２・−ＦＤＫ （外部記憶装置）、２
、−・・管理情報記憶エリア、２．・・・処理プログラ
ム配憶エリア、３・−ＲＡＭ （主記憶装置）、４・・
・ＣＰＵ （制御装置）、５・・・チェ、クデータ作成
部、６・・・チェ、クデータ計算部、７中出力部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 １６ハ４１−
Claims (1)
- 大量の処理プログラムを格納する外部記憶装置と、実行
時に必要な処理ｆ１：１グラムを記憶する主記憶装置と
、前記外部記憶装置から主記憶装置へのプログラムロー
ドを制御する制御装置とからなるものにおいて、前記−
迷の処理プログラムデータごとの演算結果をチェックデ
ータとして前記外部配憶装置内に記憶し、プログラムロ
ード時ロードされた処理プログラムデータの演算結果と
前記チェックデータとを比較し、この比較結果によシゾ
ログラムロードが正確に行われたか否かを判定する仁と
を特徴とするプログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138175A JPS5839326A (ja) | 1981-09-02 | 1981-09-02 | プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138175A JPS5839326A (ja) | 1981-09-02 | 1981-09-02 | プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839326A true JPS5839326A (ja) | 1983-03-08 |
Family
ID=15215792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138175A Pending JPS5839326A (ja) | 1981-09-02 | 1981-09-02 | プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839326A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142075A (ja) * | 1984-08-03 | 1986-02-28 | Sharp Corp | デ−タ入出力用端末機 |
| JPS6188352A (ja) * | 1984-10-05 | 1986-05-06 | Sharp Corp | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
-
1981
- 1981-09-02 JP JP56138175A patent/JPS5839326A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142075A (ja) * | 1984-08-03 | 1986-02-28 | Sharp Corp | デ−タ入出力用端末機 |
| JPH0228190B2 (ja) * | 1984-08-03 | 1990-06-21 | Sharp Kk | |
| JPS6188352A (ja) * | 1984-10-05 | 1986-05-06 | Sharp Corp | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
| JPH0317144B2 (ja) * | 1984-10-05 | 1991-03-07 | Sharp Kk | |
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727976B2 (ja) | インサーキットエミュレータ | |
| JPS5839326A (ja) | プログラムロ−ド方式 | |
| US4731748A (en) | Pocket computer with means for checking the detachable memory module before and after power interruption | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP2920393B2 (ja) | 文書編集方法 | |
| JPS5824811B2 (ja) | 情報処理システムにおける端末装置のリセット制御方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JP2906413B2 (ja) | イメージ処理装置及びそのフォントファイル管理方法 | |
| JP2768371B2 (ja) | ランダムアクセスメモリの検査方法 | |
| JP2921001B2 (ja) | パタン抽出方法 | |
| JPS60134351A (ja) | 待行列の登録および誤動作検出方式 | |
| JP2845650B2 (ja) | 論理式評価演算器 | |
| JP2513328B2 (ja) | ダンプ出力方式 | |
| JPS605369A (ja) | メモリ制御方式 | |
| JP2663491B2 (ja) | Ｎｃプログラムの自動分割方法 | |
| JPH02284248A (ja) | メモリ内容チェック方法 | |
| JP3071846B2 (ja) | パリティーエラー検出方法及びパリティーエラー検出回路 | |
| JPH0782460B2 (ja) | 記録媒体のチェック方法 | |
| JP2876606B2 (ja) | 情報処理装置 | |
| JPS63250749A (ja) | ダンプ方式 | |
| JPS6055408A (ja) | 数値制御装置 | |
| JPS59191649A (ja) | プログラムの生成方式 | |
| JPH0417454B2 (ja) | ||
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 |