JPH0317144B2 - - Google Patents
Info
- Publication number
- JPH0317144B2 JPH0317144B2 JP59210267A JP21026784A JPH0317144B2 JP H0317144 B2 JPH0317144 B2 JP H0317144B2 JP 59210267 A JP59210267 A JP 59210267A JP 21026784 A JP21026784 A JP 21026784A JP H0317144 B2 JPH0317144 B2 JP H0317144B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- mode
- application program
- loaded
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013479 data entry Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000011068 loading method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ホストマシン(ホストコンピユー
タ)もしくは他のデータ入出力用端末機からロー
ドされるプログラムを不揮発性RAM手段に格納
するようにした所謂ストアード・プログラム方式
のデータ入出力用端末機に関するものである。
タ)もしくは他のデータ入出力用端末機からロー
ドされるプログラムを不揮発性RAM手段に格納
するようにした所謂ストアード・プログラム方式
のデータ入出力用端末機に関するものである。
[従来技術]
従来より、商品の在庫管理や、荷の積み降し管
理等において、必要なデータをホストマシンや他
の端末機との間でやりとりすることができるポー
タブルタイプのデータ入出力用端末機は種々の業
種において実用に供されている。
理等において、必要なデータをホストマシンや他
の端末機との間でやりとりすることができるポー
タブルタイプのデータ入出力用端末機は種々の業
種において実用に供されている。
ところで、データの入出力を実行するためのア
プリケーシヨン・プログラムは、ホストマシン等
からロードされるか、データ入出力用端末機の
ROM領域に予め格納されている。ROM領域に
格納する方式は、単一機能の実行に関しては信頼
性の面で優れているが、業務の実態に合わせて複
数の機能を実行することはメモリの制約から不可
能である。この点、ホストマシン等から提供され
るアプリケーシヨン・プログラムをRAM領域に
格納する方式は、ホストマシンによつて提供され
る複数のアプリケーシヨン・プログラムのうちか
ら、必要に応じて特定のアプリケーシヨン・プロ
グラムを選択することができるので、複数の機能
を実行しうる余地がある。
プリケーシヨン・プログラムは、ホストマシン等
からロードされるか、データ入出力用端末機の
ROM領域に予め格納されている。ROM領域に
格納する方式は、単一機能の実行に関しては信頼
性の面で優れているが、業務の実態に合わせて複
数の機能を実行することはメモリの制約から不可
能である。この点、ホストマシン等から提供され
るアプリケーシヨン・プログラムをRAM領域に
格納する方式は、ホストマシンによつて提供され
る複数のアプリケーシヨン・プログラムのうちか
ら、必要に応じて特定のアプリケーシヨン・プロ
グラムを選択することができるので、複数の機能
を実行しうる余地がある。
その場合、RAM手段としては、メモリの信頼
性を確保する意味から、例えば、バツテリ・バツ
クアツプ付きC−MOSRAM等の不揮発性RAM
を用いることが好ましく、不揮発性RAMにアプ
リケーシヨン・プログラムを格納する方式では、
同一のアプリケーシヨン・プログラムを使用する
かぎり、いちいちアプリケーシヨン・プログラム
をロードする必要がない利点がある。かかるスト
アード・プログラム方式では、電源ON直後は、
通常iPLプログラムからスタートする。この場
合、端末機のモードがアプリケーシヨン・プログ
ラム実行モードであれば、iPLプログラムでは、
ロードされているアプリケーシヨン・プログラム
(モニタ、I/Oハンドラー等のシステム・プロ
グラムを含む場合もある。)へ制御を渡す。とこ
ろが、もしアプリケーシヨン・プログラムが実際
にロードされていなければ、機器は暴走し、最悪
の場合、I/Oデバイスを破壊する可能性があ
る。
性を確保する意味から、例えば、バツテリ・バツ
クアツプ付きC−MOSRAM等の不揮発性RAM
を用いることが好ましく、不揮発性RAMにアプ
リケーシヨン・プログラムを格納する方式では、
同一のアプリケーシヨン・プログラムを使用する
かぎり、いちいちアプリケーシヨン・プログラム
をロードする必要がない利点がある。かかるスト
アード・プログラム方式では、電源ON直後は、
通常iPLプログラムからスタートする。この場
合、端末機のモードがアプリケーシヨン・プログ
ラム実行モードであれば、iPLプログラムでは、
ロードされているアプリケーシヨン・プログラム
(モニタ、I/Oハンドラー等のシステム・プロ
グラムを含む場合もある。)へ制御を渡す。とこ
ろが、もしアプリケーシヨン・プログラムが実際
にロードされていなければ、機器は暴走し、最悪
の場合、I/Oデバイスを破壊する可能性があ
る。
[発明の目的]
本発明の目的は、上記のようなストアード・プ
ログラム方式のデータ入出力用端末機において、
アプリケーシヨン・プログラムがロードされてい
ない状態での機器の暴走を未然に防止することで
ある。
ログラム方式のデータ入出力用端末機において、
アプリケーシヨン・プログラムがロードされてい
ない状態での機器の暴走を未然に防止することで
ある。
[発明の構成]
このため、本発明においては、第1図に示すよ
うに、ホストマシンHMもしくは他のデータ入出
力用端末機(図示せず。)からロードされるアプ
リケーシヨン・プログラムを不揮発性プログラム
用RAM手段Aに格納するようにしたデータ入出
力用端末機EOSTにおいて、電源オン時に、少な
くとも、プログラム・ロードモードとプログラム
実行モードのいずれかを選択的に指定するモード
指定手段Bと、上記アプリケーシヨン・プログラ
ムが上記プログラム用RAM手段Aに格納されて
いるか否かを示すデータをメモリするシステム用
RAM手段Cと、電源オン時に、上記モード指定
手段Bによつて指定されたモードがプログラム実
行モードであれば、上記システム用RAM手段C
に記憶されたデータに基づいて上記アプリケーシ
ヨン・プログラムが上記プログラム用RAM手段
Aにロード済か否かをチエツクするチエツク手段
Dと、上記アプリケーシヨン・プログラムが上記
プログラム用RAM手段Aにロードされていない
ときにその旨のメツセージを表示する表示手段E
と、上記表示手段Eによる上記メツセージの表示
から一定時間後に電源をオフする制御手段Fと、
上記アプリケーシヨン・プログラムが上記プログ
ラム用RAM手段Aにロードされているとき上記
アプリケーシヨン・プログラムを実行する実行手
段Gとを備えたことを特徴とするイニシアル・プ
ログラム・ロード方式を採用して、制御のアプリ
ケーシヨン・プログラム側への移行を未然にカツ
トするようにしたものである。
うに、ホストマシンHMもしくは他のデータ入出
力用端末機(図示せず。)からロードされるアプ
リケーシヨン・プログラムを不揮発性プログラム
用RAM手段Aに格納するようにしたデータ入出
力用端末機EOSTにおいて、電源オン時に、少な
くとも、プログラム・ロードモードとプログラム
実行モードのいずれかを選択的に指定するモード
指定手段Bと、上記アプリケーシヨン・プログラ
ムが上記プログラム用RAM手段Aに格納されて
いるか否かを示すデータをメモリするシステム用
RAM手段Cと、電源オン時に、上記モード指定
手段Bによつて指定されたモードがプログラム実
行モードであれば、上記システム用RAM手段C
に記憶されたデータに基づいて上記アプリケーシ
ヨン・プログラムが上記プログラム用RAM手段
Aにロード済か否かをチエツクするチエツク手段
Dと、上記アプリケーシヨン・プログラムが上記
プログラム用RAM手段Aにロードされていない
ときにその旨のメツセージを表示する表示手段E
と、上記表示手段Eによる上記メツセージの表示
から一定時間後に電源をオフする制御手段Fと、
上記アプリケーシヨン・プログラムが上記プログ
ラム用RAM手段Aにロードされているとき上記
アプリケーシヨン・プログラムを実行する実行手
段Gとを備えたことを特徴とするイニシアル・プ
ログラム・ロード方式を採用して、制御のアプリ
ケーシヨン・プログラム側への移行を未然にカツ
トするようにしたものである。
[発明の効果]
本発明によれば、アプリケーシヨン・プログラ
ムがロードされていない場合に、そのローデイン
グを操作者に促すことができ、これによつて、機
器の暴走を未然に防止することができるという利
点がある。
ムがロードされていない場合に、そのローデイン
グを操作者に促すことができ、これによつて、機
器の暴走を未然に防止することができるという利
点がある。
[実施例]
以下、本発明の実施例を詳細に説明する。
〈システム構成〉
第2図に本装置のシステム構成図を、また第3
図には装置の正面図を示す。
図には装置の正面図を示す。
第2図に示すように、本装置は、1チツプマイ
クロプロセツサで構成する中央演算処理ユニツト
1(以下、CPU1と略記する。)と、イニシヤ
ル・プログラム・ロード用リードオンリメモリ2
(以下、IPL用ROM2と略記する。)と、プログ
ラム用ランダム・アクセス・メモリ3(以下、プ
ログラム用RAM3と略記する。)と、システム
用、パラメータデータ用および入力データ用ラン
ダム・アクセスメモリ4A,4B,4Cと、以下
に詳述するパラメータ設定やデータのエントリ等
に使用する各種フアンクシヨンキーとテンキーと
を備えたキーボード5と、電源スイツチ6、以下
に説明する第1、第2のシステムスイツチ7,8
およびモードスイツチ9からなるスイツチ手段1
0と、各種の必要な表示を行なうための液晶デイ
スプレイ11と、各種のインターフエイス(I/
F)、具体的にはシリアルI/F12、パラレル
I/F13およびバーコードリード用ペンI/F
14と、ブザー15およびイヤホンコネクタ16
とを標準装備として備えている。
クロプロセツサで構成する中央演算処理ユニツト
1(以下、CPU1と略記する。)と、イニシヤ
ル・プログラム・ロード用リードオンリメモリ2
(以下、IPL用ROM2と略記する。)と、プログ
ラム用ランダム・アクセス・メモリ3(以下、プ
ログラム用RAM3と略記する。)と、システム
用、パラメータデータ用および入力データ用ラン
ダム・アクセスメモリ4A,4B,4Cと、以下
に詳述するパラメータ設定やデータのエントリ等
に使用する各種フアンクシヨンキーとテンキーと
を備えたキーボード5と、電源スイツチ6、以下
に説明する第1、第2のシステムスイツチ7,8
およびモードスイツチ9からなるスイツチ手段1
0と、各種の必要な表示を行なうための液晶デイ
スプレイ11と、各種のインターフエイス(I/
F)、具体的にはシリアルI/F12、パラレル
I/F13およびバーコードリード用ペンI/F
14と、ブザー15およびイヤホンコネクタ16
とを標準装備として備えている。
オプシヨンとして、プログラム用RAM17と
バーコードペンリーダ18(以下、TPR18と
略記する。)とを装備することができる。
バーコードペンリーダ18(以下、TPR18と
略記する。)とを装備することができる。
また、CPU1は、シリアル・インターフエイ
ス(I/F)12或いはパラレル・インターフエ
イス(I/F)13を介して、ホストマシン(ホ
ストコンピユータ)19或いは他のデータターミ
ナル装置20に接続される。
ス(I/F)12或いはパラレル・インターフエ
イス(I/F)13を介して、ホストマシン(ホ
ストコンピユータ)19或いは他のデータターミ
ナル装置20に接続される。
第3図に示すように、キーボード5は、“0”
〜“9”の10個のテンキーNK(i)(i=0〜9)
と、20個のフアンクシヨンキーFK(j)(j=1〜
20)の計30個のキーを備えて構成され、前記モー
ドスイツチ9は、モードAおよびモードBのいず
れかを選択するスライドスイツチとして構成され
ている。
〜“9”の10個のテンキーNK(i)(i=0〜9)
と、20個のフアンクシヨンキーFK(j)(j=1〜
20)の計30個のキーを備えて構成され、前記モー
ドスイツチ9は、モードAおよびモードBのいず
れかを選択するスライドスイツチとして構成され
ている。
また、上記プログラム用RAM3およびデータ
用RAM4は、内蔵された電池(図示せず)によ
りバツクアツプされるようになつており、第4図
に示すように、第1、第2システムスイツチ7,
8は、上記電池の収納部21において各々3位置
A,B,Cで切替え可能なスイツチとして配置さ
れている。これら第1、第2システムスイツチ
7,8は、以下に述べるように、上記モードスイ
ツチ9と組合せて、種々のモード等を指定するた
めに使用される選択スイツチであつて、ユーザ側
で操作する必要はない。
用RAM4は、内蔵された電池(図示せず)によ
りバツクアツプされるようになつており、第4図
に示すように、第1、第2システムスイツチ7,
8は、上記電池の収納部21において各々3位置
A,B,Cで切替え可能なスイツチとして配置さ
れている。これら第1、第2システムスイツチ
7,8は、以下に述べるように、上記モードスイ
ツチ9と組合せて、種々のモード等を指定するた
めに使用される選択スイツチであつて、ユーザ側
で操作する必要はない。
〈動作フロー(全体)〉
第5図には、CPU1が実行する動作フローが
示されている。
示されている。
第5図に示すように、電源スイツチ6がオンさ
れると、まず、プログラム実行のため、プログラ
ムの有無、正常か否かのチエツクが行なわれ、次
いでバツテリチエツクが行なわれ、バツテリチエ
ツクで問題がなければ、モードの判別が行なわれ
る。
れると、まず、プログラム実行のため、プログラ
ムの有無、正常か否かのチエツクが行なわれ、次
いでバツテリチエツクが行なわれ、バツテリチエ
ツクで問題がなければ、モードの判別が行なわれ
る。
このモードの設定は、前述したように、第1、
第2のシステムスイツチ7,8とモードスイツチ
9との組合せによつて行なう。
第2のシステムスイツチ7,8とモードスイツチ
9との組合せによつて行なう。
設定しうるモードは大別して以下の5種であ
る。
る。
(a) サム・チエツク・モード
RAMエリアのプログラム部及びパラメータ部
のチエツクサムコードを算出し、所定のメモリエ
リアにセツトするモード。
のチエツクサムコードを算出し、所定のメモリエ
リアにセツトするモード。
(b) ダイアグ・モード
ROMエリアの診断プログラムを実行して、
ROM,RAM、液晶デイスプレイ、キー、ブザ
ー等のハードウエアのテストをするモード。
ROM,RAM、液晶デイスプレイ、キー、ブザ
ー等のハードウエアのテストをするモード。
(c) アプリケーシヨン・モード
このモードは、さらにパラメータ設定モードと
実行モードとに分けられる。
実行モードとに分けられる。
(c)−1 パラメータ設定モード
データエントリ業務(最大7種)、データ出力
業務(1種)、マスタデータ入力業務(1種)、デ
ータコレクタ業務(1種…オプシヨン)等の各種
業務仕様をパラメータ設定によつて設定するモー
ド。
業務(1種)、マスタデータ入力業務(1種)、デ
ータコレクタ業務(1種…オプシヨン)等の各種
業務仕様をパラメータ設定によつて設定するモー
ド。
(c)−2 実行モード
初期設定、初期登録、業務選択(データエント
リ業務区分、データ出力業務等)の各オペレーシ
ヨンにより、各種業務を実行するモード。
リ業務区分、データ出力業務等)の各オペレーシ
ヨンにより、各種業務を実行するモード。
(d) プログラム・ロード・モード
プログラム領域及びパラメータ設定領域のロー
ドを行なうモード。
ドを行なうモード。
このモードは、さらに、ホストマシンからプロ
グラムをロードするモードと、他のデータターミ
ナルからプログラムをロードするモードとに分け
られる。
グラムをロードするモードと、他のデータターミ
ナルからプログラムをロードするモードとに分け
られる。
(e) プログラム・アンロード・モード
プログラム領域及びパラメータ設定領域の内容
のアンロード(内容を他のターミナルに移すため
出力すること)を行なうモード。
のアンロード(内容を他のターミナルに移すため
出力すること)を行なうモード。
表に各種モードの指定方式を示す。
次に、上記IPLプログラムが実行する動作につ
いて、第6図にしたがつて説明する。
いて、第6図にしたがつて説明する。
電源がオンされると、ステツプ101において、
イニシヤライズが行なわれ、イニシヤライズが終
了すると、前記モード設定手段により設定された
モードが、アプリケーシヨン・プログラム実行モ
ードか否かが、ステツプ102で判定され、実行モ
ードである場合には、システム用RAM4Aの所
定のエリアが読込まれる。このエリアには、ロー
ドされたアプリケーシヨン・プログラムが格納さ
れているプログラム用RAM3の先頭アドレスと
最終アドレスとがメモリされるようになつてお
り、アプリケーシヨン・プログラムがロードされ
ていなければ、この先頭アドレスは“0,0,
0,0”となつている。
イニシヤライズが行なわれ、イニシヤライズが終
了すると、前記モード設定手段により設定された
モードが、アプリケーシヨン・プログラム実行モ
ードか否かが、ステツプ102で判定され、実行モ
ードである場合には、システム用RAM4Aの所
定のエリアが読込まれる。このエリアには、ロー
ドされたアプリケーシヨン・プログラムが格納さ
れているプログラム用RAM3の先頭アドレスと
最終アドレスとがメモリされるようになつてお
り、アプリケーシヨン・プログラムがロードされ
ていなければ、この先頭アドレスは“0,0,
0,0”となつている。
そこで、ステツプ103では、先頭アドレスが
“0,0,0,0”か否かを判定し、先頭アドレ
スが零でないときには、アプリケーシヨン・プロ
グラムの実行モードに移行して、実行を開始す
る。先頭アドレスが零であるときには、アプリケ
ーシヨン・プログラムがロードされていないこと
を意味するから、ステツプ104において、プロ
グラムがロードされていないことをデイスプレイ
に表示し、次いで電源を一定時間後に強制的にオ
フする。
“0,0,0,0”か否かを判定し、先頭アドレ
スが零でないときには、アプリケーシヨン・プロ
グラムの実行モードに移行して、実行を開始す
る。先頭アドレスが零であるときには、アプリケ
ーシヨン・プログラムがロードされていないこと
を意味するから、ステツプ104において、プロ
グラムがロードされていないことをデイスプレイ
に表示し、次いで電源を一定時間後に強制的にオ
フする。
以上のように、本発明では、イニシヤル・プロ
グラムの段階で、アプリケーシヨン・プログラム
に制御を移行してもよいか否かがチエツクされ、
アプリケーシヨン・プログラムが実際に格納され
ている場合にのみ、イニシヤル・プログラムから
アプリケーシヨン・プログラムへの制御の移行が
行なわれる。
グラムの段階で、アプリケーシヨン・プログラム
に制御を移行してもよいか否かがチエツクされ、
アプリケーシヨン・プログラムが実際に格納され
ている場合にのみ、イニシヤル・プログラムから
アプリケーシヨン・プログラムへの制御の移行が
行なわれる。
そして、アプリケーシヨン・プログラムがロー
ドされていない状態では、その旨の表示が行なわ
れ、電源が強制的にオフされるので、機器の暴走
を未然に防止できるとともに、アプリケーシヨ
ン・プログラムのローデイングを促すことができ
る。
ドされていない状態では、その旨の表示が行なわ
れ、電源が強制的にオフされるので、機器の暴走
を未然に防止できるとともに、アプリケーシヨ
ン・プログラムのローデイングを促すことができ
る。
第1図は本発明の構成説明図、第2図は本発明
の実施例にかかるデータターミナル機のシステム
構成図、第3図はデータターミナル機の正面図、
第4図はシステムスイツチを示す要部斜視図、第
5図は上記システム全体のフローを示すフローチ
ヤート、第6図はイニシヤル・プログラム・ロー
ド方式の要部を示すフローチヤートである。 HM…ホストマシン、EOST…データ入出力用
端末機、A…プログラム用RAM手段、B…モー
ド指定手段、C…システム用RAM手段、D…チ
エツク手段、E…表示手段、F制御手段、G…実
行手段。
の実施例にかかるデータターミナル機のシステム
構成図、第3図はデータターミナル機の正面図、
第4図はシステムスイツチを示す要部斜視図、第
5図は上記システム全体のフローを示すフローチ
ヤート、第6図はイニシヤル・プログラム・ロー
ド方式の要部を示すフローチヤートである。 HM…ホストマシン、EOST…データ入出力用
端末機、A…プログラム用RAM手段、B…モー
ド指定手段、C…システム用RAM手段、D…チ
エツク手段、E…表示手段、F制御手段、G…実
行手段。
【表】
Claims (1)
- 【特許請求の範囲】 1 ホストマシンもしくは他のデータ入出力用端
末機からロードされるアプリケーシヨン・プログ
ラムを不揮発性プログラム用RAM手段に格納す
るようにしたデータ入出力用端末機において、 電源オン時に、少なくとも、プログラム・ロー
ドモードとプログラム実行モードのいずれかを選
択的に指定するモード指定手段と、 上記アプリケーシヨン・プログラムが上記プロ
グラム用RAM手段に格納されているか否かを示
すデータをメモリするシステム用RAM手段と、 電源オン時に、上記モード指定手段によつて指
定されたモードがプログラム実行モードであれ
ば、上記システム用RAM手段に記憶されたデー
タに基づいて上記アプリケーシヨン・プログラム
が上記プログラム用RAM手段にロード済か否か
をチエツクするチエツク手段と、 上記アプリケーシヨン・プログラムが上記プロ
グラム用RAM手段にロードされていないときに
その旨のメツセージを表示する表示手段と、 上記表示手段による上記メツセージの表示から
一定時間後に電源をオフする制御手段と、 上記アプリケーシヨン・プログラムが上記プロ
グラム用RAM手段にロードされているとき上記
アプリケーシヨン・プログラムを実行する実行手
段とを備えたことを特徴とするデータ入出力用端
末機のイニシアル・プログラム・ロード方式。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59210267A JPS6188352A (ja) | 1984-10-05 | 1984-10-05 | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
GB08524504A GB2166893B (en) | 1984-10-05 | 1985-10-04 | Checking memory at system power-up |
DE19853535577 DE3535577A1 (de) | 1984-10-05 | 1985-10-05 | Elektronische datenuebergabestation |
US07/214,826 US4807186A (en) | 1984-10-05 | 1988-07-05 | Data terminal with capability of checking memory storage capacity as well as program execution parameters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59210267A JPS6188352A (ja) | 1984-10-05 | 1984-10-05 | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6188352A JPS6188352A (ja) | 1986-05-06 |
JPH0317144B2 true JPH0317144B2 (ja) | 1991-03-07 |
Family
ID=16586558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59210267A Granted JPS6188352A (ja) | 1984-10-05 | 1984-10-05 | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6188352A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2635601B2 (ja) * | 1987-07-28 | 1997-07-30 | 株式会社東芝 | 携帯可能電子装置 |
JPH03216738A (ja) * | 1990-01-22 | 1991-09-24 | Sharp Corp | データ端末装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56143032A (en) * | 1980-04-09 | 1981-11-07 | Panafacom Ltd | Operation and control system for data processing system |
JPS5839326A (ja) * | 1981-09-02 | 1983-03-08 | Toshiba Corp | プログラムロ−ド方式 |
-
1984
- 1984-10-05 JP JP59210267A patent/JPS6188352A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56143032A (en) * | 1980-04-09 | 1981-11-07 | Panafacom Ltd | Operation and control system for data processing system |
JPS5839326A (ja) * | 1981-09-02 | 1983-03-08 | Toshiba Corp | プログラムロ−ド方式 |
Also Published As
Publication number | Publication date |
---|---|
JPS6188352A (ja) | 1986-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5247659A (en) | Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check | |
GB2166893A (en) | Checking memory at system power-up | |
JPH0317144B2 (ja) | ||
AU621405B2 (en) | Bootstrap mechanism for data processing system | |
JP2829957B2 (ja) | 情報処理装置 | |
JPH07281986A (ja) | 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法 | |
JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
JP2827539B2 (ja) | プログラマブルコントローラの周辺装置 | |
JPS61177551A (ja) | 処理装置の立上げ制御方式 | |
EP0363096A1 (en) | Data processing system | |
JPH01108634A (ja) | 外部記録媒体誤使用防止方式 | |
JP2659115B2 (ja) | シーケンスコントローラ | |
JP2506199B2 (ja) | 電子機器 | |
JP2581678B2 (ja) | デ−タ処理装置 | |
JPH03229331A (ja) | 情報処理装置 | |
JPS58200387A (ja) | 自動販売機の電子式メモリのデータチェック装置 | |
JPS62271025A (ja) | デ−タ処理装置 | |
JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
JPH023823A (ja) | Icカード | |
JPH0612251A (ja) | プログラム起動装置 | |
JPS61251926A (ja) | 外部記憶装置切替方法 | |
JPS6349250B2 (ja) | ||
JPS6373439A (ja) | ブ−トストラツプ方式 | |
JPH01230121A (ja) | Romディスク型コンピュータ | |
JPH0619939A (ja) | 商品情報ターミナル |