JP2659115B2 - シーケンスコントローラ - Google Patents
シーケンスコントローラInfo
- Publication number
- JP2659115B2 JP2659115B2 JP62210858A JP21085887A JP2659115B2 JP 2659115 B2 JP2659115 B2 JP 2659115B2 JP 62210858 A JP62210858 A JP 62210858A JP 21085887 A JP21085887 A JP 21085887A JP 2659115 B2 JP2659115 B2 JP 2659115B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- memory
- card
- spare
- sequence memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、故障対策や使用性を改善したシーケンスコ
ントローラに関する。
ントローラに関する。
従来のシーケンスコントローラは第２図に示すよう
に、主として演算を行うCPU1とオペレーティングシステ
ムプログラム（以下「OS」という）等が記憶したシステ
ムROMとOSが使用するシステムRAM3とシーケンスプログ
ラムを記憶するシーケンスメモリRAM4とを主として有し
ており、上記ROM2,RAM3,4はCPU1に対しアドレスバスＡ
とデータバスＤによりバス接続されている。その他、外
部装置が接続され、CPU1に対しシリアルデータを入出力
するシリアルポートＳとデータバスに接続されパラレル
データを入出力するパラレルポートＰを有した外部周辺
装置用インターフェース６と、アドレスデコーダ５が設
けられている。そして、アドレスデコーダ５はアドレス
バスＤの一部のアドレス線に接続されており、ROM2,RAM
3,4,外部周辺装置用インターフェース６のアクセスを可
能としている。
に、主として演算を行うCPU1とオペレーティングシステ
ムプログラム（以下「OS」という）等が記憶したシステ
ムROMとOSが使用するシステムRAM3とシーケンスプログ
ラムを記憶するシーケンスメモリRAM4とを主として有し
ており、上記ROM2,RAM3,4はCPU1に対しアドレスバスＡ
とデータバスＤによりバス接続されている。その他、外
部装置が接続され、CPU1に対しシリアルデータを入出力
するシリアルポートＳとデータバスに接続されパラレル
データを入出力するパラレルポートＰを有した外部周辺
装置用インターフェース６と、アドレスデコーダ５が設
けられている。そして、アドレスデコーダ５はアドレス
バスＤの一部のアドレス線に接続されており、ROM2,RAM
3,4,外部周辺装置用インターフェース６のアクセスを可
能としている。
ところが、係る構成のシーケンスコントローラでは、
シーケンスメモリRAM4に記憶されたシーケンスプログラ
ムに従ってCPU1が動作するのみであり、システムの故障
時や他のシーケンスプログラムを実行させようとする時
には、必要なシーケンスプログラムをカセット装置、フ
ロッピーディスク装置、磁気バブル装置等を再度接続し
てシーケンスプログラムを再ロードする必要があった。 また、通常は上記の外部記憶装置はシーケンスコント
ローラに接続されておらず、故障時に保守要員により接
続されるに過ぎない。 このため、システムダウン時等の作業性が悪く、シス
テムダウンの期間が長期化するという問題がある。
シーケンスメモリRAM4に記憶されたシーケンスプログラ
ムに従ってCPU1が動作するのみであり、システムの故障
時や他のシーケンスプログラムを実行させようとする時
には、必要なシーケンスプログラムをカセット装置、フ
ロッピーディスク装置、磁気バブル装置等を再度接続し
てシーケンスプログラムを再ロードする必要があった。 また、通常は上記の外部記憶装置はシーケンスコント
ローラに接続されておらず、故障時に保守要員により接
続されるに過ぎない。 このため、システムダウン時等の作業性が悪く、シス
テムダウンの期間が長期化するという問題がある。
上記問題点を解決するための発明の構成は、シーケン
スメモリに記憶されたシーケンスプログラムに従って制
御を行うシーケンスコントローラにおいて、シーケンス
メモリが接続されるデータバスに接続される予備シーケ
ンスメモリと、シーケンスメモリと予備シーケンスメモ
リに接続され、シーケンスプログラムを記憶するICカー
ドと、シーケンスメモリと予備シーケンスメモリの何れ
を選択する選択手段と、予備シーケンスメモリにICカー
ドからシーケンスプログラムをロードする予備シーケン
スメモリ制御手段と、シーケンスメモリに記憶されてい
るシーケンスプログラムをICカードにセーブし、また、
ICカードに記憶されているシーケンスプログラムを前記
シーケンスメモリにロードするシーケンスメモリ制御手
段とを備えたことを特徴とする。
スメモリに記憶されたシーケンスプログラムに従って制
御を行うシーケンスコントローラにおいて、シーケンス
メモリが接続されるデータバスに接続される予備シーケ
ンスメモリと、シーケンスメモリと予備シーケンスメモ
リに接続され、シーケンスプログラムを記憶するICカー
ドと、シーケンスメモリと予備シーケンスメモリの何れ
を選択する選択手段と、予備シーケンスメモリにICカー
ドからシーケンスプログラムをロードする予備シーケン
スメモリ制御手段と、シーケンスメモリに記憶されてい
るシーケンスプログラムをICカードにセーブし、また、
ICカードに記憶されているシーケンスプログラムを前記
シーケンスメモリにロードするシーケンスメモリ制御手
段とを備えたことを特徴とする。
本発明は、シーケンスメモリの他の予備シーケンスメ
モリを備え、さらにシーケンスメモリとの間でプログラ
ムのロード及びセーブを行うとともに、予備シーケンス
メモリにプログラムをロードするICカードを備えたこと
を特徴とする。これによりシーケンスメモリに記憶され
たシーケンスプログラムでの運転中にシステムダウンが
生じた場合には、直ちに予備シーケンスメモリに切り換
えて運転を再開することができる。又、システムダウン
の原因調査のために、予備シーケンスメモリのプログラ
ムによる運転中に、シーケンスメモリに記憶されている
シーケンスプログラムをICカードにセーブし、他のコン
ピュータ等を用いてそのシーケンスプログラムの動作解
析を行い、システムダウンの原因を解析することができ
る。さらに、シーケンスメモリに正常なシーケンスプロ
グラムをICカードからロードすることで、システムの復
旧を図ることができる。
モリを備え、さらにシーケンスメモリとの間でプログラ
ムのロード及びセーブを行うとともに、予備シーケンス
メモリにプログラムをロードするICカードを備えたこと
を特徴とする。これによりシーケンスメモリに記憶され
たシーケンスプログラムでの運転中にシステムダウンが
生じた場合には、直ちに予備シーケンスメモリに切り換
えて運転を再開することができる。又、システムダウン
の原因調査のために、予備シーケンスメモリのプログラ
ムによる運転中に、シーケンスメモリに記憶されている
シーケンスプログラムをICカードにセーブし、他のコン
ピュータ等を用いてそのシーケンスプログラムの動作解
析を行い、システムダウンの原因を解析することができ
る。さらに、シーケンスメモリに正常なシーケンスプロ
グラムをICカードからロードすることで、システムの復
旧を図ることができる。
以下、本発明を具体的な実施例に基づいて説明する。
第１図は、本発明の具体的な一実施例に係るシーケンス
コントローラの構成を示したブロックダイヤグラムであ
る。 本実施例のシーケンスコントローラでは、従来のシー
ケンスコントローラに対し、メモリセレクタ14と予備シ
ーケンスメモリRAM13とICカード制御回路12とICカード
挿入スロット11とICカード10とロード／ライトモードセ
レクタ15と押ボタンスイッチ16とが付加されている。 メモリセレクタ14は、RAM切換スイッチ18の状態によ
り、シーケンスメモリRAM4と予備シーケンスメモリRAM1
3との選択を切換える。そして、アドレス信号からメモ
リセレクタ14が指定されると、メモリセレクタ14はRAM
切換スイッチ18の状態に応じて、シーケンスメモリRAM4
又は予備シーケンスメモリRAM13に選択信号を出力し、
何れかのRAM4又はRAM13をデータバスＤに接続してい
る。 尚、予備シーケンスメモリRAM13は外部周辺装置用イ
ンターフェース６のパラレルポートＰを介してデータバ
スＤに接続される。 また、予備シーケンスメモリRAM13及びシーケンスメ
モリRAM4にはICカード制御回路12が接続されており、そ
のICカード制御回路12にはICカードの挿入スロット11が
設けられており、そのICカード挿入スロット11に予備シ
ーケンスプログラムを記憶したICカードが挿入される。 一方、CPU1には、ロード／ライトモードセレクタ15が
接続されており、そのロード／ライトモードセレクタ15
にはモードを選択する押ボタンスイッチ16が接続されて
おり、その押ボタンスイッチ16の押下状態により、ICカ
ード10から予備シーケンスプログラムをシーケンスメモ
リRAM4にロードしたり、シーケンスメモリRAM4に記憶さ
れているシーケンスプログラムをICカードに書出すこと
ができる。 上記の構成において次に作用を説明する。 ICカード10がICカード挿入スロット11に装着され、ス
イッチ161が押下されると、ICカード10に記憶されてい
る予備シーケンスプログラムは予備シーケンスメモリRA
M13にロードされる。そして、この状態で、切換スイッ
チ18はシーケンスメモリRAM4を選択した状態に設定され
て、シーケンスコントローラの通常の制御が実行され
る。 次に、シーケンスコントローラの制御が実行されてい
る間にシステムダウンした場合には、切換スイッチ18が
予備シーケンスメモリRAM13を選択する側に作業者によ
り切換られる。すると、その後は、予備シーケンスメモ
リRAM13がデータバスＤに接続され、予備シーケンスプ
ログラムに従ったシーケンス制御が実行される。この予
備シーケンスプログラムは、例えば、健全な機械だけで
動作可能なシーケンスを実行できるようなプログラムと
なっており、故障が復旧するまでの間、装置を停止させ
ることなく処理を継続させることが可能である。 また、システムダウンに限らず、他のシーケンスを実
行する場合にも、予備シーケンスメモリRAM13を使用す
ることもできる。 更に、スイッチ162を押下することにより、ICカード1
0に記憶された予備シーケンスプログラムを直接シーケ
ンスメモリRAM4にロードし、そのプログラムのロードさ
れたシーケンスメモリRAM4をアクセスすることによりシ
ーケンス制御を実行することもできる。 更に、スイッチ163を押下することにより、シーケン
スメモリRAM4に記憶されているシーケンスプログラムを
ICカード10に書出して、予備として保存することも可能
である。
第１図は、本発明の具体的な一実施例に係るシーケンス
コントローラの構成を示したブロックダイヤグラムであ
る。 本実施例のシーケンスコントローラでは、従来のシー
ケンスコントローラに対し、メモリセレクタ14と予備シ
ーケンスメモリRAM13とICカード制御回路12とICカード
挿入スロット11とICカード10とロード／ライトモードセ
レクタ15と押ボタンスイッチ16とが付加されている。 メモリセレクタ14は、RAM切換スイッチ18の状態によ
り、シーケンスメモリRAM4と予備シーケンスメモリRAM1
3との選択を切換える。そして、アドレス信号からメモ
リセレクタ14が指定されると、メモリセレクタ14はRAM
切換スイッチ18の状態に応じて、シーケンスメモリRAM4
又は予備シーケンスメモリRAM13に選択信号を出力し、
何れかのRAM4又はRAM13をデータバスＤに接続してい
る。 尚、予備シーケンスメモリRAM13は外部周辺装置用イ
ンターフェース６のパラレルポートＰを介してデータバ
スＤに接続される。 また、予備シーケンスメモリRAM13及びシーケンスメ
モリRAM4にはICカード制御回路12が接続されており、そ
のICカード制御回路12にはICカードの挿入スロット11が
設けられており、そのICカード挿入スロット11に予備シ
ーケンスプログラムを記憶したICカードが挿入される。 一方、CPU1には、ロード／ライトモードセレクタ15が
接続されており、そのロード／ライトモードセレクタ15
にはモードを選択する押ボタンスイッチ16が接続されて
おり、その押ボタンスイッチ16の押下状態により、ICカ
ード10から予備シーケンスプログラムをシーケンスメモ
リRAM4にロードしたり、シーケンスメモリRAM4に記憶さ
れているシーケンスプログラムをICカードに書出すこと
ができる。 上記の構成において次に作用を説明する。 ICカード10がICカード挿入スロット11に装着され、ス
イッチ161が押下されると、ICカード10に記憶されてい
る予備シーケンスプログラムは予備シーケンスメモリRA
M13にロードされる。そして、この状態で、切換スイッ
チ18はシーケンスメモリRAM4を選択した状態に設定され
て、シーケンスコントローラの通常の制御が実行され
る。 次に、シーケンスコントローラの制御が実行されてい
る間にシステムダウンした場合には、切換スイッチ18が
予備シーケンスメモリRAM13を選択する側に作業者によ
り切換られる。すると、その後は、予備シーケンスメモ
リRAM13がデータバスＤに接続され、予備シーケンスプ
ログラムに従ったシーケンス制御が実行される。この予
備シーケンスプログラムは、例えば、健全な機械だけで
動作可能なシーケンスを実行できるようなプログラムと
なっており、故障が復旧するまでの間、装置を停止させ
ることなく処理を継続させることが可能である。 また、システムダウンに限らず、他のシーケンスを実
行する場合にも、予備シーケンスメモリRAM13を使用す
ることもできる。 更に、スイッチ162を押下することにより、ICカード1
0に記憶された予備シーケンスプログラムを直接シーケ
ンスメモリRAM4にロードし、そのプログラムのロードさ
れたシーケンスメモリRAM4をアクセスすることによりシ
ーケンス制御を実行することもできる。 更に、スイッチ163を押下することにより、シーケン
スメモリRAM4に記憶されているシーケンスプログラムを
ICカード10に書出して、予備として保存することも可能
である。
本発明は、シーケンスメモリの他に予備シーケンスメ
モリを備え、それらのメモリを選択する選択手段を備え
ているために、システムダウン時やシステムプログラム
の交換時には、直ちに予備シーケンスメモリを選択する
ことで、作業を再開することができ作業性が向上する。 又、シーケンスメモリとICカードとの間でプログラム
のロード及びセーブを行うことができ、ICカードから予
備シーケンスメモリにプログラムをロードすることがで
きる。このため、システムダウンの原因調査のために、
予備シーケンスメモリのプログラムによる運転中に、シ
ーケンスメモリに記憶されているシーケンスプログラム
をICカードにセーブし、そのICカードに記憶されたプロ
グラムの動作解析を行うことで、システムダウンの原因
を解析することができる。さらに、シーケンスメモリに
正常なシーケンスプログラムをICカードからロードする
ことで、システムの復旧を図ることができる。
モリを備え、それらのメモリを選択する選択手段を備え
ているために、システムダウン時やシステムプログラム
の交換時には、直ちに予備シーケンスメモリを選択する
ことで、作業を再開することができ作業性が向上する。 又、シーケンスメモリとICカードとの間でプログラム
のロード及びセーブを行うことができ、ICカードから予
備シーケンスメモリにプログラムをロードすることがで
きる。このため、システムダウンの原因調査のために、
予備シーケンスメモリのプログラムによる運転中に、シ
ーケンスメモリに記憶されているシーケンスプログラム
をICカードにセーブし、そのICカードに記憶されたプロ
グラムの動作解析を行うことで、システムダウンの原因
を解析することができる。さらに、シーケンスメモリに
正常なシーケンスプログラムをICカードからロードする
ことで、システムの復旧を図ることができる。
第１図は本発明の具体的な一実施例に係るシーケンスコ
ントローラの構成を示したブロックダイヤグラム、第２
図は従来のシーケンスコントローラの構成を示したブロ
ックダイヤグラムである。 １……CPU、２……システムRAM、３……システムROM、
４……シーケンスメモリRAM、14……メモリセレクタ、1
3……予備シーケンスメモリRAM、12……ICカード制御回
路、15……ロード／ライトモードセレクタ
ントローラの構成を示したブロックダイヤグラム、第２
図は従来のシーケンスコントローラの構成を示したブロ
ックダイヤグラムである。 １……CPU、２……システムRAM、３……システムROM、
４……シーケンスメモリRAM、14……メモリセレクタ、1
3……予備シーケンスメモリRAM、12……ICカード制御回
路、15……ロード／ライトモードセレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 昭男 愛知県豊田市トヨタ町１番地 トヨタ自 動車株式会社内 (72)発明者 高橋 功自 愛知県豊田市トヨタ町１番地 トヨタ自 動車株式会社内 (56)参考文献 特開 昭58−22409（ＪＰ，Ａ) 特開 昭59−158407（ＪＰ，Ａ)
Claims (2)
- 【請求項１】シーケンスメモリに記憶されたシーケンス
プログラムに従って制御を行うシーケンスコントローラ
において、 前記シーケンスメモリが接続されるデータバスに接続さ
れる予備シーケンスメモリと、 前記シーケンスメモリと予備シーケンスメモリに接続さ
れ、シーケンスプログラムを記憶するICカードと、 前記シーケンスメモリと前記予備シーケンスメモリの何
れかを選択する選択手段と、 前記予備シーケンスメモリにICカードからシーケンスプ
ログラムをロードする予備シーケンスメモリ制御手段
と、 前記シーケンスメモリに記憶されているシーケンスプロ
グラムを前記ICカードにセーブし、また、前記ICカード
に記憶されているシーケンスプログラムを前記シーケン
スメモリにロードするシーケンスメモリ制御手段と、 を備えたことを特徴とするシーケンスコントローラ。 - 【請求項２】前記予備シーケンスメモリにICカードから
ロードされる前記ICカードに記憶されたシーケンスプロ
グラムは前記シーケンスメモリに記憶されたシーケンス
プログラムとは異なる制御を行う予備シーケンスプログ
ラムであることを特徴とする特許請求の範囲第１項記載
のシーケンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62210858A JP2659115B2 (ja) | 1987-08-24 | 1987-08-24 | シーケンスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62210858A JP2659115B2 (ja) | 1987-08-24 | 1987-08-24 | シーケンスコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6453204A JPS6453204A (en) | 1989-03-01 |
| JP2659115B2 true JP2659115B2 (ja) | 1997-09-30 |
Family
ID=16596266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62210858A Expired - Fee Related JP2659115B2 (ja) | 1987-08-24 | 1987-08-24 | シーケンスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659115B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965714A (en) * | 1988-10-28 | 1990-10-23 | Honeywell Inc. | Apparatus for providing configurable safe-state outputs in a failure mode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822409A (ja) * | 1981-08-04 | 1983-02-09 | Toshiba Corp | シ−ケンス制御装置 |
| JPS59158407A (ja) * | 1983-02-28 | 1984-09-07 | Matsushita Electric Works Ltd | シ−ケンス制御装置 |
-
1987
- 1987-08-24 JP JP62210858A patent/JP2659115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6453204A (en) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JP2001256044A (ja) | データ処理装置 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JP2001092646A (ja) | デバイスドライバ切替システム | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0250495B2 (ja) | ||
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JPS59133654A (ja) | プログラムデバツグ装置 | |
| JPS62226356A (ja) | 初期プログラムロ−ド方式 | |
| JPH08314801A (ja) | メモリ管理方式 | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JPH01232446A (ja) | コンピュータのプログラム開発支援装置 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| JP3399741B2 (ja) | ダンプデータの表示方法及び障害解析システム | |
| KR20070034392A (ko) | 전자장치 및 그 제어방법 | |
| JP2000020446A (ja) | バスアダプタ回路 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPH0580693B2 (ja) | ||
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPS6148044A (ja) | 処理装置の診断方式 | |
| JPS61138344A (ja) | デバツグ方式 | |
| JPS62287345A (ja) | メモリアクセス状況監視装置 | |
| JPH06161832A (ja) | トレース制御装置 | |
| JPS62256138A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |